JPH0758869B2 - 広帯域負帰還増幅回路 - Google Patents
広帯域負帰還増幅回路Info
- Publication number
- JPH0758869B2 JPH0758869B2 JP60050939A JP5093985A JPH0758869B2 JP H0758869 B2 JPH0758869 B2 JP H0758869B2 JP 60050939 A JP60050939 A JP 60050939A JP 5093985 A JP5093985 A JP 5093985A JP H0758869 B2 JPH0758869 B2 JP H0758869B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- feedback
- amplifier circuit
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、広帯域負帰還増幅回路に関するものである。
（従来技術） 第５図は、従来の広帯域負帰還増幅回路を示す回路図で
ある。同図は電界効果トランジスタ（以下ではFETと略
称する）としてガリウムヒ素（以下ではGaAsと略称す
る）FETを用いたソース接地形１段の広帯域交流結合負
帰還増幅回路の構成例を示したものである。（文献“Us
e Negative Feedback To Slash Wide band VSWR"MICRO
WAVES OCT 1977,vo17 N10参照）この回路で使用され
るGaAs−FETはシリコン・バイポーラトランジスタに比
べ最大発振周波数が非常に高く、最大有能電力利得が大
きくかつ低雑音である等の特徴を有するから、広帯域な
低雑音増幅器或いはマイクロ波帯の発振回路等に広く用
いられている。また電子の移動度が大きいため相互コン
ダクタンスgmも大きくなり、直列抵抗が小さくかつ寄生
容量が小さい等の理由により、高速で動作しかつ消費電
力が少ないという利点が有る。
ある。同図は電界効果トランジスタ（以下ではFETと略
称する）としてガリウムヒ素（以下ではGaAsと略称す
る）FETを用いたソース接地形１段の広帯域交流結合負
帰還増幅回路の構成例を示したものである。（文献“Us
e Negative Feedback To Slash Wide band VSWR"MICRO
WAVES OCT 1977,vo17 N10参照）この回路で使用され
るGaAs−FETはシリコン・バイポーラトランジスタに比
べ最大発振周波数が非常に高く、最大有能電力利得が大
きくかつ低雑音である等の特徴を有するから、広帯域な
低雑音増幅器或いはマイクロ波帯の発振回路等に広く用
いられている。また電子の移動度が大きいため相互コン
ダクタンスgmも大きくなり、直列抵抗が小さくかつ寄生
容量が小さい等の理由により、高速で動作しかつ消費電
力が少ないという利点が有る。
第５図において、入力端１に入力された信号はコンデン
サC151により直流成分が遮断され、FET3のゲートに入力
される。FET3のゲート電位は、抵抗R152及びR253によっ
て構成されるバイアス回路を介して直流電源VGGより加
えられる。帰還抵抗R554が無い場合、FET3に入力された
信号は、FET3の相互コンダクタンスgmと負荷抵抗RL56の
積によって決まる電圧増幅度分だけ増幅され、出力側に
設けた直流遮断用コンデンサ57を介して出力端２から出
力される。一般に、電源変動に対する安定度の向上、ト
ランジスタのバラツキによる特性変動の吸収、非直線歪
の改善、より一層の広帯域化等を目的として増幅回路に
負帰還を施すことが広く用いられるが、その一例として
第５図に示すようにFET3のドレインからゲートへの電圧
帰還を行うための抵抗Rf54を挿入して帰還路とする回路
型式が公知である。コンデンサCf55は帰還路の直流成分
を遮断するためのものである。帰還量は、抵抗R152と抵
抗R253と入力信号源の出力インピーダンスとを並列にし
たインピーダンスの値と、帰還抵抗Rf54との分圧比でほ
ぼ定まる。
サC151により直流成分が遮断され、FET3のゲートに入力
される。FET3のゲート電位は、抵抗R152及びR253によっ
て構成されるバイアス回路を介して直流電源VGGより加
えられる。帰還抵抗R554が無い場合、FET3に入力された
信号は、FET3の相互コンダクタンスgmと負荷抵抗RL56の
積によって決まる電圧増幅度分だけ増幅され、出力側に
設けた直流遮断用コンデンサ57を介して出力端２から出
力される。一般に、電源変動に対する安定度の向上、ト
ランジスタのバラツキによる特性変動の吸収、非直線歪
の改善、より一層の広帯域化等を目的として増幅回路に
負帰還を施すことが広く用いられるが、その一例として
第５図に示すようにFET3のドレインからゲートへの電圧
帰還を行うための抵抗Rf54を挿入して帰還路とする回路
型式が公知である。コンデンサCf55は帰還路の直流成分
を遮断するためのものである。帰還量は、抵抗R152と抵
抗R253と入力信号源の出力インピーダンスとを並列にし
たインピーダンスの値と、帰還抵抗Rf54との分圧比でほ
ぼ定まる。
（従来技術の問題点） しかし、このような従来の帰還増幅回路においては、電
界効果トランジスタ自身の持つ容量等によりある程度以
上の高帯域化が難しく、さらには帰還路が入力信号路に
接続されているために、該帰還増幅回路の入力インピー
ダンスと帰還量とをそれぞれ独立に設定することが不可
能であるため回路設計に手間がかかり、かつ入力インピ
ーダンスと帰還量の設定し得る範囲にかなりの制約を受
けるという欠点があった。
界効果トランジスタ自身の持つ容量等によりある程度以
上の高帯域化が難しく、さらには帰還路が入力信号路に
接続されているために、該帰還増幅回路の入力インピー
ダンスと帰還量とをそれぞれ独立に設定することが不可
能であるため回路設計に手間がかかり、かつ入力インピ
ーダンスと帰還量の設定し得る範囲にかなりの制約を受
けるという欠点があった。
（発明の目的） 第１の本発明の目的は、前記の欠点を除去して入力イン
ピーダンスと帰還量とをそれぞれ独立に設定でき広帯域
かつ回路設計が容易な広帯域負帰還増幅回路を提供する
ことにある。
ピーダンスと帰還量とをそれぞれ独立に設定でき広帯域
かつ回路設計が容易な広帯域負帰還増幅回路を提供する
ことにある。
更に第２の発明の目的は、前記の欠点を除去しかつ帰還
量を定める抵抗分圧比を変えることなく、帰還信号が印
加される電界効果トランジスタのゲート電圧を可変とす
ることにより広帯域でなおかつ利得を可変にできる広帯
域負帰還増幅回路を提供することにある。
量を定める抵抗分圧比を変えることなく、帰還信号が印
加される電界効果トランジスタのゲート電圧を可変とす
ることにより広帯域でなおかつ利得を可変にできる広帯
域負帰還増幅回路を提供することにある。
更に第３の発明の目的は、前記の欠点を除去し、かつ帰
還路の一部を可変利得とすることにより広帯域でなおか
つ利得を可変にできる広帯域負帰還増幅回路を提供する
ことにある。
還路の一部を可変利得とすることにより広帯域でなおか
つ利得を可変にできる広帯域負帰還増幅回路を提供する
ことにある。
（発明の構成） 本発明によれば、入力信号に対応する第１の信号を送出
する入力回路と、ドレイン同士を並列接続した２個の電
界効果トランジスタを備えた増幅回路と、前記増幅回路
が送出する信号を受けて帰還信号を送出する帰還回路と
前記増幅回路が送出する信号に対応する出力信号を送出
する出力回路とを有し、前記２個の電界効果トランジス
タのうち一方のゲートには前記第１の信号を他方のゲー
トには前記帰還信号をそれぞれ印加するようにし、さら
に前記２個の電界効果トランジスタのうち第１の信号を
入力する電界効果トランジスタのソースは抵抗Ｒと容量
Ｃとの並列接続によって構成される帯域補償回路を介し
てグランドに接地し、他方の電界効果トランジスタのソ
ースは直接グランドに接地したことを特徴とする広帯域
負帰還増幅回路が得られる。
する入力回路と、ドレイン同士を並列接続した２個の電
界効果トランジスタを備えた増幅回路と、前記増幅回路
が送出する信号を受けて帰還信号を送出する帰還回路と
前記増幅回路が送出する信号に対応する出力信号を送出
する出力回路とを有し、前記２個の電界効果トランジス
タのうち一方のゲートには前記第１の信号を他方のゲー
トには前記帰還信号をそれぞれ印加するようにし、さら
に前記２個の電界効果トランジスタのうち第１の信号を
入力する電界効果トランジスタのソースは抵抗Ｒと容量
Ｃとの並列接続によって構成される帯域補償回路を介し
てグランドに接地し、他方の電界効果トランジスタのソ
ースは直接グランドに接地したことを特徴とする広帯域
負帰還増幅回路が得られる。
更に本発明によれば、入力信号に対応する第１の信号を
送出する入力回路と、ドレイン同士を並列接続した２個
の電界効果トランジスタを備えた増幅回路と、ゲート電
圧を可変できる直流電源を備え前記増幅回路が送出する
信号を受けて帰還信号を送出する可変帰還回路と、前記
増幅回路が送出する信号に対応する出力信号を送出する
出力回路とを有し、前記２個の電界効果トランジスタの
うち一方のゲートには前記第１の信号を他方のゲートに
は前記帰還信号をそれぞれ印加するようにし、さらに前
記２個の電界効果トランジスタのうち第１の信号を入力
する電界効果トランジスタのソースは抵抗Ｒと容量Ｃと
の並列接続によって構成される帯域補償回路を介してグ
ランドに接地し、他方の電界効果トランジスタのソース
は直接グランドに接地したことを特徴とする広帯域負帰
還増幅回路が得られる。
送出する入力回路と、ドレイン同士を並列接続した２個
の電界効果トランジスタを備えた増幅回路と、ゲート電
圧を可変できる直流電源を備え前記増幅回路が送出する
信号を受けて帰還信号を送出する可変帰還回路と、前記
増幅回路が送出する信号に対応する出力信号を送出する
出力回路とを有し、前記２個の電界効果トランジスタの
うち一方のゲートには前記第１の信号を他方のゲートに
は前記帰還信号をそれぞれ印加するようにし、さらに前
記２個の電界効果トランジスタのうち第１の信号を入力
する電界効果トランジスタのソースは抵抗Ｒと容量Ｃと
の並列接続によって構成される帯域補償回路を介してグ
ランドに接地し、他方の電界効果トランジスタのソース
は直接グランドに接地したことを特徴とする広帯域負帰
還増幅回路が得られる。
更に本発明によれば、入力信号に対応する第１の信号を
送出する入力回路と、ドレイン同士を並列接続した２個
の電界効果トランジスタを備えた増幅回路と、可変抵抗
を備えを備え前記増幅回路が送出する信号を受けて帰還
信号を送出する可変帰還回路と、前記増幅回路が送出す
る信号に対応する出力信号を送出する出力回路とを有
し、前記２個の電界効果トランジスタのうち一方のゲー
トには前記第１の信号を他方のゲートには前記帰還信号
をそれぞれ印加するようにし、さらに前記２個の電界効
果トランジスタのうち第１の信号を入力する電界効果ト
ランジスタのソースは抵抗Ｒと容量Ｃとの並列接続によ
って構成される帯域補償回路を介してグランドに接地
し、他方の電界効果トランジスタのソースは直接グラン
ドに接地したことを特徴とする広帯域負帰還増幅回路が
得られる。
送出する入力回路と、ドレイン同士を並列接続した２個
の電界効果トランジスタを備えた増幅回路と、可変抵抗
を備えを備え前記増幅回路が送出する信号を受けて帰還
信号を送出する可変帰還回路と、前記増幅回路が送出す
る信号に対応する出力信号を送出する出力回路とを有
し、前記２個の電界効果トランジスタのうち一方のゲー
トには前記第１の信号を他方のゲートには前記帰還信号
をそれぞれ印加するようにし、さらに前記２個の電界効
果トランジスタのうち第１の信号を入力する電界効果ト
ランジスタのソースは抵抗Ｒと容量Ｃとの並列接続によ
って構成される帯域補償回路を介してグランドに接地
し、他方の電界効果トランジスタのソースは直接グラン
ドに接地したことを特徴とする広帯域負帰還増幅回路が
得られる。
（実施例） 以下、図面を参照しながらまず第１の発明について詳細
な説明を行う。
な説明を行う。
第１図は、FET31,32のドレインをそれぞれ並列接続し、
FET31のゲートにはコンデンサC151を介して入力信号を
印加し、FET32のゲートには帰還回路10を介して出力信
号の一部を印加するようにし、更にFET31のソースをコ
ンデンサCp101と抵抗102との並列接続で構成される帯域
補償回路100を介してグランドに接地するようにした、
第１の発明の実態態様の一例を示す図である。同図にお
いて、FET31,32の直流バイアスは負荷抵抗PL56を介して
直流電流VDD59から加えられる。負荷抵抗PL56は、通常
の抵抗の如く受動素子であってもあるいはFETを含む能
動素子であってもよい。コンデンサC151,C257,Cf55はい
ずれも直流遮断用のコンデンサである。同図においては
帰還回路10の構成の一例として交流結合による態様例を
示した。入力端１に入力された入力信号は、コンデンサ
C151により直流成分が遮断されてFET31のゲートに入力
される。FET31の直流ゲート電位は、抵抗R152,R253から
成るバイアス回路を介して直流電流VGG58より加えられ
る。FET31によって増幅されるドレインに出力される信
号は、コンデンサC257によって直流成分が遮断され出力
端２から出力される。この出力される信号の周波数特性
は、帯域補償回路100のコンデンサCp101と抵抗Rp102と
で決まるピーキング特性を有しており、これによって帯
域が改善された広帯域特性となっている。このコンデン
サCp101と抵抗Rp102の値は所望の特性にしたがって適切
に選定する事が必要である。一方、FET32のゲートに
は、帰還回路10の帰還抵抗Rf54を介して出力信号の一部
が入力される。この信号の位相は、入力端１の入力信号
の位相を反転したものである。FET32のゲート電位は、
帰還回路10の抵抗R311と抵抗R412で構成されるバイアス
回路を介して直流電源VGG58から加えられる。FET32に帰
還される信号の大きさは、抵抗R311と抵抗R412とを並列
にした抵抗値と帰還抵抗Rf54の抵抗値との比によってほ
ぼ決まる。なお、第１図の回路構成の場合、FET31とFET
32とは並列に接続されているため、FET31の負荷抵抗値
は、負荷抵抗RL56に帰還回路10の入力抵抗とFET32の動
作抵抗との並列に接続したものとなる。したがって、開
放電圧利得は、FET31の相互コンダクタンスgmと前記FET
31の負荷抵抗値と帯域補償回路100の抵抗Rp102との比と
の関係で決まる。すなわち、第５図の従来構成の回路に
比べ開放電圧利得は減少するので、第１図の回路におい
て第５図の回路に近い利得を得るためには帰還量を小さ
くする必要がある。第１図に示す回路は、FET31とFET32
とを並列に接続し、FET31のゲートには入力信号を、FET
32のゲートには帰還信号を各々入力する構成をとってい
る。従って、入力信号と帰還路とは分離することがで
き、入力インピーダンスと帰還量とをそれぞれ独立に所
望の値に設定することが可能となり、回路設計が容易で
ある。この場合入力インピーダンスの値は、通常FETの
入力インピーダンスがきわめて高いので、ほぼ抵抗R152
と抵抗R253との並列値によって決められる。
FET31のゲートにはコンデンサC151を介して入力信号を
印加し、FET32のゲートには帰還回路10を介して出力信
号の一部を印加するようにし、更にFET31のソースをコ
ンデンサCp101と抵抗102との並列接続で構成される帯域
補償回路100を介してグランドに接地するようにした、
第１の発明の実態態様の一例を示す図である。同図にお
いて、FET31,32の直流バイアスは負荷抵抗PL56を介して
直流電流VDD59から加えられる。負荷抵抗PL56は、通常
の抵抗の如く受動素子であってもあるいはFETを含む能
動素子であってもよい。コンデンサC151,C257,Cf55はい
ずれも直流遮断用のコンデンサである。同図においては
帰還回路10の構成の一例として交流結合による態様例を
示した。入力端１に入力された入力信号は、コンデンサ
C151により直流成分が遮断されてFET31のゲートに入力
される。FET31の直流ゲート電位は、抵抗R152,R253から
成るバイアス回路を介して直流電流VGG58より加えられ
る。FET31によって増幅されるドレインに出力される信
号は、コンデンサC257によって直流成分が遮断され出力
端２から出力される。この出力される信号の周波数特性
は、帯域補償回路100のコンデンサCp101と抵抗Rp102と
で決まるピーキング特性を有しており、これによって帯
域が改善された広帯域特性となっている。このコンデン
サCp101と抵抗Rp102の値は所望の特性にしたがって適切
に選定する事が必要である。一方、FET32のゲートに
は、帰還回路10の帰還抵抗Rf54を介して出力信号の一部
が入力される。この信号の位相は、入力端１の入力信号
の位相を反転したものである。FET32のゲート電位は、
帰還回路10の抵抗R311と抵抗R412で構成されるバイアス
回路を介して直流電源VGG58から加えられる。FET32に帰
還される信号の大きさは、抵抗R311と抵抗R412とを並列
にした抵抗値と帰還抵抗Rf54の抵抗値との比によってほ
ぼ決まる。なお、第１図の回路構成の場合、FET31とFET
32とは並列に接続されているため、FET31の負荷抵抗値
は、負荷抵抗RL56に帰還回路10の入力抵抗とFET32の動
作抵抗との並列に接続したものとなる。したがって、開
放電圧利得は、FET31の相互コンダクタンスgmと前記FET
31の負荷抵抗値と帯域補償回路100の抵抗Rp102との比と
の関係で決まる。すなわち、第５図の従来構成の回路に
比べ開放電圧利得は減少するので、第１図の回路におい
て第５図の回路に近い利得を得るためには帰還量を小さ
くする必要がある。第１図に示す回路は、FET31とFET32
とを並列に接続し、FET31のゲートには入力信号を、FET
32のゲートには帰還信号を各々入力する構成をとってい
る。従って、入力信号と帰還路とは分離することがで
き、入力インピーダンスと帰還量とをそれぞれ独立に所
望の値に設定することが可能となり、回路設計が容易で
ある。この場合入力インピーダンスの値は、通常FETの
入力インピーダンスがきわめて高いので、ほぼ抵抗R152
と抵抗R253との並列値によって決められる。
次に図面を参照して第２の発明についての詳細な説明を
行う。
行う。
第２図はFET31,32のドレインを並列に接続し、FET31の
ゲートには入力信号を印加し、FET32のトランジスタの
ゲートには帰還抵抗を介して出力信号の一部を印加する
と共にFET32のゲートバイアス直流電圧として可変直流
電圧源VCONT13を設け、更にFET31のソースをコンデンサ
Cp101と抵抗102との並列接続で構成される帯域補償回路
100を介してグランドに接地するようにした、第２の発
明の実施態様の一例を示した回路図である。入力端１に
入力された信号は、FET31によって増幅されてコンデン
サC257によって直流成分が直流遮断されて出力端２から
出力される。この出力される信号の周波数特性は、帯域
補償回路100のコンデンサCp101と抵抗Rp102とで決まる
ピーキング特性を有しており、これによって帯域が改善
された広帯域な特性となっている。このコンデンサCp10
1と抵抗Rp102の値は所望の特性にしたがって適切に選定
することが必要である。FET32のゲートには、帰還抵抗R
f54を介してFET31の出力信号の一部が入力される。FET3
2の直流ゲートバイアス電圧は、可変直流電圧VCONT13の
出力電圧を、抵抗R311と抵抗R412とで分圧した値とな
る。なお第２図の回路において、FET31とFET32とは並列
に接続されているため、FET31の負荷抵抗値は、負荷抵
抗RL56に可変帰還回路20の入力抵抗とFET32の動作抵抗
とを並列に接続したものとなる。いま可変直流電源V
CONT13の出力電圧を変化させると、抵抗R311と抵抗R412
の分圧比によって決まるFET32の直流ゲートバイバス電
圧が変化する。これによって、FET32の直流動作点が変
化し、そのためFET32の相互コンダクタンスが変わる。
したがって負帰還回路の電圧伝達関数、言い換えれば帰
還量を変化させることができる。すなわち、可変電流電
圧源VCONT13を用いることにより、負帰還増幅回路の利
得を可変とすることができる。この可変利得増幅回路
は、寄生インピーダンスを生じやすい可変抵抗素子を用
いるので、利得量を大きく変えても利得の周波数特性を
ほぼ平坦に保つことができるという特長がある。この実
施態様によれば、例えば入力信号レベルの変動に対応し
て利得を変化させて常に一定出力信号レベルを得る、い
わゆるAGC回路を構成することができ、また入力インピ
ーダンスと帰還量とをそれぞれ独立に設定が可能な広帯
域負帰還増幅回路が得られる。更に回路設計が容易であ
るという特長がある。
ゲートには入力信号を印加し、FET32のトランジスタの
ゲートには帰還抵抗を介して出力信号の一部を印加する
と共にFET32のゲートバイアス直流電圧として可変直流
電圧源VCONT13を設け、更にFET31のソースをコンデンサ
Cp101と抵抗102との並列接続で構成される帯域補償回路
100を介してグランドに接地するようにした、第２の発
明の実施態様の一例を示した回路図である。入力端１に
入力された信号は、FET31によって増幅されてコンデン
サC257によって直流成分が直流遮断されて出力端２から
出力される。この出力される信号の周波数特性は、帯域
補償回路100のコンデンサCp101と抵抗Rp102とで決まる
ピーキング特性を有しており、これによって帯域が改善
された広帯域な特性となっている。このコンデンサCp10
1と抵抗Rp102の値は所望の特性にしたがって適切に選定
することが必要である。FET32のゲートには、帰還抵抗R
f54を介してFET31の出力信号の一部が入力される。FET3
2の直流ゲートバイアス電圧は、可変直流電圧VCONT13の
出力電圧を、抵抗R311と抵抗R412とで分圧した値とな
る。なお第２図の回路において、FET31とFET32とは並列
に接続されているため、FET31の負荷抵抗値は、負荷抵
抗RL56に可変帰還回路20の入力抵抗とFET32の動作抵抗
とを並列に接続したものとなる。いま可変直流電源V
CONT13の出力電圧を変化させると、抵抗R311と抵抗R412
の分圧比によって決まるFET32の直流ゲートバイバス電
圧が変化する。これによって、FET32の直流動作点が変
化し、そのためFET32の相互コンダクタンスが変わる。
したがって負帰還回路の電圧伝達関数、言い換えれば帰
還量を変化させることができる。すなわち、可変電流電
圧源VCONT13を用いることにより、負帰還増幅回路の利
得を可変とすることができる。この可変利得増幅回路
は、寄生インピーダンスを生じやすい可変抵抗素子を用
いるので、利得量を大きく変えても利得の周波数特性を
ほぼ平坦に保つことができるという特長がある。この実
施態様によれば、例えば入力信号レベルの変動に対応し
て利得を変化させて常に一定出力信号レベルを得る、い
わゆるAGC回路を構成することができ、また入力インピ
ーダンスと帰還量とをそれぞれ独立に設定が可能な広帯
域負帰還増幅回路が得られる。更に回路設計が容易であ
るという特長がある。
次に図面を参照して第３の発明について詳細な説明を行
う。
う。
第３図および第４図はそれぞれ、FET31,32のドレインを
並列接続し、FET31のゲートには入力信号を印加し、FET
32のゲートには出力信号の一部を可変帰還回路30あるい
は40を介して印加するようにし、更にFET31のソースを
コンデンサCp101と抵抗Rp102との並列接続で構成れる帯
域補償回路100を介してグランドに接地するようにし
た、第３図の発明の実施態様の一例を示した回路図であ
る。
並列接続し、FET31のゲートには入力信号を印加し、FET
32のゲートには出力信号の一部を可変帰還回路30あるい
は40を介して印加するようにし、更にFET31のソースを
コンデンサCp101と抵抗Rp102との並列接続で構成れる帯
域補償回路100を介してグランドに接地するようにし
た、第３図の発明の実施態様の一例を示した回路図であ
る。
第３図の回路構成は、第１図の回路におりる帰還抵抗Rf
54のかわりに可変抵抗Rfv541を用いたものである。FET3
2への帰還信号は、可変帰還回路30の可変抵抗Rfv541を
介して印加される。この時の帰還量は、可変抵抗Rfv541
と抵抗R311、抵抗R412の並列抵抗値との比によって決ま
る。したがって、可変抵抗Rfv541を変化させることによ
り帰還量が変化し、増幅回路の利得を可変とすることが
できる。FET32の直流ゲート電位は抵抗R311、抵抗R4に
よって設定されるため可変抵抗Rfv541を変化させてもFE
T32の直流ゲート電位は一定に保たれる。第３図の回路
においても第１図の回路を同様に帯域補償回路100によ
って周波数特性の広帯域化が得られる。また、入力信号
路と帰還路とは分離することができ、入力インピーダン
スと帰還量とを独立に設定が可能な広帯域負増幅回路が
得られる。更に、回路設計が容易であるという特長があ
る。また、第３回の回路を用いることにより入力信号レ
ベルの変動に対応して利得を変化させて常に一定出力信
号レベルを得る、いわゆるAGC回路を構成することがで
きる。第３図の回路は、可変抵抗Rfv541を出力信号路と
FET32のゲートとの間にコンデンサCf55を介して接続す
ることにより帰還量を変える形式であるが、第４図の回
路のように第３図の可変抵抗Rfvを固定抵抗Rf44とし、F
ET32のゲートとアースとの間にコンデンサC545を介して
可変抵抗Rf441を接続して帰還量を可変とする可変帰還
回路40を用いて利得可変の広帯域負帰還回路増幅回路が
得られる。
54のかわりに可変抵抗Rfv541を用いたものである。FET3
2への帰還信号は、可変帰還回路30の可変抵抗Rfv541を
介して印加される。この時の帰還量は、可変抵抗Rfv541
と抵抗R311、抵抗R412の並列抵抗値との比によって決ま
る。したがって、可変抵抗Rfv541を変化させることによ
り帰還量が変化し、増幅回路の利得を可変とすることが
できる。FET32の直流ゲート電位は抵抗R311、抵抗R4に
よって設定されるため可変抵抗Rfv541を変化させてもFE
T32の直流ゲート電位は一定に保たれる。第３図の回路
においても第１図の回路を同様に帯域補償回路100によ
って周波数特性の広帯域化が得られる。また、入力信号
路と帰還路とは分離することができ、入力インピーダン
スと帰還量とを独立に設定が可能な広帯域負増幅回路が
得られる。更に、回路設計が容易であるという特長があ
る。また、第３回の回路を用いることにより入力信号レ
ベルの変動に対応して利得を変化させて常に一定出力信
号レベルを得る、いわゆるAGC回路を構成することがで
きる。第３図の回路は、可変抵抗Rfv541を出力信号路と
FET32のゲートとの間にコンデンサCf55を介して接続す
ることにより帰還量を変える形式であるが、第４図の回
路のように第３図の可変抵抗Rfvを固定抵抗Rf44とし、F
ET32のゲートとアースとの間にコンデンサC545を介して
可変抵抗Rf441を接続して帰還量を可変とする可変帰還
回路40を用いて利得可変の広帯域負帰還回路増幅回路が
得られる。
（発明の効果） 以上詳細に説明したように、第１の発明によればFETを
用いた広帯域増幅回路として、２個のFETのドレイン同
士を並列接続し、一方のFETのゲートには入力信号を印
加し他方のFETのゲートには帰還信号を印加するように
し、更に入力信号を印加するFETのソーストグランド間
にコンデンサと抵抗とから成る帯域補償回路を接続して
用いることにより、入力インピーダンスと帰還量とをそ
れぞれ独立に設定することができ、かつ広帯域特性を有
し、なおかつ安定性の良い広帯域負帰還回路増幅回路が
得られる。
用いた広帯域増幅回路として、２個のFETのドレイン同
士を並列接続し、一方のFETのゲートには入力信号を印
加し他方のFETのゲートには帰還信号を印加するように
し、更に入力信号を印加するFETのソーストグランド間
にコンデンサと抵抗とから成る帯域補償回路を接続して
用いることにより、入力インピーダンスと帰還量とをそ
れぞれ独立に設定することができ、かつ広帯域特性を有
し、なおかつ安定性の良い広帯域負帰還回路増幅回路が
得られる。
更に第２の発明によれば、第１の発明の回路における帰
還信号を印加するFETの直流ゲートバイアス電圧を可変
直流電圧源VCONTを用いて変化させることにより、利得
が可変で入力インピーダンスと帰還量とを独立に設定で
き、かつ周波数特性の良い広帯域負帰還回路増幅回路が
得られる。
還信号を印加するFETの直流ゲートバイアス電圧を可変
直流電圧源VCONTを用いて変化させることにより、利得
が可変で入力インピーダンスと帰還量とを独立に設定で
き、かつ周波数特性の良い広帯域負帰還回路増幅回路が
得られる。
更に第３の発明によれば、第１の発明における広帯域負
帰還回路増幅回路の帰還路内の帰還抵抗として可変抵抗
Rfvを用いることにより、利得が可変で入力インピーダ
ンスと帰還量とを独立に設定でき安定性の良い広帯域負
帰還回路増幅回路が得られる。
帰還回路増幅回路の帰還路内の帰還抵抗として可変抵抗
Rfvを用いることにより、利得が可変で入力インピーダ
ンスと帰還量とを独立に設定でき安定性の良い広帯域負
帰還回路増幅回路が得られる。
なお以上の説明では、広帯域増幅回路を構成するのに適
したFETとしてGaAsFETを用いる場合を特に述べたが、本
発明の範囲はこれに限定されるものではなく、シリコン
のFETを用いる場合にも全く同様に適用されることは言
うまでもない。
したFETとしてGaAsFETを用いる場合を特に述べたが、本
発明の範囲はこれに限定されるものではなく、シリコン
のFETを用いる場合にも全く同様に適用されることは言
うまでもない。
第１図は第１の発明の一実施例を示す回路図、第２図は
第２の発明の一実施例を示す回路図、第３図は第３の発
明の一実施例を示す回路図、第４図は第３の発明の実施
態様を説明するための回路図、第５図は従来の広帯域負
帰還回路増幅回路を示す回路図である。 図において 3,31,32……FET、52,53,11,12,102……抵抗 54,44……帰還、541,441……可変抵抗 51,57,101,55,45……コンデンサ、56……負荷抵抗 １……入力端、２……出力端、59,58……直流電源 13……可変直流電源
第２の発明の一実施例を示す回路図、第３図は第３の発
明の一実施例を示す回路図、第４図は第３の発明の実施
態様を説明するための回路図、第５図は従来の広帯域負
帰還回路増幅回路を示す回路図である。 図において 3,31,32……FET、52,53,11,12,102……抵抗 54,44……帰還、541,441……可変抵抗 51,57,101,55,45……コンデンサ、56……負荷抵抗 １……入力端、２……出力端、59,58……直流電源 13……可変直流電源
Claims (3)
- 【請求項１】入力信号に対応する第１の信号を入力する
入力回路と、ドレイン同士を並列接続した２個の電界効
果トランジスタを備えた増幅回路と、前記増幅回路が送
出する信号を受けて帰還信号を送出する帰還回路と前記
増幅回路が送出する信号に対応する出力信号を送出する
出力回路とを有し、前記２個の電界効果トランジスタの
うち一方のゲートには前記第１の信号を他方のゲートに
は前記帰還信号をそれぞれ印加するようにし、さらに前
記２個の電界効果トランジスタのうち第１の信号を入力
する電界効果トランジスタのソースは、抵抗Ｒと容量Ｃ
との並列接続によって構成される帯域補償回路を介して
グランドに接地し、他方の電界効果トランジスタのソー
スは直接グランドに接地したことを特徴とする広帯域負
帰還増幅回路。 - 【請求項２】入力信号に対応する第１の信号を送出する
入力回路と、ドレイン同士を並列接続した２個の電界効
果トランジスタを備えた増幅回路と、ゲート電圧を可変
できる直流電源を備え前記増幅回路が送出する信号を受
けて帰還信号を送出する可変帰還回路と、前記増幅回路
が送出する信号に対応する出力信号を送出する出力回路
とを有し、前記２個の電界効果トランジスタのうち一方
のゲートには前記第１の信号を他方のゲートには前記帰
還信号をそれぞれ印加するようにし、さらに前記２個の
電界効果トランジスタのうち第１の信号を入力する電界
効果トランジスタのソースは抵抗Ｒと容量Ｃとの並列接
続によって構成される帯域補償回路を介してグランドに
接地し、他方の電界効果トランジスタのソースは直接グ
ランドに接地したことを特徴とする広帯域負帰還増幅回
路。 - 【請求項３】入力信号に対応する第１の信号を入力する
入力回路と、ドレイン同士を並列接続した２個の電界効
果トランジスタを備えた増幅回路と、可変抵抗を備え前
記増幅回路が送出する信号を受けて帰還信号を送出する
可変帰還回路と、前記増幅回路が送出する信号に対応す
る出力信号を送出する出力回路とを有し、前記２個の電
界効果トランジスタのうち一方のゲートには前記第１の
信号を他方のゲートには前記帰還信号をそれぞれ印加す
るようにし、さらに前記２個の電界効果トランジスタの
うち第１の信号を入力する電界効果トランジスタのソー
スは、抵抗Ｒと容量Ｃとの並列接続によって構成される
帯域補償回路を介してグランドに接地し、他方の電界効
果トランジスタのソースは直接グランドに接地したこと
を特徴とする広帯域負帰還増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60050939A JPH0758869B2 (ja) | 1985-03-14 | 1985-03-14 | 広帯域負帰還増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60050939A JPH0758869B2 (ja) | 1985-03-14 | 1985-03-14 | 広帯域負帰還増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61210710A JPS61210710A (ja) | 1986-09-18 |
| JPH0758869B2 true JPH0758869B2 (ja) | 1995-06-21 |
Family
ID=12872791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60050939A Expired - Lifetime JPH0758869B2 (ja) | 1985-03-14 | 1985-03-14 | 広帯域負帰還増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758869B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141107A (en) * | 1981-02-26 | 1982-09-01 | Nec Corp | Wide-band negative feedback amplifying circuit |
| JPS5927612A (ja) * | 1982-08-09 | 1984-02-14 | Nippon Telegr & Teleph Corp <Ntt> | 増幅回路 |
-
1985
- 1985-03-14 JP JP60050939A patent/JPH0758869B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61210710A (ja) | 1986-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661437A (en) | Negative feedback variable gain amplifier circuit | |
| US6259312B1 (en) | Circuit arrangement for adjusting the impedance of a differential active component | |
| US6566949B1 (en) | Highly linear high-speed transconductance amplifier for Gm-C filters | |
| US5387880A (en) | Compact monolithic wide band HEMT low noise amplifiers with regulated self-bias | |
| US4885550A (en) | Signal input to differential output amplifier | |
| US4849710A (en) | Temperature compensated high gain FET amplifier | |
| US4315223A (en) | CMOS Operational amplifier with improved frequency compensation | |
| US7332963B2 (en) | Low noise amplifier | |
| US6664853B1 (en) | Wide-bandwidth differential signal amplifier | |
| JPH05259766A (ja) | 可変利得増幅器を具える集積回路 | |
| JPH0630413B2 (ja) | 広帯域負帰還増幅回路 | |
| JP3371151B2 (ja) | モノリシックマイクロウエーブ半導体集積回路 | |
| JPH0758869B2 (ja) | 広帯域負帰還増幅回路 | |
| JPS62104303A (ja) | 広帯域負帰還増幅回路 | |
| JPH04361410A (ja) | 広帯域増幅装置 | |
| JPH11205055A (ja) | 可変利得差動増幅回路 | |
| JP2924483B2 (ja) | 可変減衰器 | |
| JPH0738540B2 (ja) | 負帰還増幅回路 | |
| JPH02113710A (ja) | ミキサ回路 | |
| JPH0624296B2 (ja) | 負帰還増幅回路 | |
| JPH01269304A (ja) | 出力インピーダンス制御回路 | |
| JP3302643B2 (ja) | 歪補償回路 | |
| JP2506135B2 (ja) | 出力インピ―ダンス制御回路 | |
| JP4572032B2 (ja) | 周波数変換回路 | |
| JP3147597B2 (ja) | モノリシック集積回路 |