JPH0738540B2 - 負帰還増幅回路 - Google Patents
負帰還増幅回路Info
- Publication number
- JPH0738540B2 JPH0738540B2 JP63011947A JP1194788A JPH0738540B2 JP H0738540 B2 JPH0738540 B2 JP H0738540B2 JP 63011947 A JP63011947 A JP 63011947A JP 1194788 A JP1194788 A JP 1194788A JP H0738540 B2 JPH0738540 B2 JP H0738540B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- circuit
- band
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 claims description 70
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 101150073536 FET3 gene Proteins 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は負帰還増幅回路に関する。
第４図は、従来の負帰還増幅回路を示す回路図である。
同図は電界効果トランジスタ（以下FETと略称する）と
してガリウムヒ素（以下GaAsと略称する）FETを用いた
ソース接地形一段の交流結合負帰還増幅回路の構成を示
したものである。
同図は電界効果トランジスタ（以下FETと略称する）と
してガリウムヒ素（以下GaAsと略称する）FETを用いた
ソース接地形一段の交流結合負帰還増幅回路の構成を示
したものである。
この例に関しては、1978年10月発行のマイクロウェーブ
ス（MAICROWAVES）の第17巻第10号所載の論文「ユーズ
・ネガティブ・フィードバック・トゥ・スラッシュ・ワ
イドバンド・ブイエスダブルアール」（Use Negative F
eedback To Slash Wideband VSWR.MICROWAVES OCT 197
8,Vol17 No.10）に詳述されている。
ス（MAICROWAVES）の第17巻第10号所載の論文「ユーズ
・ネガティブ・フィードバック・トゥ・スラッシュ・ワ
イドバンド・ブイエスダブルアール」（Use Negative F
eedback To Slash Wideband VSWR.MICROWAVES OCT 197
8,Vol17 No.10）に詳述されている。
この回路で使用されるGaAs-FETは、シリコン・バイポー
ラトランジスタに比べ最大発振周波数が非常に高く、最
大有能電力利得が大きくかつ低雑音である等の特徴を有
するから、広帯域な低雑音増幅器あるいはマイクロ波帯
の発振回路等に広く用いられている。また、電子の移動
度が大きいため相互コンダクタンスgmも大きくなり、直
列抵抗が小さくかつ寄生容量が小さい等の理由により、
高速で動作しかつ消費電力が少ないという利点が有る。
第４図において、入力端１に入力された信号はコンデン
サ51により直流成分が遮断され、FET3のゲート電位は、
抵抗52及び抵抗53によって構成されるバイアス回路を介
して直流電源VGGが端子58から加えられる。帰還抵抗54
が無い場合、FET3に入力された信号は、FET3の相互コン
ダクタンスgmと負荷抵抗56の抵抗値との積によって決る
電圧増幅度分だけ増幅され、出力側に設けた直流遮断用
コンデンサ57を介して出力端２から出力される。一般
に、電源変動に対する安定の向上、トランジスタのバラ
ツキによる特性変動の吸収、非直線歪の改善、より一層
の広帯域化等を目的として増幅回路に負帰還を施すこと
が広く用いられるが、その一例として第４図に示すよう
にFET3のドレインからゲートへの電圧帰還を行うための
帰還抵抗54を挿入して帰還路とする回路型式が公知であ
る。コンデンサ55は帰還路の直流成分を遮断するための
ものである。帰還量は、抵抗52と抵抗53と入力信号源の
出力インピーダンスとを並列したインピーダンスの値
と、帰還抵抗54の抵抗値との分圧比でほぼ定まる。
ラトランジスタに比べ最大発振周波数が非常に高く、最
大有能電力利得が大きくかつ低雑音である等の特徴を有
するから、広帯域な低雑音増幅器あるいはマイクロ波帯
の発振回路等に広く用いられている。また、電子の移動
度が大きいため相互コンダクタンスgmも大きくなり、直
列抵抗が小さくかつ寄生容量が小さい等の理由により、
高速で動作しかつ消費電力が少ないという利点が有る。
第４図において、入力端１に入力された信号はコンデン
サ51により直流成分が遮断され、FET3のゲート電位は、
抵抗52及び抵抗53によって構成されるバイアス回路を介
して直流電源VGGが端子58から加えられる。帰還抵抗54
が無い場合、FET3に入力された信号は、FET3の相互コン
ダクタンスgmと負荷抵抗56の抵抗値との積によって決る
電圧増幅度分だけ増幅され、出力側に設けた直流遮断用
コンデンサ57を介して出力端２から出力される。一般
に、電源変動に対する安定の向上、トランジスタのバラ
ツキによる特性変動の吸収、非直線歪の改善、より一層
の広帯域化等を目的として増幅回路に負帰還を施すこと
が広く用いられるが、その一例として第４図に示すよう
にFET3のドレインからゲートへの電圧帰還を行うための
帰還抵抗54を挿入して帰還路とする回路型式が公知であ
る。コンデンサ55は帰還路の直流成分を遮断するための
ものである。帰還量は、抵抗52と抵抗53と入力信号源の
出力インピーダンスとを並列したインピーダンスの値
と、帰還抵抗54の抵抗値との分圧比でほぼ定まる。
しかしながら上述した従来のこの種の帰還増幅回路にお
いては、電界効果トランジスタ自身の持つ容量等により
ある程度以上の広帯域化が難しく、さらには帰還路が入
力信号路に接続されているために、該帰還増幅回路の入
力インピーダンスと帰還量とをそれぞれ独立に設定する
ことが不可能であるため回路設計に手間がかかり、かつ
入力インピーダンスと帰還量の設定し得る範囲にかなり
の制約を受けるという欠点がある。また、第４図に示す
ような負帰還増幅回路を高速光受信回路のフロントエン
ドアンプとして用いる場合、増幅回路の出力信号の帯域
特性は光検出器の容量と負荷抵抗による時定数の影響で
劣化した特性となっている。従来はこの点を改善するた
めに、第４図に示す増幅回路に従属してＣとＲから構成
される等化回路を挿入し、更に増幅するという手段をと
っていた。しかし、この手段の場合、増幅回路多段接続
による特性劣化、増幅段数の増大といった欠点を有して
いる。また他の手段としては、第４図の増幅回路の負荷
抵抗56と、電圧VDDの直流電源を供給される端子59との
間にインダクタンスを挿入し、インダクタンスとの直列
ピーキング回路を構成し帯域補償をおこなうという手段
がある。しかし、この手段でも良好な特性を確保するた
めにインダクタンスの値を大きくする方向でもちいるこ
とにより浮遊容量が増加し、ひいては自己共振周波数の
低下を生じ、良好な特性が得られないという欠点を有し
ていた。また、GB/S帯（〜10GHZ）までの広帯域増幅器
の実現を考えた場合、トランジスタの〔S21〕特性がお
おむね6DB/OCTで減少することから、たんなるC-R結合増
幅器では充分な帯域を確保することが不可能である。ま
た、負帰還をほどこしたとしても、帯域は広がるが利得
は低下する。さらに、ピーキング回路を用いたとして
も、上限の帯域を持上げる程度の働きしかしないため、
大幅に帯域を高域側に伸ばすことは難しいという多くの
欠点がある。
いては、電界効果トランジスタ自身の持つ容量等により
ある程度以上の広帯域化が難しく、さらには帰還路が入
力信号路に接続されているために、該帰還増幅回路の入
力インピーダンスと帰還量とをそれぞれ独立に設定する
ことが不可能であるため回路設計に手間がかかり、かつ
入力インピーダンスと帰還量の設定し得る範囲にかなり
の制約を受けるという欠点がある。また、第４図に示す
ような負帰還増幅回路を高速光受信回路のフロントエン
ドアンプとして用いる場合、増幅回路の出力信号の帯域
特性は光検出器の容量と負荷抵抗による時定数の影響で
劣化した特性となっている。従来はこの点を改善するた
めに、第４図に示す増幅回路に従属してＣとＲから構成
される等化回路を挿入し、更に増幅するという手段をと
っていた。しかし、この手段の場合、増幅回路多段接続
による特性劣化、増幅段数の増大といった欠点を有して
いる。また他の手段としては、第４図の増幅回路の負荷
抵抗56と、電圧VDDの直流電源を供給される端子59との
間にインダクタンスを挿入し、インダクタンスとの直列
ピーキング回路を構成し帯域補償をおこなうという手段
がある。しかし、この手段でも良好な特性を確保するた
めにインダクタンスの値を大きくする方向でもちいるこ
とにより浮遊容量が増加し、ひいては自己共振周波数の
低下を生じ、良好な特性が得られないという欠点を有し
ていた。また、GB/S帯（〜10GHZ）までの広帯域増幅器
の実現を考えた場合、トランジスタの〔S21〕特性がお
おむね6DB/OCTで減少することから、たんなるC-R結合増
幅器では充分な帯域を確保することが不可能である。ま
た、負帰還をほどこしたとしても、帯域は広がるが利得
は低下する。さらに、ピーキング回路を用いたとして
も、上限の帯域を持上げる程度の働きしかしないため、
大幅に帯域を高域側に伸ばすことは難しいという多くの
欠点がある。
第１の発明の目的は上述した欠点を除去し、入力インピ
ーダンスと帰還量とをそれぞれ独立に設定でき広帯域か
つ回路設計が容易な負帰還増幅回路を提供することにあ
る。また、２個の帯域補償回路，低域通過型マイクロ波
帯インピーダンス整合／変換回路を備え帯域補償特性を
分割化する事により高帯域に対する帯域補償を実現し、
周波数特性がより広帯域な負帰還増幅回路を提供するこ
とにある。
ーダンスと帰還量とをそれぞれ独立に設定でき広帯域か
つ回路設計が容易な負帰還増幅回路を提供することにあ
る。また、２個の帯域補償回路，低域通過型マイクロ波
帯インピーダンス整合／変換回路を備え帯域補償特性を
分割化する事により高帯域に対する帯域補償を実現し、
周波数特性がより広帯域な負帰還増幅回路を提供するこ
とにある。
また第２の本発明の目的は、上述した欠点を除去し、帰
還量を定める抵抗分圧比をかえることなく、帰還信号が
印加される電界効果トランジスタのゲート電圧を可変と
することにより広帯域でなおかつ利得を可変できる負帰
還増幅回路を提供することにある。
還量を定める抵抗分圧比をかえることなく、帰還信号が
印加される電界効果トランジスタのゲート電圧を可変と
することにより広帯域でなおかつ利得を可変できる負帰
還増幅回路を提供することにある。
更に第３の発明の目的は、上述した欠点を除去し、かつ
帰還路の一部を可変利得とすることにより広帯域でなお
かつ利得を可変できる負帰還増幅回路を提供することに
ある。
帰還路の一部を可変利得とすることにより広帯域でなお
かつ利得を可変できる負帰還増幅回路を提供することに
ある。
本発明の負帰還増幅回路は、第１および第２の電界効果
トランジスタを有し前記第１の電界効果トランジスタの
ドレインと前記第２の電界効果トランジスタのソースと
が直列に接続されゲートバイアスをそれぞれ供給されて
前記第１の電界効果トランジスタのゲートに入力する信
号を増幅し前記第２の電界効果トランジスタのドレイン
に出力する増幅部と、前記第１の電界効果トランジスタ
のソースとグランドとの間に接続されて帯域特性を補償
する抵抗と容量との並列接続からなる第１の帯域補償回
路と、前記第１の電界効果トランジスタのゲートに接続
され入力信号に対するインピーダンス整合およびインピ
ーダンス変換を行なう分布定数線路と抵抗とから構成さ
れる低域通過型マイクロ波帯インピーダンス整合／変換
回路と、前記第２の電界効果トランジスタのゲートに接
続され前記第２の電界効果トランジスタのドレイン出力
信号の一部を帰還する帰還回路と、前記第２の電界効果
トランジスタのドレインと直流電源との間に接続され前
記第１および第２の電界効果トランジスタの負荷インピ
ーダンスを提供しかつ前記第１の帯域補償回路と共に入
力信号に対する広帯域特性を確保するインダクタンスと
抵抗との直列接続からなる第２の帯域補償回路とを備え
る。
トランジスタを有し前記第１の電界効果トランジスタの
ドレインと前記第２の電界効果トランジスタのソースと
が直列に接続されゲートバイアスをそれぞれ供給されて
前記第１の電界効果トランジスタのゲートに入力する信
号を増幅し前記第２の電界効果トランジスタのドレイン
に出力する増幅部と、前記第１の電界効果トランジスタ
のソースとグランドとの間に接続されて帯域特性を補償
する抵抗と容量との並列接続からなる第１の帯域補償回
路と、前記第１の電界効果トランジスタのゲートに接続
され入力信号に対するインピーダンス整合およびインピ
ーダンス変換を行なう分布定数線路と抵抗とから構成さ
れる低域通過型マイクロ波帯インピーダンス整合／変換
回路と、前記第２の電界効果トランジスタのゲートに接
続され前記第２の電界効果トランジスタのドレイン出力
信号の一部を帰還する帰還回路と、前記第２の電界効果
トランジスタのドレインと直流電源との間に接続され前
記第１および第２の電界効果トランジスタの負荷インピ
ーダンスを提供しかつ前記第１の帯域補償回路と共に入
力信号に対する広帯域特性を確保するインダクタンスと
抵抗との直列接続からなる第２の帯域補償回路とを備え
る。
また、本発明の負帰還増幅回路は、第１および第２の電
界効果トランジスタを有し前記第１の電界効果トランジ
スタのドレインと前記第２の電界効果トランジスタのソ
ースとが直列に接続されゲートバイアスをそれぞれ供給
されて前記第１の電界効果トランジスタのゲートに入力
する信号を増幅し前記第２の電界効果トランジスタのド
レインに出力する増幅部と、前記第１の電界効果トラン
ジスタのソースとグランドとの間に接続されて帯域特性
を補償する抵抗と容量との並列接続からなる第１の帯域
補償回路と、前記第１の電界効果トランジスタのゲート
に接続されて入力信号に対するインピーダンス整合およ
びインピーダンス変換を行なう分布定数線路と抵抗とか
ら構成される低域通過型マイクロ波帯インピーダンス整
合／変換回路と、前記第２の電界効果トランジスタのゲ
ートに接続され前記第２の電界効果トランジスタのドレ
イン出力信号の一部を帰還すると共に該ゲート電圧を可
変できる直流電源を備えた可変帰還回路と、前記第２の
電界効果トランジスタのドレインと直流電源との間に接
続され前記第１および第２の電界効果トランジスタの負
荷インピーダンスを提供しかつ前記第１の帯域補償回路
と共に入力信号に対する広帯域特性を確保するインダク
タンスと抵抗との直列接続からなる第２の帯域補償回路
とを備える。
界効果トランジスタを有し前記第１の電界効果トランジ
スタのドレインと前記第２の電界効果トランジスタのソ
ースとが直列に接続されゲートバイアスをそれぞれ供給
されて前記第１の電界効果トランジスタのゲートに入力
する信号を増幅し前記第２の電界効果トランジスタのド
レインに出力する増幅部と、前記第１の電界効果トラン
ジスタのソースとグランドとの間に接続されて帯域特性
を補償する抵抗と容量との並列接続からなる第１の帯域
補償回路と、前記第１の電界効果トランジスタのゲート
に接続されて入力信号に対するインピーダンス整合およ
びインピーダンス変換を行なう分布定数線路と抵抗とか
ら構成される低域通過型マイクロ波帯インピーダンス整
合／変換回路と、前記第２の電界効果トランジスタのゲ
ートに接続され前記第２の電界効果トランジスタのドレ
イン出力信号の一部を帰還すると共に該ゲート電圧を可
変できる直流電源を備えた可変帰還回路と、前記第２の
電界効果トランジスタのドレインと直流電源との間に接
続され前記第１および第２の電界効果トランジスタの負
荷インピーダンスを提供しかつ前記第１の帯域補償回路
と共に入力信号に対する広帯域特性を確保するインダク
タンスと抵抗との直列接続からなる第２の帯域補償回路
とを備える。
更に、本発明の負帰還増幅回路は、第１および第２の電
界効果トランジスタを有し前記第１の電界効果トランジ
スタのドレインと前記第２の電界効果トランジスタのソ
ースとが直列に接続されゲートバイアスをそれぞれ供給
されて前記第１の電界効果トランジスタのゲートに入力
する信号を増幅し前記第２の電界効果トランジスタのド
レインに出力する増幅部と、前記第１の電界効果トラン
ジスタのソースとグランドとの間に接続されて帯域特性
を補償する抵抗と容量との並列接続からなる第１の帯域
補償回路と、前記第１の電界効果トランジスタのゲート
に接続されて入力信号に対するインピーダンス整合およ
びインピーダンス変換を行なう分布定数線路と抵抗とか
ら構成される低域通過型マイクロ波帯インピーダンス整
合／変換回路と、前記第２の電界効果トランジスタのゲ
ートに接続され前記第２の電界効果トランジスタのドレ
イン出力信号の一部を帰還すると共にその帰還量が可変
抵抗の抵抗値で調整される可変帰還回路と、前記第２の
電界効果トランジスタのドレインと直流電源との間に接
続され前記第１および第２の電界効果トランジスタの負
荷インピーダンスを提供しかつ前記第１の帯域補償回路
と共に入力信号に対する広帯域特性を確保するインダク
タンスと抵抗との直列接続からなる第２の帯域補償回路
とを備える。
界効果トランジスタを有し前記第１の電界効果トランジ
スタのドレインと前記第２の電界効果トランジスタのソ
ースとが直列に接続されゲートバイアスをそれぞれ供給
されて前記第１の電界効果トランジスタのゲートに入力
する信号を増幅し前記第２の電界効果トランジスタのド
レインに出力する増幅部と、前記第１の電界効果トラン
ジスタのソースとグランドとの間に接続されて帯域特性
を補償する抵抗と容量との並列接続からなる第１の帯域
補償回路と、前記第１の電界効果トランジスタのゲート
に接続されて入力信号に対するインピーダンス整合およ
びインピーダンス変換を行なう分布定数線路と抵抗とか
ら構成される低域通過型マイクロ波帯インピーダンス整
合／変換回路と、前記第２の電界効果トランジスタのゲ
ートに接続され前記第２の電界効果トランジスタのドレ
イン出力信号の一部を帰還すると共にその帰還量が可変
抵抗の抵抗値で調整される可変帰還回路と、前記第２の
電界効果トランジスタのドレインと直流電源との間に接
続され前記第１および第２の電界効果トランジスタの負
荷インピーダンスを提供しかつ前記第１の帯域補償回路
と共に入力信号に対する広帯域特性を確保するインダク
タンスと抵抗との直列接続からなる第２の帯域補償回路
とを備える。
次に図面を参照しながらまず第１の発明を詳細に説明す
る。
る。
第１図は第１の発明の一実施例を示す回路図である。こ
の実施例は、第１のFETとしてのFET31のドレインと第２
のFETとしてのFET32のソースとを直列に接続し、FET31
のゲートにはコンデンサ51,低域通過型マイクロ波帯イ
ンピーダンス整合／変換回路50を介して入力信号を印加
し、FET32のゲートには帰還回路10を介して出力信号の
一部を印加するようにし、またFET31のソースをコンデ
ンサ101と抵抗102との並列接続で構成される第１の帯域
補償回路1000を介してグランドに接地するようにし、更
にFET32のドレインと電圧VDDの直流電源に接続される端
子59との間に、インダクタンス103と抵抗56の直列回路
から成る第２の帯域補償回路1001を設け、FET31とFET32
の負荷として構成される。
の実施例は、第１のFETとしてのFET31のドレインと第２
のFETとしてのFET32のソースとを直列に接続し、FET31
のゲートにはコンデンサ51,低域通過型マイクロ波帯イ
ンピーダンス整合／変換回路50を介して入力信号を印加
し、FET32のゲートには帰還回路10を介して出力信号の
一部を印加するようにし、またFET31のソースをコンデ
ンサ101と抵抗102との並列接続で構成される第１の帯域
補償回路1000を介してグランドに接地するようにし、更
にFET32のドレインと電圧VDDの直流電源に接続される端
子59との間に、インダクタンス103と抵抗56の直列回路
から成る第２の帯域補償回路1001を設け、FET31とFET32
の負荷として構成される。
第１図において、FET31,32の直流バイアスは抵抗56とイ
ンダクタンス103を介して端子59から加えられる。抵抗5
6とインダクタンス103とは直列ピーキング回路を構成し
ている。抵抗56は、通常の抵抗の如く受動素子であって
も、あるいはFETを含む能動素子であってもよい。コン
デンサ51,57,55はいずれも直流遮断用のコンデンサであ
る。同図においては帰還回路10の構成の一例として交流
結合による例を示した。入力端１に入力された入力信号
は、コンデンサ51により直流成分が遮断されてFET31の
ゲートに入力される。低域通過型マイクロ波帯インピー
ダンス整合／変換回路50における低域通過型マイクロ波
帯インピーダンス整合回路511はマイクロストリップラ
イン構成の無損失整合回路であり、帯域上限において信
号源側を見込んだインピーダンスはどの切断面において
も複素共役の関係にあり電力反射係数〔Ｓ〕２がゼロに
なるような条件に設定されている。抵抗53は入力インピ
ーダンスを決定するものであるが、マイクロ波帯ではマ
イクロストリップライン構成の低域通過型マイクロ波帯
インピーダンス変換回路531により高インピーダンスに
変換され主線路には殆ど影響を与えない。したがって、
無損失回路によるインピーダンス整合が充分におこなわ
れ帯域上限においてFET31の最大有能電力利得がえられ
る。FET31の直流ゲート電位は、端子58を介して電圧VGG
の直流電源に接続された抵抗52で構成されるバイアス回
路によって与えられる。FET31によって増幅されてドレ
インに出力される信号は、コンデンサ57によって直流成
分が遮断され出力端２から出力される。この出力される
信号の周波数特性は、第１の帯域補償回路1000のコンデ
ンサ101と抵抗102および第２の帯域補償回路1001のイン
ダクタンス103と抵抗56とで決るピーキング特性を有し
ており、これによって帯域がより改善された広帯域特性
となっている。インダクタンス103、抵抗56、コンデン
サ101、抵抗102の値は所望の特性にしたがって適切に選
定するとが必要である。一方、FET32のゲートには帰還
回路10の帰還抵抗54を介して出力信号の一部が入力され
る。この信号の位相は、入力端１の入力信号の位相を反
転したものである。
ンダクタンス103を介して端子59から加えられる。抵抗5
6とインダクタンス103とは直列ピーキング回路を構成し
ている。抵抗56は、通常の抵抗の如く受動素子であって
も、あるいはFETを含む能動素子であってもよい。コン
デンサ51,57,55はいずれも直流遮断用のコンデンサであ
る。同図においては帰還回路10の構成の一例として交流
結合による例を示した。入力端１に入力された入力信号
は、コンデンサ51により直流成分が遮断されてFET31の
ゲートに入力される。低域通過型マイクロ波帯インピー
ダンス整合／変換回路50における低域通過型マイクロ波
帯インピーダンス整合回路511はマイクロストリップラ
イン構成の無損失整合回路であり、帯域上限において信
号源側を見込んだインピーダンスはどの切断面において
も複素共役の関係にあり電力反射係数〔Ｓ〕２がゼロに
なるような条件に設定されている。抵抗53は入力インピ
ーダンスを決定するものであるが、マイクロ波帯ではマ
イクロストリップライン構成の低域通過型マイクロ波帯
インピーダンス変換回路531により高インピーダンスに
変換され主線路には殆ど影響を与えない。したがって、
無損失回路によるインピーダンス整合が充分におこなわ
れ帯域上限においてFET31の最大有能電力利得がえられ
る。FET31の直流ゲート電位は、端子58を介して電圧VGG
の直流電源に接続された抵抗52で構成されるバイアス回
路によって与えられる。FET31によって増幅されてドレ
インに出力される信号は、コンデンサ57によって直流成
分が遮断され出力端２から出力される。この出力される
信号の周波数特性は、第１の帯域補償回路1000のコンデ
ンサ101と抵抗102および第２の帯域補償回路1001のイン
ダクタンス103と抵抗56とで決るピーキング特性を有し
ており、これによって帯域がより改善された広帯域特性
となっている。インダクタンス103、抵抗56、コンデン
サ101、抵抗102の値は所望の特性にしたがって適切に選
定するとが必要である。一方、FET32のゲートには帰還
回路10の帰還抵抗54を介して出力信号の一部が入力され
る。この信号の位相は、入力端１の入力信号の位相を反
転したものである。
FET32のゲート電位は、帰還回路10の抵抗11と抵抗12と
で構成されるバイアス回路を介して、端子58に接続され
る直流電源から与えられる。FET32に帰還される信号の
大きさは、抵抗11と抵抗12とを並列にした抵抗値と帰還
抵抗54の抵抗値との比によってほぼ決る。なお、第１図
に示す回路は、FET31とFET32とを直列に接続し、FET31
のゲートには入力信号を、FET32のゲートには帰還信号
を各々入力する構成をとっている。したがって、入力信
号路と帰還路とは分離することができ、入力インピーダ
ンスと帰還量とをそれぞれ独立に所望の値に設定するこ
とが可能となり回路設計が容易である。この場合、入力
インピーダンスの値は、通常FETの入力インピーダンス
がきわめて高いので、ほぼ抵抗53によって決められる。
で構成されるバイアス回路を介して、端子58に接続され
る直流電源から与えられる。FET32に帰還される信号の
大きさは、抵抗11と抵抗12とを並列にした抵抗値と帰還
抵抗54の抵抗値との比によってほぼ決る。なお、第１図
に示す回路は、FET31とFET32とを直列に接続し、FET31
のゲートには入力信号を、FET32のゲートには帰還信号
を各々入力する構成をとっている。したがって、入力信
号路と帰還路とは分離することができ、入力インピーダ
ンスと帰還量とをそれぞれ独立に所望の値に設定するこ
とが可能となり回路設計が容易である。この場合、入力
インピーダンスの値は、通常FETの入力インピーダンス
がきわめて高いので、ほぼ抵抗53によって決められる。
また、第１図に示す回路は、帯域補償回路を２回路，イ
ンピーダンス整合回路を有しているため、それぞれの帯
域補償能力が軽減され、また補償範囲も変えて構成する
ことが可能であるため、補償帯域も高くとる事ができ
る。
ンピーダンス整合回路を有しているため、それぞれの帯
域補償能力が軽減され、また補償範囲も変えて構成する
ことが可能であるため、補償帯域も高くとる事ができ
る。
次に図面を参照して第２の発明について詳細に説明す
る。
る。
第２図は第２の発明の一実施例を示す回路図で、第１の
FETであるFET31のドレインと第２のFETであるFET32のソ
ースとを直列に接続し、FET31のゲートにはコンデンサ5
1,低域通過型マイクロ波帯インピーダンス整合／変換回
路50を介して入力信号を印加し、FET32のゲートには帰
還抵抗10を介して出力信号の一部を印加するとともに、
一方、FET32のゲートバイアス直流電圧として電圧VcONT
の可変直流電源13を設け、更にFET31のソースをコンデ
ンサ101と抵抗102との並列接続で構成される帯域補償回
路1000を介してグランドに接地するようにし、更にFET3
2のドレインと電圧VDDの直流電源59との間に、インダク
タンス103と抵抗56と直列回路から成る第２の帯域補償
回路1001を設けこれをFET31とFET32の負荷とした構成で
ある。
FETであるFET31のドレインと第２のFETであるFET32のソ
ースとを直列に接続し、FET31のゲートにはコンデンサ5
1,低域通過型マイクロ波帯インピーダンス整合／変換回
路50を介して入力信号を印加し、FET32のゲートには帰
還抵抗10を介して出力信号の一部を印加するとともに、
一方、FET32のゲートバイアス直流電圧として電圧VcONT
の可変直流電源13を設け、更にFET31のソースをコンデ
ンサ101と抵抗102との並列接続で構成される帯域補償回
路1000を介してグランドに接地するようにし、更にFET3
2のドレインと電圧VDDの直流電源59との間に、インダク
タンス103と抵抗56と直列回路から成る第２の帯域補償
回路1001を設けこれをFET31とFET32の負荷とした構成で
ある。
入力端１に入力された信号は、FET31によって増幅され
てコンデンサ57によって直流成分が遮断されて出力端２
から出力される。出力される信号の周波数特性は、第１
および第２の帯域補償回路1000,1001で決るピーキング
特性、および低域通過型マイクロ波帯インピーダンス整
合／変換回路50によって改善された広帯域の特性が付与
される。
てコンデンサ57によって直流成分が遮断されて出力端２
から出力される。出力される信号の周波数特性は、第１
および第２の帯域補償回路1000,1001で決るピーキング
特性、および低域通過型マイクロ波帯インピーダンス整
合／変換回路50によって改善された広帯域の特性が付与
される。
FET32のゲートには、帰還抵抗54を介してFET31の出力信
号の一部が入力される。FET32の直流ゲートバイアス電
圧は、電圧VcONTの可変直流電圧源13の出力電圧を、抵
抗11と抵抗12とで分圧した値となる。いま、可変直流電
圧13の出力電圧を変化させると、抵抗11と抵抗12の分圧
比によって決るFET32の直流ゲートバイアス電圧が変化
する。これによってFET32の直流動作点が変化し、その
ためFET32の相互コンダクタンスが変る。したがって負
帰還回路の電圧伝達関数、言い換えれば帰還量を変化さ
せることができる。すなわち、可変直流電源13を用いる
ことにより、負帰還増幅回路の利得を可変とすることが
できる。この可変利得増幅回路は、寄生インピーダンス
を生じやすい可変抵抗素子を用いていないので、利得量
を大きく変えても利得の周波数特性を劣化することなく
利得可変とすることができるという特徴がある。この実
施例によれば入力信号レベルの変動に対応して利得を変
化させて常に一定出力信号レベルを得る、いわゆるAGC
回路を構成することができ、また入力インピーダンスと
帰還量とをそれぞれ独立に設定が可能なより広帯域な負
帰還増幅回路が得られる。更に回路設計が容易であると
いう特徴がある。
号の一部が入力される。FET32の直流ゲートバイアス電
圧は、電圧VcONTの可変直流電圧源13の出力電圧を、抵
抗11と抵抗12とで分圧した値となる。いま、可変直流電
圧13の出力電圧を変化させると、抵抗11と抵抗12の分圧
比によって決るFET32の直流ゲートバイアス電圧が変化
する。これによってFET32の直流動作点が変化し、その
ためFET32の相互コンダクタンスが変る。したがって負
帰還回路の電圧伝達関数、言い換えれば帰還量を変化さ
せることができる。すなわち、可変直流電源13を用いる
ことにより、負帰還増幅回路の利得を可変とすることが
できる。この可変利得増幅回路は、寄生インピーダンス
を生じやすい可変抵抗素子を用いていないので、利得量
を大きく変えても利得の周波数特性を劣化することなく
利得可変とすることができるという特徴がある。この実
施例によれば入力信号レベルの変動に対応して利得を変
化させて常に一定出力信号レベルを得る、いわゆるAGC
回路を構成することができ、また入力インピーダンスと
帰還量とをそれぞれ独立に設定が可能なより広帯域な負
帰還増幅回路が得られる。更に回路設計が容易であると
いう特徴がある。
次に図面を参照して第３の発明について説明を行う。
第３図は第３の発明の一実施例を示す回路図で、第１の
FETであるFET31のドレインと第２のFETであるFET32のソ
ースを直列接続し、FET31のゲートにはコンデンサ51,低
域通過型マイクロ波帯インピーダンス整合／変換回路50
を介して入力信号を印加し、FET32のゲートには出力信
号の一部を可変帰還回路30を介して印加するようにし、
更に第１の帯域補償回路1000、および第２の帯域補償回
路1001を備えて構成される。
FETであるFET31のドレインと第２のFETであるFET32のソ
ースを直列接続し、FET31のゲートにはコンデンサ51,低
域通過型マイクロ波帯インピーダンス整合／変換回路50
を介して入力信号を印加し、FET32のゲートには出力信
号の一部を可変帰還回路30を介して印加するようにし、
更に第１の帯域補償回路1000、および第２の帯域補償回
路1001を備えて構成される。
第３図の構成は、第１図の回路における帰還抵抗54のか
わりに可変抵抗541を用いたものである。FET32への帰還
信号は、可変帰還回路30の可変抵抗541を介して印加さ
れる。この時の帰還量は、可変帰還回路30の可変抵抗54
1を介して印加される。この時の帰還量は、可変抵抗541
の抵抗値と抵抗11,抵抗12の並列接続値との比によって
きまる。
わりに可変抵抗541を用いたものである。FET32への帰還
信号は、可変帰還回路30の可変抵抗541を介して印加さ
れる。この時の帰還量は、可変帰還回路30の可変抵抗54
1を介して印加される。この時の帰還量は、可変抵抗541
の抵抗値と抵抗11,抵抗12の並列接続値との比によって
きまる。
したがって、可変抵抗541を変化させることにより帰還
量が変化し、増幅回路の利得を可変とすることができ
る。FET32の直流ゲート電位は抵抗11、抵抗12によって
制定されるため、可変抵抗541を可変させてもFET32の直
流ゲート電位は一定に保たれる。第３図の回路において
も、第１図の回路と同様に第１および第２の帯域補償回
路1000,1001,低域通過型マイクロ波帯インピーダンス整
合／変換回路50によって周波数特性のより広帯域化が得
られる。また、入力信号路と帰還路とは分離することが
でき、入力インピーダンスと帰還量とを独立に設定する
ことが可能な広帯域負帰還増幅回路が得られる。また、
第３図の回路を用いることにより入力レベルの変動に対
応して利得を変化させて常に一定出力信号レベルを得
る、いわゆるAGC回路を構成することができる。
量が変化し、増幅回路の利得を可変とすることができ
る。FET32の直流ゲート電位は抵抗11、抵抗12によって
制定されるため、可変抵抗541を可変させてもFET32の直
流ゲート電位は一定に保たれる。第３図の回路において
も、第１図の回路と同様に第１および第２の帯域補償回
路1000,1001,低域通過型マイクロ波帯インピーダンス整
合／変換回路50によって周波数特性のより広帯域化が得
られる。また、入力信号路と帰還路とは分離することが
でき、入力インピーダンスと帰還量とを独立に設定する
ことが可能な広帯域負帰還増幅回路が得られる。また、
第３図の回路を用いることにより入力レベルの変動に対
応して利得を変化させて常に一定出力信号レベルを得
る、いわゆるAGC回路を構成することができる。
なお以上の説明では広帯域増幅回路を構成するのに適し
たFETとしてGaAs-FETを用いる場合について述べたが、
本発明の範囲はこれに限定されるものではなく、シリコ
ンのFETを用いる場合にも全く同様に適用されることは
いうまでもない。
たFETとしてGaAs-FETを用いる場合について述べたが、
本発明の範囲はこれに限定されるものではなく、シリコ
ンのFETを用いる場合にも全く同様に適用されることは
いうまでもない。
以上説明したように、第１の発明によれば、FETを用い
た広帯域増幅回路として第１のFETのドレインと第２のF
ETのソースを直列接続し、一方のFETのゲートには低域
通過型マイクロ波帯インピーダンス整合／変換回路を介
して入力信号を印加し、他方のFETのゲートには帰還信
号を印加するようにし、更に入力信号を印加したFETの
ソースとグランド間に抵抗と容量から成る第１の帯域補
償回路を接続し、また他のFETのドレインと直流電源と
の間には第１の帯域補償回路とともに入力信号に対する
広帯域特性を確保しかつ付加する第２の帯域補償回路を
接続して用いることにより、入力インピーダンスと帰還
量とを各々独立に設定することができ、広帯域に対する
帯域補償特性を実現し、かつ広帯域特性を有し、なおか
つ安定度の良い負帰還増幅回路が得られるという効果が
ある。
た広帯域増幅回路として第１のFETのドレインと第２のF
ETのソースを直列接続し、一方のFETのゲートには低域
通過型マイクロ波帯インピーダンス整合／変換回路を介
して入力信号を印加し、他方のFETのゲートには帰還信
号を印加するようにし、更に入力信号を印加したFETの
ソースとグランド間に抵抗と容量から成る第１の帯域補
償回路を接続し、また他のFETのドレインと直流電源と
の間には第１の帯域補償回路とともに入力信号に対する
広帯域特性を確保しかつ付加する第２の帯域補償回路を
接続して用いることにより、入力インピーダンスと帰還
量とを各々独立に設定することができ、広帯域に対する
帯域補償特性を実現し、かつ広帯域特性を有し、なおか
つ安定度の良い負帰還増幅回路が得られるという効果が
ある。
また第２の発明によれば第１の発明の回路における帰還
信号を印加するFETの直流ゲートバイアス電圧を可変直
流電圧源を用いて変化させることにより、利得が可変で
入力インピーダンスと帰還量とを独立に設定でき、かつ
周波数特性の著しく優れた負帰還増幅回路がえられると
いう効果がある。
信号を印加するFETの直流ゲートバイアス電圧を可変直
流電圧源を用いて変化させることにより、利得が可変で
入力インピーダンスと帰還量とを独立に設定でき、かつ
周波数特性の著しく優れた負帰還増幅回路がえられると
いう効果がある。
更に第３の発明によれば、第１の発明における広帯域負
帰還増幅回路の帰還路内の帰還抵抗として可変抵抗を用
いることにより、利得が可変で入力インピーダンスと帰
還量とを独立に設定でき安定性のよい周波数特性のすぐ
れた負帰還増幅回路が得られるという効果がある。
帰還増幅回路の帰還路内の帰還抵抗として可変抵抗を用
いることにより、利得が可変で入力インピーダンスと帰
還量とを独立に設定でき安定性のよい周波数特性のすぐ
れた負帰還増幅回路が得られるという効果がある。
第１図は第１の発明の一実施例を示す回路図、第２図は
第２の発明の一実施例を示す回路図、第３図は第３の発
明の一実施例を示す図、第４図は従来の負帰還増幅回路
を示す回路図である。 １……入力端、２……出力端、11,12,52,53,56,102……
抵抗、13……可変直流電源、31……（第１の）FET、32
……（第２の）FET、50……低域通過型マイクロ波帯イ
ンピーダンス整合／変換回路、51,55,57,101……コンダ
ンサ、103……インダクタンス、511……低域通過型マイ
クロ波帯インピーダンス整合回路、531……低域通過型
マイクロ波帯インピーダンス変換回路、1000……（第１
の）帯域補償回路、1001……（第２の）帯域補償回路。
第２の発明の一実施例を示す回路図、第３図は第３の発
明の一実施例を示す図、第４図は従来の負帰還増幅回路
を示す回路図である。 １……入力端、２……出力端、11,12,52,53,56,102……
抵抗、13……可変直流電源、31……（第１の）FET、32
……（第２の）FET、50……低域通過型マイクロ波帯イ
ンピーダンス整合／変換回路、51,55,57,101……コンダ
ンサ、103……インダクタンス、511……低域通過型マイ
クロ波帯インピーダンス整合回路、531……低域通過型
マイクロ波帯インピーダンス変換回路、1000……（第１
の）帯域補償回路、1001……（第２の）帯域補償回路。
Claims (3)
- 【請求項１】第１および第２の電界効果トランジスタを
有し前記第１の電界効果トランジスタのドレインと前記
第２の電界効果トランジスタのソースとが直列に接続さ
れゲートバイアスをそれぞれ供給されて前記第１の電界
効果トランジスタのゲートに入力する信号を増幅し前記
第２の電界効果トランジスタのドレインに出力する増幅
部と、前記第１の電界効果トランジスタのソースとグラ
ンドとの間に接続されて帯域特性を補償する抵抗と容量
との並列接続からなる第１の帯域補償回路と、前記第１
の電界効果トランジスタのゲートに接続され入力信号に
対するインピーダンス整合およびインピーダンス変換を
行なう分布定数線路と抵抗とから構成される低域通過型
マイクロ波帯インピーダンス整合／変換回路と、前記第
２の電界効果トランジスタのゲートに接続され前記第２
の電界効果トランジスタのドレイン出力信号の一部を帰
還する帰還回路と、前記第２の電界効果トランジスタの
ドレインと直流電源との間に接続され前記第１および第
２の電界効果トランジスタの負荷インピーダンスを提供
しかつ前記第１の帯域補償回路と共に入力信号に対する
広帯域特性を確保するインダクタンスと抵抗との直列接
続からなる第２の帯域補償回路とを備えることを特徴と
する負帰還増幅回路。 - 【請求項２】第１および第２の電界効果トランジスタを
有し前記第１の電界効果トランジスタのドレインと前記
第２の電界効果トランジスタのソースとが直列に接続さ
れゲートバイアスをそれぞれ供給されて前記第１の電界
効果トランジスタのゲートに入力する信号を増幅し前記
第２の電界効果トランジスタのドレインに出力する増幅
部と、前記第１の電界効果トランジスタのソースとグラ
ンドとの間に接続されて帯域特性を補償する抵抗と容量
との並列接続からなる第１の帯域補償回路と、前記第１
の電界効果トランジスタのゲートに接続され入力信号に
対するインピーダンス整合およびインピーダンス変換を
行なう分布定数線路と抵抗とから構成される低域通過型
マイクロ波帯インピーダンス整合／変換回路と、前記第
２の電界効果トランジスタのゲートに接続され前記第２
の電界効果トランジスタのドレイン出力信号の一部を帰
還すると共に該ゲート電圧を可変できる直流電源を備え
た可変帰還回路と、前記第２の電界効果トランジスタの
ドレインと直流電源との間に接続され前記第１および第
２の電界効果トランジスタの負荷インピーダンスを提供
しかつ前記第１の帯域補償回路と共に入力信号に対する
広帯域特性を確保するインダクタンスと抵抗との直列接
続からなる第２の帯域補償回路とを備えることを特徴と
する負帰還増幅回路。 - 【請求項３】第１および第２の電界効果トランジスタを
有し前記第１の電界効果トランジスタのドレインと前記
第２の電界効果トランジスタのソースとが直列に接続さ
れゲートバイアスをそれぞれ供給されて前記第１の電界
効果トランジスタのゲートに入力する信号を増幅し前記
第２の電界効果トランジスタのドレインに出力する増幅
部と、前記第１の電界効果トランジスタのソースとグラ
ンドとの間に接続されて帯域特性を補償する抵抗と容量
との並列接続からなる第１の帯域補償回路と、前記第１
の電界効果トランジスタのゲートに接続されて入力信号
に対するインピーダンス整合およびインピーダンス変換
を行なう分布定数線路と抵抗とから構成される低域通過
型マイクロ波帯インピーダンス整合／変換回路と、前記
第２の電界効果トランジスタのゲートに接続され前記第
２の電界効果トランジスタのドレイン出力信号の一部を
帰還すると共にその帰還量が可変抵抗の抵抗値で調整さ
れる可変帰還回路と、前記第２の電界効果トランジスタ
のドレインと直流電源との間に接続され前記第１および
第２の電界効果トランジスタの負荷インピーダンスを提
供しかつ前記第１の帯域補償回路と共に入力信号に対す
る広帯域特性を確保するインダクタンスと抵抗との直列
接続からなる第２の帯域補償回路とを備えることを特徴
とする負帰還増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011947A JPH0738540B2 (ja) | 1988-01-21 | 1988-01-21 | 負帰還増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011947A JPH0738540B2 (ja) | 1988-01-21 | 1988-01-21 | 負帰還増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01188007A JPH01188007A (ja) | 1989-07-27 |
| JPH0738540B2 true JPH0738540B2 (ja) | 1995-04-26 |
Family
ID=11791833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63011947A Expired - Lifetime JPH0738540B2 (ja) | 1988-01-21 | 1988-01-21 | 負帰還増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738540B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211737B1 (en) * | 1999-07-16 | 2001-04-03 | Philips Electronics North America Corporation | Variable gain amplifier with improved linearity |
| DE102005013385A1 (de) * | 2005-03-23 | 2006-10-05 | Atmel Germany Gmbh | Verstärkerschaltung |
| JP2009065511A (ja) * | 2007-09-07 | 2009-03-26 | Fujitsu Ltd | 増幅回路及び通信機 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104303A (ja) * | 1985-10-31 | 1987-05-14 | Nec Corp | 広帯域負帰還増幅回路 |
| JPS62216507A (ja) * | 1986-03-18 | 1987-09-24 | Nec Corp | 広帯域負帰還増幅回路 |
-
1988
- 1988-01-21 JP JP63011947A patent/JPH0738540B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01188007A (ja) | 1989-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6107885A (en) | Wideband linear GaAsFET ternate cascode amplifier | |
| US6259312B1 (en) | Circuit arrangement for adjusting the impedance of a differential active component | |
| KR100427878B1 (ko) | 증폭회로 | |
| JP3929031B2 (ja) | 増幅装置 | |
| JPH09205328A (ja) | モノリシックの同調可能なｈｂｔ能動的フィードバックを有する低ノイズ・低歪ｈｅｍｔの低ノイズ増幅器 | |
| US6930554B2 (en) | Variable gain low noise amplifier and method | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| US6664853B1 (en) | Wide-bandwidth differential signal amplifier | |
| JPH0738540B2 (ja) | 負帰還増幅回路 | |
| JP3371350B2 (ja) | 負帰還可変利得増幅回路 | |
| JPH0573285B2 (ja) | ||
| JPH0624296B2 (ja) | 負帰還増幅回路 | |
| JP3373435B2 (ja) | 抵抗帰還トランジスタ | |
| US6927633B2 (en) | High frequency circuit with thin film resistor | |
| US5017887A (en) | High frequency IC power amplifier | |
| JPH0630413B2 (ja) | 広帯域負帰還増幅回路 | |
| JPS62104303A (ja) | 広帯域負帰還増幅回路 | |
| JPH0758870B2 (ja) | 低抗帰還形増幅器 | |
| US20090309660A1 (en) | Device for amplifying a broadband rf signal | |
| JP3182735B2 (ja) | 低雑音分布増幅器 | |
| JPH03258008A (ja) | 位相温度補償型高周波増幅器 | |
| JPS62136114A (ja) | 負帰還増幅回路 | |
| JPH055405B2 (ja) | ||
| JPH09153745A (ja) | 半導体増幅回路 | |
| US6914484B2 (en) | Wideband constant-gain voltage amplifier |