JPH09153745A - 半導体増幅回路 - Google Patents

半導体増幅回路

Info

Publication number
JPH09153745A
JPH09153745A JP8243018A JP24301896A JPH09153745A JP H09153745 A JPH09153745 A JP H09153745A JP 8243018 A JP8243018 A JP 8243018A JP 24301896 A JP24301896 A JP 24301896A JP H09153745 A JPH09153745 A JP H09153745A
Authority
JP
Japan
Prior art keywords
circuit
amplifier circuit
level shift
output
feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8243018A
Other languages
English (en)
Inventor
Toshiki Seshimo
下 敏 樹 瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8243018A priority Critical patent/JPH09153745A/ja
Publication of JPH09153745A publication Critical patent/JPH09153745A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】 広帯域性および平坦性に優れた周波数特性を
得る。 【解決手段】 入力信号を反転増幅する第１の反転増幅
回路１１、および帰還信号をソースに受けゲートが接地
されドレインが前記第１の反転増幅回路の出力端に接続
された電界効果トランジスタを有する帰還回路１５とを
備えている入力部１０と、この入力部の出力をレベルシ
フトする第１のレベルシフト回路２０と、この第１のレ
ベルシフト回路の出力を反転増幅する第２の反転増幅回
路３０と、この第２の反転増幅回路の出力をレベルシフ
トする第２のレベルシフト回路４０と、を備え、前記帰
還回路は前記第２のレベルシフト回路の出力を前記帰還
信号とすることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体増幅回路に関
する。
【０００２】
【従来の技術】近年、光通信システムなどの超高速通信
システム用ＩＣの開発が盛んである。
【０００３】超高速ＩＣの構成要素として広帯域増幅回
路は基本的かつ必須なものである。光通信システムにお
ける増幅回路は主に、光信号から微弱な電気信号に変換
されたデータ信号を増幅する役割を担い、総合利得とし
て４０ｄＢ以上の大きな利得が要求される。また、ラン
ダムなデータパターンを増幅しなければならないため、
利得の周波数特性として、低周波側は直流から、高周波
側はデータレートのクロック周波数の１／２以上の広帯
域特性が要求される。例えば、１０Ｇｂ／ｓのデータレ
ートの信号を増幅するためには７ＧＨｚ程度、或いはそ
れ以上の帯域が要求される。また、利得の周波数特性が
帯域内でなるべく平坦でなければならない。ここで、帯
域とは利得が３ｄＢ減衰する周波数領域である。（以後
の説明では利得が３ｄＢ減衰する角周波数領域のことも
「帯域」と呼ぶことにする。）さて、このような広帯域
の増幅回路を実現するためには、高速動作に優れた半導
体素子、例えばＧａＡｓ ＭＥＳＦＥＴ、Ｓｉバイポー
ラ・トランジスタ、ヘテロバイポーラ・トランジスタな
どを用いると共に、広帯域化のための回路技術が必要と
なる。
【０００４】増幅回路の広帯域化技術の一つに、負帰還
を用いるものがある。図５は負帰還増幅回路の概念図で
あり、入力信号に対して逆相の出力信号の一部を入力に
戻して増幅するという負帰還増幅回路の構成を示してい
る。ここでＡo は帰還をかけない時の増幅回路５１の利
得（厳密には、開ループ利得＝−Ａo であるが、以後、
Ａo を開ループ利得と呼ぶ）、Ｆは帰還率である。この
時、負帰還回路の利得Ａｖ（閉ループ利得）は次の
（１）式で表すことができる。
【０００５】
【数１】 次に、負帰還回路の周波数特性について簡単なモデルを
用いて説明し、ひき続き従来回路の問題点について言及
する。
【０００６】負帰還回路の周波数特性の性質は、開ルー
プ利得Ａo によって異なる。今、開ループ利得Ａo が、
利得Ａo1で表される増幅回路（以後、単位増幅回路と呼
ぶ）のＮ段接続で表される場合を考える。ここで、利得
Ａo1は単一極を持つとする。単一極を持つ増幅回路とし
ては、１つのＦＥＴと負荷抵抗により構成されるソース
接地回路が近似的に対応する。さて、この時、Ａo 、Ａ
o1はそれぞれ（２ａ），（２ｂ）式で表すことができ
る。
【０００７】
【数２】 ここで、ｓ＝ｊω，ｊ＝（−１）1/2 、ωは角周波数で
ある。またＧ0 ，ω0はそれぞれ利得がＡ01で表される
単位増幅回路のＤＣ利得、及び利得が３ｄＢ減衰する角
周波数すなわち振幅レベルが１／（２）1/2 となる角周
波数である。
【０００８】以後の議論では、Ｇ0 とω0 の積は一定と
仮定する。この仮定は、単位増幅回路が例えばソース接
地回路であるとするならば、“負荷抵抗の値を変えても
ＦＥＴが同一であればＧ0 ω0 積は一定となる”という
良く知られた理論に対応する。
【０００９】さて、（１）式に（２ａ）、（２ｂ）式を
代入することにより、閉ループ利得として次式を得る。
【００１０】
【数３】 Ｎ＝１の時、Ａv は次式で与えられる。
【００１１】
【数４】 帰還率Ｆは周波数特性を持たないと仮定すると、ＤＣ利
得はＧ0 ／（ＦＧ0 ＋１）であり、利得が３ｄＢ減衰す
る角周波数ωc はω0 ・（ＦＧ0 ＋１）であるから、こ
れらの積、即ち、利得帯域幅積は無帰還時の利得帯域幅
積Ｇ0 ω0 と一致する。即ち、Ｎ＝１の時は負帰還技術
を導入しても利得帯域幅積の向上はない。これは、ＤＣ
利得が一定となるように開ループのＤＣ利得や帰還率Ｆ
を調整すれば、帯域は無帰還時と同じになることを意味
する。
【００１２】一方、Ｎ≧２の時はＮ＝１の時と事情が異
なる。ＤＣ時の閉ループ利得が一定という条件を課す
と、無帰還（Ｆ＝０）の時よりもωc が向上する。その
理由は、高周波領域では、帰還信号は入力信号に対して
位相に９０度以上の遅れが生じ、即ち帰還信号に正帰還
成分が生じ、いわゆるピーキング効果が得られるからで
ある。しかしその一方で、図６に示されるように利得の
周波数特性にピークが生じ周波数特性の平坦性が劣化す
ることになる。即ち、ωc と△Ａv （利得のピーク値と
ＤＣ利得の差）の間にトレードオフの関係が生じること
になる。そして、このトレードオフの関係は段数Ｎと帰
還率Ｆに依存するため、設計においては、最適な点を求
めることが重要となる。
【００１３】次に、ここで想定している負帰還回路の簡
易モデルにおいて、最適点を調べた計算結果を示す。図
７はＤＣ時の閉ループ利得が一定という条件で（３）式
から数値計算で求めた、ωc と△Ａv の関係を示したも
のである。Ｎ＝２，３，４，５に対して、帰還率Ｆを変
数として得られたωc と△Ａv の値をプロットしてい
る。図７より次のことがわかる。 （１） 一般に、ωc を大きくしようとすると、△Ａv
も大きくなってしまう。 （２） △Ａv を抑えつつ、ωc を大きくするには、Ｎ
＝３が最も効果的である。
【００１４】以上の議論より、単位増幅回路を３段接続
し、その出力を帰還することにより、帯域と平坦性の両
者に優れた負帰還増幅回路となることがわかる。しか
し、実際にこのような構成を実現しようとすると次のよ
うな問題が生じる。
【００１５】ここで想定している増幅回路は、前述のよ
うに、直流から高周波まで平坦な利得特性が要求される
ため、各単位増幅回路は結合容量を介さず接続されなけ
ればならない。よって、各単位増幅回路の出力レベルは
次段の単位増幅回路の動作点に一致していなければなら
い。そのため、上述の簡易モデルで想定したようなソー
ス接地回路のみの多段接続は不可能であり、ソース接地
回路の間にソースフォロワ回路等のレベルシフト回路を
挿入する必要が生じる。
【００１６】図８はソース接地回路１０１，１０３，１
０５とソースフォロワ１０２，１０４，１０６の組を３
段接続した場合の負帰還回路の従来例である。初段のソ
ース接地回路１０１は、入力信号用と帰還信号用に２個
のＦＥＴ（Ｔ1 ，Ｔ2 ）が並列に接続されており、入力
信号と帰還信号の和算及び増幅の機能を有している。両
者のＦＥＴサイズの比を変えることにより帰還率Ｆを調
整することができる。ソースフォロワ回路１０２，１０
４においては、次段のソース接地回路１０３，１０５と
のレベルを調整するためにレベルシフト用ダイオードが
３段接続されている。
【００１７】さて、図８に示されるような負帰還回路
を、前述の簡易モデルにあてはめて考えるならば、ソー
スフォロワも接続段数Ｎに数えなければならないであろ
う。ソース接地回路とソースフォロワの利得特性は同一
でないので、上述の簡易モデルでの結論をそのままあて
はめることはできないが、一般的に接続段数が増えると
周波数特性の平坦性と広帯域化のトレードオフはより厳
しくなると考えられる。図８に示す回路では、ソースフ
ォロワも段数に含めると、６段であり、上記の簡易モデ
ルから推測して、周波数特性の平坦性は期待できない。
【００１８】
【発明が解決しようとする課題】ところで、ソース接地
回路は入力に対して極性の反転した信号を出力する。こ
のため、負帰還とするためには、ソース接地回路の段数
は奇数でなければならない。よって、図８に示す増幅回
路よりも段数を減らそうとするならば、ソース接地回路
とソースフォロワの組を１段のみとすべきである。しか
し、これでは段数が少なすぎ、ピーキング効果による帯
域の大幅な向上は望めない。
【００１９】このように、単位増幅回路を複数段接続し
たものに負帰還をかけることにより広帯域化を実現しよ
うとする際、従来は理論的にも最も効果的な接続段数を
実現することができなかった。
【００２０】本発明は上記事情を考慮してなされたもの
であって、広帯域性と平坦性に優れた周波数特性を有す
る半導体増幅回路を提供することを目的とする。
【００２１】
【課題を解決するための手段】本発明による半導体増幅
回路の第１の態様は、入力信号を反転増幅する第１の反
転増幅回路、および帰還信号をソースに受けゲートが接
地されドレインが前記第１の反転増幅回路の出力端に接
続された電界効果トランジスタを有する帰還回路とを備
えている入力部と、この入力部の出力をレベルシフトす
る第１のレベルシフト回路と、この第１のレベルシフト
回路の出力を反転増幅する第２の反転増幅回路と、この
第２の反転増幅回路の出力をレベルシフトする第２のレ
ベルシフト回路と、を備え、前記帰還回路は前記第２の
レベルシフト回路の出力を前記帰還信号とすることを特
徴とする。
【００２２】また本発明による半導体増幅回路の第２の
態様は第１の態様の半導体増幅回路において、前記第２
のレベルシフト回路の出力端と前記帰還回路のトランジ
スタのソースとの間に第１の帰還抵抗が設けられ、前記
帰還信号は前記第２のレベルシフト回路の出力を、前記
第１の帰還抵抗を介して得られたものであることを特徴
とする。
【００２３】また本発明による半導体増幅回路の第３の
態様は、入力信号を反転増幅する第１の反転増幅回路
と、帰還信号をエミッタで受けベースが接地されコレク
タが前記第１の反転増幅回路の出力端に接続されたバイ
ポーラトランジスタを有する帰還回路とを備えている入
力部と、この入力部の出力をレベルシフトする第１のレ
ベルシフト回路と、この第１のレベルシフト回路の出力
を反転増幅する第２の反転増幅回路と、この第２の反転
増幅回路の出力をレベルシフトする第２のレベルシフト
回路と、を備え、前記帰還回路は前記第２のレベルシフ
ト回路の出力を前記帰還信号とすることを特徴とする。
【００２４】
【発明の実施の形態】本発明による半導体増幅回路（以
下、増幅回路ともいう）の第１の実施の形態の構成を図
１に示す。この実施の形態の増幅回路は入力回路１０
と、レベルシフト回路２０と、反転増幅回路３０と、レ
ベルシフト回路４０とを備えている。
【００２５】入力回路１０はソース接地回路１１と、ゲ
ート接地回路１５とを備えている。ソース接地回路１１
は、ゲートに入力信号を受け、ドレインが抵抗Ｒ1 を介
して高電源Ｖddに接続され、ソースが接地された電界効
果トランジスタ（例えばＧａＡｓＭＥＳＦＥＴ）Ｔ1 を
有しており、このトランジスタＴ1 のドレインから入力
信号の反転信号を出力する。一方ゲート接地回路１５
は、ドレインが上記トランジスタＴ1 のドレインに接続
され、ゲートが接地されて、ソースが抵抗Ｒ2 を介して
低電源Ｖssに接続された電界効果トランジスタＴ2 を有
しており、このトランジスタＴ2 のソースに帰還信号が
入力される。したがってトランジスタＴ1，Ｔ2 が並列
に接続されていることにより、入力回路１０は入力信号
と帰還信号の和算と増幅の機能を有している。
【００２６】レベルシフト回路２０はソースフォロアで
あって電界効果トランジスタＴ3 、直列に接続された３
個のダイオードＤ1 ，Ｄ2 ，Ｄ3 、および電界効果トラ
ンジスタＴ4 からなっている。トランジスタＴ3 は上記
入力回路１０の出力をゲートで受け、ドレインが電源Ｖ
ddに接続され、ソースがダイオードＤ1 のアノードに接
続されている。またトランジスタＴ4 はドレインがダイ
オードＤ3 のカソードに接続され、ゲートおよびソース
が共に電源Ｖssに接続されている。このレベルシフト回
路２０の出力はトランジスタＴ4 のドレインから反転増
幅回路３０に送られる。
【００２７】反転増幅回路３０はソース接地回路であっ
て、ゲートに上記レベルシフト回路２０の出力を受け、
ドレインが抵抗Ｒ3 を介して電源Ｖddに接続され、ソー
スが接地されている電界効果トランジスタＴ5 を有して
いる。そしてこの反転増幅回路３０の出力はトランジス
タＴ5 のドレインからレベルシフト回路４０に送出され
る。
【００２８】レベルシフト回路４０は、ソースフォロア
であって、電界効果トランジスタＴ6 、直列に接続され
た３個のダイオードＤ4 ，Ｄ5 ，Ｄ6 、および電界効果
トランジスタＴ7 からなっている。トランジスタＴ6 は
反転増幅回路３０の出力をゲートに受け、ドレインが電
源Ｖddに接続され、ソースがダイオードＤ4 のアノード
に接続されている。またトランジスタＴ7 はドレインが
ダイオードＤ6 のカソードに接続され、ゲートおよびソ
ースが共に電源Ｖssに接続されている。そしてレベルシ
フト回路４０の出力はトランジスＴ7 のドレインから出
力されて本実施の形態の増幅回路の出力になるとともに
入力回路１０への帰還信号となる。
【００２９】なお、トランジスタＴ1 〜Ｔ7 はデプレッ
ション型電界効果トランジスタである。
【００３０】このように構成された本実施の形態の増幅
回路の閉ループの段数がソースフォロアを含めて４段で
あるのに対して図８に示す従来の増幅回路の段数は６段
となっている。この実施の形態および従来例ともに無帰
還の場合に比べて帯域が向上することが期待されるが、
本実施の形態の方が段数が少ないために周波数特性とし
て平坦性に優れていると期待できる。
【００３１】そこで、回路シミュレーションを行い、そ
の結果を図２に示す。図２においてグラフｇ1 は本実施
の形態の増幅回路の電圧利得の周波数特性を示し、グラ
フｇ2 は本実施の形態の増幅回路から帰還回路（ゲート
接地回路１５）を取除き、ＤＣ利得が本実施の形態の増
幅回路に一致するようにソース接地回路１１，３０の抵
抗Ｒ1 ，Ｒ3 を調整した増幅回路の電圧利得の周波数特
性を示す。また、グラフｇ3 は図８に示す従来の増幅回
路の電圧利得の周波数特性を示し、グラフｇ4は図８に
示す従来の増幅回路から帰還回路を取り除き、ＤＣ利得
が図８に示す従来の増幅回路に一致するようにソース接
地回路１０１，１０３，１０５の抵抗Ｒ1 ，Ｒ3 ，Ｒ4
を調整した増幅回路の電圧利得の周波数特性を示す。
【００３２】この図２に示す回路シミュレーション結果
から分かるように、周波数特性の平坦性の指標である△
Ａv （利得のピーク値とＤＣ利得との差）は従来の増幅
回路の場合が４ｄＢであるのに対して、本実施の形態の
増幅回路の場合は１ｄＢであり、本実施の形態の増幅回
路の方が優れた平坦特性を示している。
【００３３】また、本実施の形態の増幅回路および従来
の増幅回路においては共に無帰還の場合に比べて６０％
程度帯域が向上しているとともに本実施の形態の増幅回
路のほうが従来の増幅回路に比べて帯域が広いことが図
２に示す回路シミュレーション結果から分かる。
【００３４】以上説明したように本実施の形態の増幅回
路によれば、広帯域性と平坦性に優れた周波数特性を得
ることができる。
【００３５】なお、本実施の形態の増幅回路において
は、入力回路１０のソース接地回路１１は入力信号を反
転増幅する機能を有しており、入力信号を反転増幅する
回路であればソース接地回路１１の代わりに用いること
ができる。
【００３６】例えば、図３に示すように電界トランジス
タＴ20およびＴ21をカスコード接続した反転増幅回路１
２をソース接地回路１１の代わりに用いても良い。
【００３７】次に本発明による半導体増幅回路の第２の
実施の形態の構成を図４に示す。この第２の実施の形態
の増幅回路は第１の実施の形態の増幅回路において、レ
ベルシフト回路２０の出力を帰還抵抗Ｒを介して、ソー
ス接地回路１１のゲートに帰還させたものであり、二重
帰還増幅となっている。入力と反対の位相を有する出力
信号を帰還抵抗を介して入力に戻す構成の負帰還増幅器
はトランスインピーダンス型増幅器として知られてい
る。この第２の実施の形態はトランスインピーダンス型
増幅器に本発明を適用したものであり、周波数特性の優
れたトランスインピーダンス型増幅器を実現することが
できる。
【００３８】本発明による増幅回路の第３の実施の形態
の構成を図９に示す。この実施の形態の増幅回路は入力
回路２１０と、レベルシフト回路２２０と、反転増幅回
路２３０と、レベルシフト回路２４０とを備えている。
【００３９】入力回路２１０はソース接地回路２１１
と、ゲート接地回路２１５とを備えている。ソース接地
回路２１１は、ゲートに入力信号を受け、ドレインが負
荷２１１ａを介して高電源Ｖddに接続され、ソースが接
地されたデプレッション型電界効果トランジスタ（例え
ばＧａＡｓＭＥＳＦＥＴ）２１１ｂを有しており、この
トランジスタ２１１ｂのドレインから入力信号の反転信
号を出力する。一方ゲート接地回路２１５は、ドレイン
が上記トランジスタ２１１ｂのドレインに接続され、ゲ
ートが接地されて、ソースが抵抗２１５ｂを介して低電
源Ｖssに接続されたデプレッション型電界効果トランジ
スタ２１５ａを有しており、このトランジスタ２１５ａ
のソースに帰還信号が入力される。したがってトランジ
スタ２１１ｂとトランジスタ２１５ａが並列に接続され
ていることにより、入力回路２１０は入力信号と帰還信
号の和算と増幅の機能を有している。
【００４０】レベルシフト回路２２０はソースフォロア
であってデプレッション型電界効果トランジスタ２２０
ａ、レベルシフト要素２２０ｂ、および定電流源２２０
ｃからなっている。トランジスタ２２０ａは上記入力回
路２１０の出力をゲートで受け、ドレインが電源Ｖddに
接続され、ソースがレベルシフト要素２２０ｂの一端に
接続されている。また定電流源２２０ｃは一端がレベル
シフト要素２２０ｂの他端に接続され、他端が電源Ｖss
に接続されている。このレベルシフト回路２２０の出力
はレベルシフト要素２２０ｂの他端から反転増幅回路２
３０に送られる。
【００４１】反転増幅回路２３０はソース接地回路であ
って、ゲートに上記レベルシフト回路２２０の出力を受
け、ドレインが負荷２３０を介して電源Ｖddに接続さ
れ、ソースが接地されているデプレッション型電界効果
トランジスタ２３０ｂを有している。そしてこの反転増
幅回路２３０の出力はトランジスタ２３０ｂのドレイン
からレベルシフト回路２４０に送出される。
【００４２】レベルシフト回路２４０は、ソースフォロ
アであって、デプレッション型電界効果トランジスタ２
４０ａ、レベルシフト要素２４０ｂ、および定電流源２
４０ｃからなっている。トランジスタ２４０ａは反転増
幅回路２３０の出力をゲートに受け、ドレインが電源Ｖ
ddに接続され、ソースがレベルシフト要素２４０ｂの一
端に接続されている。また定電流源２４０ｃは一端がレ
ベルシフト要素２４０ｂの他端に接続され、他端が電源
Ｖssに接続されている。そしてレベルシフト回路２４０
の出力はレベルシフト要素２４０ｂの他端から出力され
て本実施の形態の増幅回路の出力になるとともに入力回
路２１０への帰還信号となる。
【００４３】このように構成された本実施の形態の増幅
回路の閉ループの段数がソースフォロアを含めて４段で
あるので第１の実施の形態の場合と同様に広帯域性と平
坦性に優れた周波数特性を得ることができる。
【００４４】なお、この第３の実施の形態の増幅回路に
おいて、負荷２１１ａ，２３０ａとしては、図１０
（ａ）に示すようにゲートとソースが接続された電界効
果トランジスタ、図１０（ｂ）に示す抵抗、または図１
０Ｃに示すダイオード等を用いることができる。
【００４５】また、レベルシフト要素２２０ｂ，２４０
ｂとしては、図１１（ａ）に示すように直列に接続され
た複数のダイオードや、図１１（ｂ）に示すように直列
に接続された複数のＦＥＴを用いることができる。な
お、図１１（ｃ）や図１１（ｄ）に示すように上記ダイ
オード又はＦＥＴと並列にバイパス容量を設けたものを
レベルシフト要素とすれば、増幅回路の周波数特性を改
善することができる。
【００４６】また、定電流源２２０Ｃ，２４０Ｃとして
は、図１２（ａ）に示すようにゲートとソースが接続さ
れて飽和領域で動作するＦＥＴや、図１２（ｂ）に示す
ようにゲートに外部からバイアス電位が印加されるＦＥ
Ｔと抵抗とを直接接続したものを用いることができる。
なお、図１２（ｂ）に示す抵抗は、ＦＥＴのしきい値電
圧がばらついたときの電流値のばらつきを抑えるための
ものであり、無くても良い。
【００４７】なお第３の実施の形態の増幅回路において
は、ＦＥＴ２１１ｂ，２１５ｂ，２２０ａ，２２０ｃ，
２３０ｂ，２４０ａ，２４０ｃはデプレッション形のＦ
ＥＴであったが、エンハンスメント形のＦＥＴを用いて
も良い。
【００４８】次に本発明による増幅回路の第４の実施の
形態の構成を図１３に示す。この実施の形態の増幅回路
は図９に示す第３の実施の形態の増幅回路において、レ
ベルシフト回路２４０の出力を帰還抵抗２５０を介して
ゲート接地回路２１５のＦＥＴ２１５ａのソースに帰還
させたものであり、二重帰還増幅となっている。この実
施の形態の増幅回路においては、負帰還回路の帰還率は
ゲート接地回路２１５のＦＥＴ２１５ａのゲート幅ばか
りでなく、帰還抵抗２５０によっても調整することが可
能となる。
【００４９】また、帰還抵抗をＦＥＴからなるトランス
ファーゲートで構成することにより帰還抵抗を可変とす
れば、本実施の形態の増幅回路の増幅率を可変にでき
る。
【００５０】この第４の実施の形態の増幅回路も第３の
実施の形態の増幅回路と同様の効果を奏することは言う
までもない。
【００５１】次に本発明による増幅回路の第５の実施の
形態の構成を図１４に示す。この実施の形態の増幅回路
は、図９に示す第３の実施の形態の増幅回路において、
レベルシフト回路２２０の出力を帰還抵抗２６０を介し
てソース接地回路２１１のＦＥＴ２１１ｂのゲートに帰
還させたものであり、トランスインピーダンス型増幅器
となっている。
【００５２】この第５の実施の形態の増幅回路も第３の
実施の形態の増幅回路と同様の効果を奏することは言う
までもない。
【００５３】次に本発明による増幅回路の第６の実施の
形態の構成を図１５に示す。この実施の形態の増幅回路
は図１３に示す第４の実施の形態の増幅回路において、
レベルシフト回路２２０の出力を帰還抵抗２６０を介し
てソース接地回路２１１のＦＥＴ２１１ｂのゲートに帰
還させたものである。
【００５４】この第６の実施の形態の増幅回路も第４の
実施の形態の増幅回路と同様の効果を奏することは言う
までもない。
【００５５】本発明による増幅回路の第７の実施の形態
の構成を図１６に示す。この実施の形態の増幅回路は入
力回路３１０と、レベルシフト回路３２０と、反転増幅
回路３３０と、レベルシフト回路３４０とを備えてい
る。
【００５６】入力回路３１０はエミッタ接地回路３１１
と、ベース接地回路３１５とを備えている。エミッタ接
地回路３１１は、ベースに入力信号を受け、コレクタが
負荷３１１ａを介して高電源Ｖddに接続され、エミッタ
が抵抗３１１ｃを介して接地されたバイポーラトランジ
スタ３１１ｂを有しており、このトランジスタ３１１ｂ
のコレクタから入力信号の反転信号を出力する。一方ベ
ース接地回路３１５は、コレクタが上記トランジスタ３
１１ｂのコレクタに接続され、ベースが接地されて、エ
ミッタが抵抗３１５ｂを介して低電源Ｖssに接続された
バイポーラトランジスタ３１５ａを有しており、このト
ランジスタ３１５ａのエミッタに帰還信号が入力され
る。したがってトランジスタ３１１ｂとトランジスタ３
１５ａが並列に接続されていることにより、入力回路３
１０は入力信号と帰還信号の和算と増幅の機能を有して
いる。
【００５７】レベルシフト回路３２０はエミッタフォロ
アであってバイポーラトランジスタ３２０ａ、レベルシ
フト要素３２０ｂ、および定電流源３２０ｃからなって
いる。トランジスタ３２０ａは上記入力回路３１０の出
力をベースで受け、コレクタが電源Ｖddに接続され、エ
ミッタがレベルシフト要素３２０ｂの一端に接続されて
いる。また定電流源３２０ｃは一端がレベルシフト要素
３２０ｂの他端に接続され、他端が電源Ｖssに接続され
ている。このレベルシフト回路３２０の出力はレベルシ
フト要素３２０ｂの他端から反転増幅回路３３０に送ら
れる。
【００５８】反転増幅回路３３０はエミッタ接地回路で
あって、ベースに上記レベルシフト回路３２０の出力を
受け、コレクタが負荷３３０を介して電源Ｖddに接続さ
れ、エミッタが接地されているバイポーラトランジスタ
３３０ｂを有している。そしてこの反転増幅回路３３０
の出力はトランジスタ３３０ｂのコレクタからレベルシ
フト回路３４０に送出される。
【００５９】レベルシフト回路３４０は、エミッタフォ
ロアであって、バイポーラトランジスタ３４０ａ、レベ
ルシフト要素３４０ｂ、および定電流源３４０ｃからな
っている。トランジスタ３４０ａは反転増幅回路３３０
の出力をベースに受け、コレクタが電源Ｖddに接続さ
れ、エミッタがレベルシフト要素３４０ｂの一端に接続
されている。また定電流源３４０ｃは一端がレベルシフ
ト要素３４０ｂの他端に接続され、他端が電源Ｖssに接
続されている。そしてレベルシフト回路３４０の出力は
レベルシフト要素３４０ｂの他端から出力されて本実施
の形態の増幅回路の出力になるとともに入力回路３１０
への帰還信号となる。
【００６０】なお、この実施の形態においては、エミッ
タ接地回路３１１，３３０のエミッタ側に各々設けられ
た抵抗３１１ｃ，３３０ｃはバイアス点の安定性を増大
させるためのものである。また、これらの抵抗３１１
ｃ，３３０ｃに並列に、十分な大きさのバイパス容量３
１１ｄ，３３０ｄが設けられており、バイポーラトラン
ジスタ３１１ｂ，３３０ｂのエミッタノードをＡＣ的に
接地している。
【００６１】このように構成された本実施の形態の増幅
回路においては閉ループの段数がソースフォロアを含め
て４段であるので、広帯域性と平坦性に優れた周波数特
性を得ることができる。
【００６２】次に本発明による増幅回路の第８の実施の
形態の構成を図１７に示す。この実施の形態の増幅回路
は、図１６に示す第７の実施の形態の増幅回路におい
て、レベルシフト回路３２０の出力を、帰還抵抗３５０
を介してエミッタ接地回路３１１のトランジスタ３１１
ｂのベースに帰還させたものであり、トランスインピー
ダンス型増幅器となっている。
【００６３】この第８の実施の形態の増幅回路も第７の
実施の形態の増幅回路と同様の効果を奏すること言うま
でもない。
【００６４】次に本発明による増幅回路の第９の実施の
形態の構成を図１８に示す。この実施の形態の増幅回路
は、図１６に示す第７の実施の形態の増幅回路におい
て、レベルシフト回路３４０の出力を帰還抵抗３６０を
介してベース接地回路３１５のトランジスタ３１５ａの
エミッタに帰還させたものである。このため、負帰還回
路の帰還率の調整はトランジスタ３１５ａのベース幅ば
かりでなく、帰還抵抗３６０によっても可能である。
【００６５】この第９の実施の形態の増幅回路も第７の
実施の形態の増幅回路と同様の効果を奏するもことは言
うまでもない。
【００６６】次に本発明による増幅回路の第１０の実施
の形態の構成を図１９に示す。この実施の形態の増幅回
路は、図１７に示す第８の実施の形態の増幅回路におい
て、レベルシフト回路３４０の出力を帰還抵抗３６０を
介してベース接地回路３１５のトランジスタ３１５ａの
エミッタに帰還させたものである。
【００６７】この第１０の実施の形態の増幅回路も第８
の実施の形態の増幅回路と同様の効果を奏することは言
うまでもない。
【００６８】なお、第７乃至第１０の実施の形態の増幅
回路において、レベルシフト要素３２０ｂ，３４０ｂと
しては図２０（ａ）に示すように複数個のダイオードを
直接に接続した直列回路や、図２０（ｂ）に示すように
複数個のバイポーラトランジスタを直列に接続した直列
回路を用いることができる。更に、図２０（ｃ），図２
０（ｄ）示すように上記ダイオードやバイポーラトラン
ジスタに並列にバイパス容量を設けたものをレベルシフ
ト要素として用いれば、上記第７乃至第１０の実施の形
態の増幅回路の周波数特性の改善を図ることができる。
【００６９】また、第７乃至第１０の実施の形態の増幅
回路において、定電流源３２０ｃ，３４０ｃとしては、
図２１（ａ）に示すように、ベースにバイアス電位が印
加されるバイポーラトランジスタと抵抗とを直列に接続
した直列回路を用いることができる。なお、エミッタフ
ォロア回路３２０，３４０に用いられる定電流源３２０
ｃ，３４０ｃは図２１（ｂ）に示すように抵抗だけから
構成することができる。これは、バイポーラトランジス
タは電界効果トランジスタに比べてトランスコンダクタ
ンスが大きいため、エミッタフォロアの利得がほとんど
減少しないからである。
【００７０】
【発明の効果】以上述べたように本発明によれば、広帯
域性および平坦性に優れた周波数特性を得ることができ
る。
【図面の簡単な説明】
【図１】本発明による半導体増幅回路の第１の実施の形
態の構成を示す回路図。
【図２】第１の実施の形態の増幅回路の効果を説明する
グラフ。
【図３】本発明にかかる入力回路の他の具体例を示す回
路図。
【図４】本発明による半導体増幅回路の第２の実施の形
態の構成を示す回路図。
【図５】負帰還回路の概念を説明するブロック図。
【図６】ピーク特性を持つ利得の周波数特性を示すグラ
フ。
【図７】簡易負帰還回路モデルにおける帯域ωc と周波
数特性の平坦性△Ａｖの関係を示すグラフ。
【図８】従来の半導体増幅回路の構成を示す回路図。
【図９】本発明による半導体増幅回路の第３の実施の形
態の構成を示す回路図。
【図１０】第３の実施の形態の増幅回路に用いられる負
荷の具体例を示す図。
【図１１】第３の実施の形態の増幅回路に用いられるレ
ベルシフト要素の具体例を示す回路図。
【図１２】第３の実施の形態の増幅回路に用いられる定
電流源の具体例を示す回路図。
【図１３】本発明による半導体増幅回路の第４の実施の
形態の構成を示す回路図。
【図１４】本発明による半導体増幅回路の第５の実施の
形態の構成を示す回路図。
【図１５】本発明による半導体増幅回路の第６の実施の
形態の構成を示す回路図。
【図１６】本発明による半導体増幅回路の第７の実施の
形態の構成を示す回路図。
【図１７】本発明による半導体増幅回路の第８の実施の
形態の構成を示す回路図。
【図１８】本発明による半導体増幅回路の第９の実施の
形態の構成を示す回路図。
【図１９】本発明による半導体増幅回路の第１０の実施
の形態の構成を示す回路図。
【図２０】第７乃至第１０の実施の形態の増幅回路に用
いられるレベルシフト要素の具体例を示す回路図。
【図２１】第７乃至第１０の実施の形態の増幅回路に用
いられる定電流源の具体例を示す回路図。
【符号の説明】
１０ 入力回路 １１ ソース接地回路（反転増幅回路） １２ 反転増幅回路 １５ ゲート接地回路（負帰還回路） ２０ レベルシフト回路（ソースフォロア） ３０ ソース接地回路（反転増幅回路） ４０ レベルシフト回路（ソースフォロア） ２１０ 入力回路 ２１１ ソース接地回路（反転増幅回路） ２１１ａ 負荷 ２１１ｂ 電界効果トランジスタ ２１５ ゲート接地回路 ２１５ａ 電界効果トランジスタ ２１５ｂ 抵抗 ２２０ レベルシフト回路 ２２０ａ 電界効果トランジスタ ２２０ｂ レベルシフト要素 ２２０ｃ 定電流源 ２３０ 反転増幅回路 ２３０ａ 負荷 ２３０ｂ 電界効果トランジスタ ２４０ レベルシフト回路 ２４０ａ 電界効果トランジスタ ２４０ｂ レベルシフト要素 ２４０ｃ 定電流源 ３１０ 入力回路 ３１１ エミッタ接地回路 ３１１ａ 抵抗 ３１１ｂ バイポーラトランジスタ ３１１ｃ 抵抗 ３１１ｄ キャパシタ ３１５ ベース接地回路 ３１５ａ バイポーラトランジスタ ３１５ｂ 抵抗 ３２０ レベルシフト回路 ３２０ａ バイポーラトランジスタ ３２０ｂ レベルシフト要素 ３２０ｃ 定電流源 ３３０ 反転増幅回路 ３３０ａ 抵抗 ３３０ｂ バイポーラトランジスタ ３３０ｃ 抵抗 ３３０ｄ キャパシタ ３４０ レベルシフト回路 ３４０ａ バイポーラトランジスタ ３４０ｂ レベルシフト要素 ３４０ｃ 定電流源 ３５０ 帰還抵抗 ３６０ 帰還抵抗
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｆ 3/08 Ｈ０３Ｋ 19/094 Ｂ Ｈ０３Ｋ 5/02 19/0948

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】入力信号を反転増幅する第１の反転増幅回
    路、および帰還信号をソースに受けゲートが接地されド
    レインが前記第１の反転増幅回路の出力端に接続された
    電界効果トランジスタを有する帰還回路とを備えている
    入力部と、 この入力部の出力をレベルシフトする第１のレベルシフ
    ト回路と、 この第１のレベルシフト回路の出力を反転増幅する第２
    の反転増幅回路と、 この第２の反転増幅回路の出力をレベルシフトする第２
    のレベルシフト回路と、 を備え、前記帰還回路は前記第２のレベルシフト回路の
    出力を前記帰還信号とすることを特徴とする半導体増幅
    回路。
  2. 【請求項２】前記第２のレベルシフト回路の出力端と前
    記帰還回路のトランジスタのソースとの間に第１の帰還
    抵抗が設けられ、前記帰還信号は前記第２のレベルシフ
    ト回路の出力を、前記第１の帰還抵抗を介して得られた
    ものであることを特徴とする請求項１記載の半導体増幅
    回路。
  3. 【請求項３】入力信号を反転増幅する第１の反転増幅回
    路と、帰還信号をエミッタで受けベースが接地されコレ
    クタが前記第１の反転増幅回路の出力端に接続されたバ
    イポーラトランジスタを有する帰還回路とを備えている
    入力部と、 この入力部の出力をレベルシフトする第１のレベルシフ
    ト回路と、 この第１のレベルシフト回路の出力を反転増幅する第２
    の反転増幅回路と、 この第２の反転増幅回路の出力をレベルシフトする第２
    のレベルシフト回路と、 を備え、前記帰還回路は前記第２のレベルシフト回路の
    出力を前記帰還信号とすることを特徴とする半導体増幅
    回路。
JP8243018A 1995-09-13 1996-09-13 半導体増幅回路 Pending JPH09153745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8243018A JPH09153745A (ja) 1995-09-13 1996-09-13 半導体増幅回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-235790 1995-09-13
JP23579095 1995-09-13
JP8243018A JPH09153745A (ja) 1995-09-13 1996-09-13 半導体増幅回路

Publications (1)

Publication Number Publication Date
JPH09153745A true JPH09153745A (ja) 1997-06-10

Family

ID=26532331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8243018A Pending JPH09153745A (ja) 1995-09-13 1996-09-13 半導体増幅回路

Country Status (1)

Country Link
JP (1) JPH09153745A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005025596A (ja) * 2003-07-04 2005-01-27 Ricoh Co Ltd 半導体装置
US7183853B2 (en) 2002-05-30 2007-02-27 Nec Corporation Feedback amplifier having amplified signal path and feedback signal path separated
JP2008015875A (ja) * 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd 電源回路
JP2015201841A (ja) * 2014-03-21 2015-11-12 トライクイント・セミコンダクター・インコーポレイテッドＴｒｉＱｕｉｎｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． 低雑音増幅器ドレインスイッチ回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183853B2 (en) 2002-05-30 2007-02-27 Nec Corporation Feedback amplifier having amplified signal path and feedback signal path separated
JP2005025596A (ja) * 2003-07-04 2005-01-27 Ricoh Co Ltd 半導体装置
JP2008015875A (ja) * 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd 電源回路
JP2015201841A (ja) * 2014-03-21 2015-11-12 トライクイント・セミコンダクター・インコーポレイテッドＴｒｉＱｕｉｎｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． 低雑音増幅器ドレインスイッチ回路

Similar Documents

Publication Publication Date Title
US4048575A (en) Operational amplifier
US6566961B2 (en) Wide-band single-ended to differential converter in CMOS technology
US8497736B1 (en) Direct DC coupled push-pull BJT driver for power amplifier with built-in gain and bias current signal dependent expansion
JP3131931B2 (ja) 高周波高出力増幅装置
JPH1168471A (ja) トランジスタ増幅器
US3491307A (en) Differential amplifier featuring pole splitting compensation and common mode feedback
US3644838A (en) Amplifier using bipolar and field-effect transistors
US6545502B1 (en) High frequency MOS fixed and variable gain amplifiers
US4071830A (en) Complementary field effect transistor linear amplifier
US6664842B1 (en) FET active load and current source
EP1039629B1 (en) An amplifier circuit arrangement
US5703534A (en) Operational transconductance amplifier with good linearity
US4529948A (en) Class AB amplifier
US4812780A (en) Broadband differential amplifier
JPH09153745A (ja) 半導体増幅回路
JP2002094341A (ja) 能動負荷回路
US6087900A (en) Parallel push-pull amplifier using complementary device
US5777517A (en) Semiconductor feedback amplifier having improved frequency characteristics
JPS6282704A (ja) 増幅回路
EP0244973B1 (en) Broadband differential amplifier
JPH08265065A (ja) 増幅回路
US6535062B1 (en) Low noise, low distortion, complementary IF amplifier
US6542034B2 (en) Operational amplifier with high gain and symmetrical output-current capability
JPH0636483B2 (ja) 集積回路
EP0841746A2 (en) Fast buffer