JP2015201841A - 低雑音増幅器ドレインスイッチ回路 - Google Patents

低雑音増幅器ドレインスイッチ回路 Download PDF

Info

Publication number
JP2015201841A
JP2015201841A JP2015055719A JP2015055719A JP2015201841A JP 2015201841 A JP2015201841 A JP 2015201841A JP 2015055719 A JP2015055719 A JP 2015055719A JP 2015055719 A JP2015055719 A JP 2015055719A JP 2015201841 A JP2015201841 A JP 2015201841A
Authority
JP
Japan
Prior art keywords
lna
drain
contact
fet
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015055719A
Other languages
English (en)
Other versions
JP2015201841A5 (ja
JP6616949B2 (ja
Inventor
エフ. キャンベル、チャールズ
F Campbell Charles
エフ. キャンベル、チャールズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Triquint Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triquint Semiconductor Inc filed Critical Triquint Semiconductor Inc
Publication of JP2015201841A publication Critical patent/JP2015201841A/ja
Publication of JP2015201841A5 publication Critical patent/JP2015201841A5/ja
Application granted granted Critical
Publication of JP6616949B2 publication Critical patent/JP6616949B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/294Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

【課題】受信経路を通じた信号のフィードバックを防止する。
【解決手段】第1電界効果トランジスタ(FET)205を含む、低雑音増幅器(LNA)ドレインスイッチ回路200である。第1FETのドレイン接点215は、第2FET235のゲート接点240に接続される。第2FETのドレイン接点250は、第2FETのゲートに抵抗260を介して接続される。第2FETのソース接点245は、ダイオード265に接続される。ダイオードは、LNA275に接続される。
【選択図】図2

Description

本開示の実施の形態は、広く回路の分野に関し、特に、スイッチング回路に関する。
いくつかの集積回路(IC)は、別々の送信経路および受信経路を含みうる。いくつかの場合、低雑音増幅器(LNA)は、ICの受信経路に位置しうる。ICが送信モードであるいくつかの場合、つまり、ICの送信経路に沿って信号が送信されている場合において、LNAをオフにする、もしくは、停止させることが望ましいかもしれない。特に、受信経路が送信経路から十分に分離されていないおそれがあるため、LNAをオフにして、LNAによる意図しない増幅に起因する受信経路を通じた信号のフィードバックを妨げることが望ましいかもしれない。いくつかの場合、信号のフィードバックは、例えば、ICの圧縮モード特性での不連続性が生じることにより、品質の悪化した伝送信号につながるかもしれない。
実施の形態は、例示を目的とし、添付の図面の記載に限定されないことを目的として例示される。添付の図面において同種の要素には同種の符号が付される。
様々な実施の形態に係る一体型マイクロ波集積回路(MMIC)の例を示すブロック図である。
様々な実施の形態に係るLNAドレインスイッチの例を示す図である。
様々な実施の形態に係るダイオードの電圧−電流曲線の例を示すグラフである。
様々な実施の形態に係るLNAドレインスイッチ回路に接続されるLNAの電圧−電流曲線の例を示すグラフである。
様々な実施の形態に係るLNAドレインスイッチ回路の製造工程の例を示すフローチャートである。
様々な実施の形態に係る無線通信デバイスの例を示すブロック図である。
実施の形態は、送信経路および受信経路を含む集積回路(IC)における低雑音増幅器(LNA)ドレインスイッチ回路を含む。LNAドレインスイッチ回路は、第1電界効果トランジスタ(FET)を含んでもよく、第1FETのドレイン接点は、第2FETのゲート接点に接続される。第2FETのドレイン接点は、そのゲート接点に接続されてもよい。第2FETのソース接点は、LNAに接続されるダイオードに接続されてもよい。第1FETのゲート接点は、負電圧またはゼロ電圧のいずれかを供給するように構成される制御電圧源に接続されてもよい。第2FETのドレイン接点は、正電圧を与えるように構成されるドレイン電圧源に接続されてもよい。実施の形態において、制御電圧源が負電圧を与えるとき、ドレイン電圧源からの電流は第2FETを通じてLNAに流れ込んでもよい。制御電圧源がゼロ電圧を与えるとき、第2FETはオフになり、非常にわずかな電流を引き込んでもよい。FETとLNAの間のダイオードは、LNAゲート電圧に独立して第2FETがオフになるときに、LNAで見た電圧および電流を減らしてもよい。
制御電圧源は、ICが受信モードのときに負電圧を提供してもよく、LNAドレインスイッチ回路に接続されるLNAは、ICが受信している信号を増幅するように機能してもよい。同様に、制御電圧源は、ICが送信モードのときにゼロ電圧を提供してもよい。ゼロ電圧を与える制御電圧源に起因したLNAドレインスイッチ回路によって生じうる低減された電圧および電流は、LNAが望ましくない信号を受信経路に沿ってフィードバックしないようLNAを効果的にオフにしてもよい。
例示される実施の形態に係る様々な態様は、当業者にとって一般的に採用される用語を用いて他の当業者に本発明の本質を伝えるために示される。しかしながら、以下に示されるいくつかの要素のみを用いて代替的な実施の形態を実施しうることは、当業者にとって明らかであろう。説明のために、特定の装置または構成は、例示される実施の形態の詳細な理解を与えるために示される。しかし、当業者にとって、代替的な実施の形態を具体的な細部を省いて実施しうることは明らかであろう。他の例では、例示される実施の形態を不明確としないために、周知な特徴は除外され、もしくは単純化される。
さらに、様々な動作は、複数の個別の動作として本開示の理解を最も助ける形で順に示される。しかしながら、記載の順序は、これらの動作が必ずしも順序依存であることを示すものであるとして解釈されるべきはない。特に、これらの動作は、説明される順序で実行される必要はない。
「一つの実施の形態において」の語は、繰り返し用いられる。この語は、ほとんどの場合において、同じ実施の形態を参照するものではないが、同じ実施の形態を参照するかもしれない。「備える」、「有する」および「含む」の語は、文脈において別に規定されない限り、同義語である。
様々な実施の形態の結合に用いうる用語に対し、文脈上の明確性を与えるため、「A/B」および「Aおよび/またはB」の語は、(A)、(B)または(AおよびB)を意味することとする。また、「A、Bおよび/またはC」の語は、(A)、(B)、(C)、(AおよびB)、(AおよびC)、(BおよびC)または(A、BおよびC)を意味する。
「〜と接続される」の語は、ここでは、派生的に用いられうる。「接続される」は、以下に示す一以上の意味で用いられうる。「接続される」は、二以上の要素が物理的または電気的に直接接触することを意味しうる。しかしながら、「接続される」は、二以上の要素が互いに間接的に接触しつつ互いに協働または相互作用することも意味し、また、一つ以上の他の要素が、上述の意味で互いに接続された要素間において結合または接続されることを意味しうる。
図1は、一体型マイクロ波集積回路(MMIC)の例を示す。実施の形態において、MMIC100は、GaN15として知られる、50μm厚の炭化シリコン(SiC)上に成長させたゲート長0.15μmの窒化ガリウム(GaN)に実施されうるが、他の実施の形態においては、異なるゲート長または異なる厚さ、例えば、任意のゲート長もしくは厚さを有するGaNもしくはSiCに実施されてもよいし、または、ガリウム砒素(GaAs)もしくはいくつかの他の材料に実施されてもよい。いくつかの実施の形態において、ゲート長は、例えば、0.25μm長、0.5μm長、または、いくつかの他の長さであってもよい。いくつかの実施の形態において、SiC基板は、25μm厚、100μm厚、150μm厚、または、いくつかの他の厚さであってもよい。
MMIC100は、二つの単極双投(SPDT)スイッチ105および110を含んでもよい。SPDTスイッチ105は、トランシーバ入力/出力端子115に接続されてもよい。トランシーバ入力/出力端子115は、集積された送信および受信回路または別々の送信回路および受信回路を含みうるトランシーバに接続されてもよい。MMIC100は、アンテナ端子120をさらに含んでもよい。アンテナ端子120は、一以上のアンテナ(不図示)に信号を送信し、または、一以上のアンテナから信号を受信するように構成されてもよい。SPDTスイッチ110は、アンテナ端子120に接続されてもよい。
MMIC100は、別々の送信経路125および受信経路130を含んでもよい。送信経路125は、パワー増幅器(PA)135にてドレイン電圧を受けるように構成されるドレイン電圧源140に接続されたPA135を含んでもよい。いくつかの実施の形態において、PA135のドレイン電圧は、約20ボルト(V)であってもよいが、他の実施の形態において、ドレイン電圧は、PA135の作動時にそれより大きくても小さくてもよい。同様に、受信経路130は、低雑音増幅器(LNA)145にてドレイン電圧を受けるように構成されるドレイン電圧源150に接続されたLNA145を含んでもよい。LNA145は、「高利得」LNAであってもよい。いくつかの実施の形態において、LNA145のドレイン電圧は、LNA145の作動時に10Vであってもよいが、他の実施の形態において、それより大きくても小さくてもよい。
実施の形態において、SPDTスイッチ105および110は、電圧制御されてもよい。例えば、一実施の形態において、−20Vのスイッチ制御電圧が制御電圧源160からSPDTスイッチ105に印加されてもよく、それに応じて、SPDTスイッチ105は、トランシーバ入力/出力端子115を送信経路125に接続してもよい。同時に、0Vのスイッチ制御電圧が別の制御電圧源155によりSPDTスイッチ110に印加され、アンテナ端子120が送信経路125に接続されてもよい。さらに、いくつかの実施の形態において、0Vのスイッチ制御電圧が制御電圧源160によりSPDTスイッチ105に印加され、トランシーバ入力/出力端子115が受信経路130に接続されるとともに、−20Vのスイッチ制御電圧が制御電圧源155によりSPDTスイッチ110に印加され、アンテナ端子120が受信経路130に接続されてもよい。他の実施の形態において、スイッチ制御電圧は、上述の電圧から切り替えられてもよいし上述の電圧と異なってもよい。例えば、−20Vの電圧によりSPDTスイッチ105がトランシーバ入力/出力端子115と受信経路130を接続させる一方で、0Vの電圧によりSPDTスイッチ110がトランシーバ入力/出力端子115と送信経路125を接続させるようにである。他の実施の形態において、制御電圧は、上述の−20Vまたは0Vより大きくても小さくてもよい。いくつかの実施の形態において、SPDTスイッチ105に接続される制御電圧源160は、SPDTスイッチ110に接続される制御電圧源155と同じであってもよいが、SPDTスイッチ110に0Vの制御電圧が向かうときにSPDTスイッチ105に−20Vの制御電圧が向かうこと、およびその逆となることを確保するために、一以上の反転素子が用いられうることに留意すべきである。図1に示されるように、SPDTスイッチ105および110は送信経路125に接続されているが、SPDTスイッチ105および110へのスイッチ制御電圧の印加により、これらが受信経路130に接続されてもよいことが上述の記載に基づいて理解されるであろう。上述した様々なスイッチ制御電圧は、−20Vまたは0Vとして記載されるが、いくつかの実施の形態において、スイッチ制御電圧は正確に−20Vまたは0Vでなくてもよい。むしろ、いくつかの実施の形態において、スイッチ制御電圧や、約−20Vまたは約0Vであってもよい。例えば、いくつかの実施の形態において、スイッチ制御電圧は、プロセスおよび/またはテクノロジに依存しうる正または負のばらつきを有してもよい。
トランシーバ入力/出力端子115およびアンテナ端子120を送信経路125に接続させるようにスイッチ105および110が構成されるMMIC100において、LNA145をオフする、もしくは、停止させることが望ましいかもしれない。特に、SPDTスイッチ105および110は、受信経路130を送信経路125から十分に分離しないおそれがあるため、LNA145をオフにして、アンテナ端子120での信号が受信経路130を通じてトランシーバ入力/出力端子115にフィードバックされるのを妨げることが望ましいかもしれない。いくつかの場合、信号のフィードバックは、例えば、MMIC100の圧縮モード特性にて不連続性が生じることにより、品質の低下した伝送信号につながるかもしれない。
いくつかの従来の解決策では、LNA145の一以上の電界効果トランジスタ(FET)をピンチオフするの十分でありうる負電圧をLNA145のゲートバイアス線に印加することにより、LNA145がオフにスイッチされるかもしれない。いくつかの実施の形態において、その負電圧は約−5Vであってもよい。この負電圧は、詳細を後述するように、ゲート電圧源165から提供されてもよい。
しかしながら、いくつかの場合において、受信経路130と送信経路125の間の高周波(RF)パワーレベルの差が顕著となりうる。例えば、送信経路125のパワーレベルは、5Wから100Wのオーダーであるかもしれない。しかしながら、受信経路130のパワーレベルは、1mWより小さいオーダーであるかもしれない。
さらに、MMIC100のようなGaNトランジスタは、MMIC100がピンチオフ電圧にバイアスされる場合であっても、RFパワーによる駆動時に自己バイアスしうる。言いかえれば、送信経路125がRFパワーを見るとき、MMIC100は、上述したように受信経路130に見られる電流を引き込むかもしれない。さらに、LNA145といったLNAに存在しうるようなGaN電界効果トランジスタ(FET)は、約10Vのドレイン電圧(Vd)で動作するときに改善された雑音特性を示しうる。
いくつかの場合において、MMIC100の一以上の上述した望ましくない特性に対する解決策は、スイッチ105および110の分離を増大させることであるかもしれない。しかしながら、スイッチ105および110の分離の増大は、回路全体の特性を低減させうるスイッチ105および110の挿入損失を増大させるかもしれない。さらに、スイッチ105および110の分離の増大は、MMIC100またはMMIC100を用いるシステムのダイ面積や回路の複雑性を増大させうる。
図2は、LNAドレインスイッチ回路200の例を示す。LNAドレインスイッチ回路200は、上述したMMIC100に用いられ、上述したMMIC100の一以上の望ましくない特性を低減または除去しうる。具体的には、LNAドレインスイッチ回路200は、LNA145のドレイン電圧源150に接続されてもよい。LNAドレインスイッチ回路200は、ゲート接点210と、ドレイン接点215と、ソース接点220とを有するFET205を含んでもよい。ソース接点220は、グランド225に接続されてもよい。FET205および235は、デプレッション型FETであってもよい。ゲート接点210は、詳細が後述される制御電圧源230に接続されてもよい。
LNAドレインスイッチ回路200は、ゲート接点240と、ソース接点245と、ドレイン接点250とを有する第2FET235を含んでもよい。第2FET235のドレイン接点250は、ドレイン電圧源150と同様でありうるドレイン電圧源255に接続されてもよい。FET205のドレイン接点215は、第2FET235のゲート接点240に接続されてもよい。FET205のドレイン接点215は、電気的にドレイン接点215とドレイン電圧源255の間に位置する抵抗260に接続されてもよい。後述されるように、いくつかの実施の形態において、抵抗260は、約50000オーム(Ω)のオーダーの比較的高い値を有してもよい。他の実施の形態において、抵抗260は、より大きい値またはより小さい値を有してもよい。
第2FET235のソース接点245は、ダイオード265および270といった一以上のダイオードと接続されてもよい。省略記号により図示されるように、追加のダイオードが用いられてもよい。例えば、いくつかの実施の形態において、三以上のダイオードが用いられてもよい。他の実施の形態において、一つのダイオードのみが用いられてもよい。ダイオード、例えば、n番目のダイオード270は、LNA145と同様でありうるLNA275に接続されてもよい。LNA275は、ドレイン接点280と、ソース接点282と、ゲート接点285とを有するFET278を含んでもよい。ソース接点282は、グランド288に接続されてもよい。ゲート接点は、上述のゲート電圧源165と同様でありうるゲート電圧源290と接続されてもよい。ゲート電圧源は、例えば、−2.4Vをゲート接点285に与えるように構成されてもよい。LNA275は、非常に単純化した種類のLNA275として示されているが、他の実施の形態において、LNA275は、より多い数もしくはより少ない数の素子を含んでもよい。
LNAドレインスイッチ回路200の動作を説明する前に、ダイオード265および270などのダイオードの機能を簡単に説明することが有用であるかもしれない。図3は、ダイオード265および270などのダイオードの電圧−電流曲線の例を示す。
いくつかの場合において、ダイオードは、比較的低い電圧でのゲート機能を実行しうる。図3に示されるように、電圧が増加したとしても、ダイオードを通る電流は0または約0アンペア(A)でありうる。図3の点300にて示される電圧のような閾値レベルに電圧が到達すると、電圧が増加するにつれて電流が増加し始めうる。図3に示されるように、305での特定電圧まで、電流の変化に対して電圧はほんの少ししか増加しないかもしれない。その後、図3の線310で示されるように、電圧はほぼ線形により顕著に増加しうる。
図2に戻ると、LNAドレインスイッチ回路200の動作が説明されうる。具体的に、制御電圧源230は、SPDTスイッチ105の制御電圧源160またはSPDTスイッチ110の制御電圧源155であってもよい。具体的に、制御電圧源230は、SPDTスイッチ105および110が受信経路130に接続されるときに、−20Vの制御電圧を出力する制御電圧源160または155のいずれか一方であってもよい。図1に関して上述した例において、制御電圧源230は制御電圧源155であるだろう。しかしながら、上述したように、他の実施の形態において、制御電圧源160は、SPDTスイッチ105を受信経路130に接続するために−20Vの電圧を出力してもよい。この実施の形態において、制御電圧源230は、制御電圧源160であってもよい。他の実施の形態において、制御電圧は−20Vと異なってもよいが、この例の説明のために−20Vが用いられる。
ドレイン電圧源255は、例えば20Vの正電圧を与えるように構成されてもよく、LNAドレインスイッチ回路200は、約40mAで動作するように構成されてもよい。しかしながら、他の実施の形態において、異なるドレイン電圧または異なる電流が供給されてもよいが、この例の説明のために、ドレイン電圧が20Vとして説明され、電流が40mAとして説明されるであろう。MMIC100が受信モードのとき、つまり、スイッチ105および110が受信経路130に接続されるとき、LNAドレインスイッチ回路200は、FET205のゲート接点210にて−20Vの電圧を見るかもしれない。ゲート接点210での負電圧は、FET205をオフにさせるかもしれない。つまり、ドレイン電圧源255からの電流を、ドレイン接点215からソース接点220へと、したがって、グランド225へと引き込まない(または、リーク電流の形で非常に小さい電流を引き込む)かもしれない。
FET205がオフになって電流を引き込まない(もしくは、非常に少ない電流を引き込む)ため、FET235のゲート接点240で見たときのドレイン電圧源255により供給される電圧に対する抵抗260にわたる電圧降下は非常に小さいであろう。具体的に、電圧は、抵抗値を乗算した電流に等しく、抵抗260を通じて引き込まれる電流はない(または非常に小さい)ため、抵抗260にわたる電圧の変化は、非常に小さく、ほぼゼロであるだろう。したがって、ゲート接点240での電圧は、約20Vであろうだろう。抵抗260の値が50000であるこの例において、FET235における小さな量のゲートリーク電流に起因して、ゲート接点240の電圧は19.7Vとなりうる。
ダイオード265および270は、ドレイン電圧源255とLNA275の間での電圧降下を生じさせるために選択されてもよい。例えば、いくつかの実施の形態において、四つの別々のダイオードがあってもよい。ダイオードは、約20Vの電圧からドレイン接点280で測定される約10Vの電圧までの第2FET235にわたる電圧を減少させるように連結されてもよい。電流は、LNA275にて依然として約40mAでありうる。異なる数または種類のダイオードがドレイン接点280にて測定されるドレイン電圧源255からの電圧降下を増加または減少させるために用いられてもよい。具体的に、より多くの数のダイオードは電圧降下を増加させる一方、より少ない数のダイオードは電圧降下を減少させうる。
いくつかの実施の形態において、ドレイン接点280にて測定される電圧は、LNA275の動作ドレイン電圧に依存してもよい。例えば、LNA275が10Vのドレイン電圧で動作するように構成されうるため、ドレイン接点280にとって10Vは望ましい電圧かもしれない。したがって、ダイオードの種類の数は、ソース接点245からくる電圧を望ましい10Vに減らすために選択されてもよい。他の実施の形態において、LNAは異なるドレイン電圧にて動作するように構成されてもよい。これら実施の形態において、異なる数および種類のダイオードが、ソース接点245から出力される電圧をLNAの所望のドレイン電圧に低減させるために選択されてもよい。
SPDTスイッチ105および110が送信経路125に接続されるとき、制御電圧源230は0Vを出力してもよい。したがって、FET205のゲート接点210は、0Vの電圧を見てもよく、その結果、FET205がオンになってもよい。言いかえれば、FET205は、20Vの電圧を供給しうるドレイン電圧源255からの電流を引き込むように試みうる。しかしながら、抵抗260の大きさに起因して、FET205により引き込まれる電流は非常に小さいかもしれず、例えば、約0.403mAであるかもしれない。したがって、FET235のゲート接点240にて見られる電圧は、非常に小さいかもしれない。例えば、この実施の形態において、FET235のゲート接点240にて見られる電圧は、約0.0161Vであるかもしれない。
FET235のゲート接点240における比較的小さい電流は、FET235をオフに非常に近い状態にさせうる。つまり、FET235は、ドレイン電圧源255から非常に小さい電流を引き込むかもしれない。この電流は、リーク電流とみなされるかもしれない。FET235が非常に小さい電流を引き込むため、ソース接点245の電圧は、引き込み電流に依存した電圧に浮遊するかもしれない。例えば、この実施の形態において、ソース接点245における電圧は、3.4Vに浮遊するかもしれない。
上述のように、ダイオード265および270は、FET240のソース接点245にて測定される電圧からLNA275のFET278のドレイン接点280にて測定される電圧まで電圧を低減するように機能しうる。低減された電圧は、電流を低減させてもよい。例えば、低減された電圧に起因して、FET235、ダイオード265および270にわたる電流は0.00356mA程度に小さいかもしれない。このような低い電流においてもダイオードは、図3の動作点300にて示されるかなりの量の電圧を降下させうる。この実施の形態において、四つ以上のこのようなダイオードがFET278のドレイン接点280にて測定される電圧を約0Vに降下させうる。例えば、ドレイン接点280にて測定される電圧は、0.000335V程度に小さいかもしれない。
LNA275のFET278のドレイン接点280にて見られる比較的小さい電流および電圧に起因して、FET278は、ダイオード265および270を通る追加の電流の引き込みを試みてもよい。しかしながら、図3に示されるように、追加の電流の引き込みは、各ダイオードにわたる電圧降下を増大させ、その結果、ドレイン接点280における0Vに近いバイアスを維持させうる。したがって、ドレイン接点280での電圧が0Vにほぼ等しくなりうるため、FET278は追加の電流を引き込めないかもしれない。その結果、LNAドレインスイッチ回路200は、MMIC100が送信モードのとき、LNA275の電流および電圧を非常に小さいレベルに保つように機能するかもしれない。
図4は、図2に示したようなLNAドレインスイッチ回路200に接続されるLNA275における電流/電圧グラフの例を示す。この図の説明のために、MMIC100が送信モードであり、SPDTスイッチ105および110が送信経路125に接続されていることを仮定している。この例において、例えばゲート電圧源290からのLNAゲート電圧が増加したとしても、LNAドレインスイッチ回路200から引き込まれる電流は、約0.004mA程度に非常に小さいままである。
図5は、図2のLNAドレインスイッチ回路を製造するための工程例を示す。はじめに、500において、FET205のドレイン接点215などのドレイン接点は、抵抗260などの抵抗に接続されてもよい。さらに505にて、ドレイン接点215は、FET235のゲート接点240などのゲート接点に接続されてもよい。次に510にて、FET235のドレイン接点250などのドレイン接点は、抵抗に接続されてもよい。515にて、FET235のソース接点245などのソース接点は、ダイオード265などのダイオードに接続されてもよい。最後に520にて、ダイオードは、LNA275などのLNAに接続されてもよい。上述のように、いくつかの実施の形態において、ダイオード270などの追加のダイオードは、ダイオード265とLNA275の間に接続されてもよい。この実施の形態において、ダイオードは520にてLNAに直接接続されなくてもよいが、ダイオードが520にてLNAに電気的に接続されるとみなされてもよい。
MMIC100、特にLNAドレインスイッチ回路200は、様々なシステムに組み込まれてもよい。図6には、システム600の例のブロック図が示される。図示されるように、システム600は、いくつかの実施の形態において高周波(RF)パワー増幅器(PA)モジュールであってもよいPAモジュール602を含む。システム600は、図示されるようにPAモジュール602に接続されるトランシーバ604を含んでもよい。PAモジュール602は、増幅、スイッチング、ミキシングなどの任意の種類の動作を実行するためのMMIC100を含んでもよい。様々な実施の形態において、MMIC100は、追加的/代替的に、例えばアップコンバートを提供するためにトランシーバ604に含まれてもよいし、様々なスイッチング機能を提供するためにアンテナスイッチモジュール(ASM)606に含まれてもよい。
PAモジュール602は、RF入力信号RFinをトランシーバ604から受信してもよい。PAモジュール602は、RF入力信号RFinを増幅してRF出力信号RFoutを提供してもよい。RF入力信号RFinおよびRF出力信号RFoutの双方は、図6にてTx−RFinおよびTx−RFoutによりそれぞれ示される送信チェーンの一部であってもよい。
増幅されたRF出力信号RFoutは、アンテナ構造608を通じたRF出力信号RFoutの無線(OTA;over-the-air)伝送を生じさせるASM606に提供されてもよい。ASM606は、アンテナ構造608を通じてRF信号を受信してもよく、受信したRF信号Rxを受信チェーンに沿ってトランシーバ604に結合させてもよい。
様々な実施の形態において、アンテナ構造608は、例えば、ダイポールアンテナ、モノポールアンテナ、パッチアンテナ、ループアンテナ、マイクロストリップアンテナ、または、RF信号のOTA伝送/受信に適したいかなる他の種類のアンテナを含む、一以上の指向性および/または無指向性アンテナを含んでもよい。
システム600は、パワー増幅を含む任意のシステムであってもよい。様々な実施の形態において、RF信号をスイッチするためにシステム600にMMIC100を含むことは、システム600が高いRFパワーおよび周波数にてパワー増幅のために用いられるときに特に有用でありうる。例えば、MMIC100がシステム600に含めることは、特に、約32dBm以上のパワーおよび約1800MHz以上の周波数を有するグローバル・システム・フォー・モバイル・コミュニケーションズ(GSM(登録商標))信号の伝送や、例えば800MHzから915MHzで約34dBm以上のパワーを有する低帯域GSM信号の伝送において有益でありうる。
システム600は、地上波通信および衛星通信や、レーダシステムの任意の一以上に適用可能であり、様々な産業および医療用途において利用可能でありうる。より具体的には、様々な実施の形態において、システム600は、レーダデバイス、無線通信デバイス、モバイルコンピュータデバイス(例えば、電話、タブレット、ラップトップなど)、基地局、ラジオ放送、または、テレビの増幅システムから選択される一つであってもよい。
本開示は、上述の実施の形態の観点から示されたが、本開示の範囲を逸脱しない限りにおいて、同様の目的を実現すると考えられるさまざまな代替的および/または等価な実施の形態により、上述した特定の実施の形態が置換されてもよいことは、当業者によって理解されるであろう。当業者であれば、本開示によって示された内容が、様々な実施の形態として実施されてもよいことは、すぐに理解されるであろう。本記載は、制限的であるとみなされるのではなく、例示的であるとみなされることを意図する。

Claims (20)

  1. 第1ゲート接点と、第1ソース接点と、第1ドレイン接点とを有する第1電界効果トランジスタ(FET)と、
    第2ゲート接点と、第2ソース接点と、第2ドレイン接点とを有する第2FETであって、前記第2ゲート接点が前記第1ドレイン接点と接続され、前記第2ドレイン接点が抵抗を介して前記第2ゲート接点に接続される第2FETと、
    前記第2ソース接点に接続されるダイオードと、を備える低雑音増幅器(LNA)ドレインスイッチ回路。
  2. 前記第1ゲート接点は、スイッチのスイッチ制御電圧を受ける、請求項1に記載のLNAドレインスイッチ回路。
  3. 前記スイッチ制御電圧は、負電圧、または、ゼロ電圧もしくはその近傍の電圧である、請求項2に記載のLNAドレインスイッチ回路。
  4. 前記LNAドレインスイッチ回路は、一体型マイクロ波集積回路(MMIC)のLNAドレインスイッチ回路である、請求項1に記載のLNAドレインスイッチ回路。
  5. 前記LNAドレインスイッチ回路は、前記MMICの受信経路におけるLNAと接続される、請求項4に記載のLNAドレインスイッチ回路。
  6. 前記MMICは、窒化ガリウム(GaN)またはガリウム砒素(GaAs)MMICである、請求項4に記載のLNAドレインスイッチ回路。
  7. 前記ダイオードは、第1ダイオードであり、
    前記第1ダイオードと直列に接続される第2ダイオードをさらに備える、請求項1に記載のLNAドレインスイッチ回路。
  8. ドレイン電圧源は、正電圧を受ける、請求項1に記載のLNAドレインスイッチ回路。
  9. ドレイン電圧源と、
    制御電圧源と、
    前記ドレイン電圧源および前記制御電圧源に接続される集積回路(IC)と、を備え、
    前記ICは、
    低雑音増幅器(LNA)と、
    前記制御電圧源に接続される第1ゲート接点と、前記ドレイン電圧源に抵抗を介して接続される第1ドレイン接点と、を有する第1電界効果トランジスタ(FET)と、
    前記第1ドレイン接点に接続される第2ゲート接点と、前記ドレイン電圧源に接続される第2ドレイン接点と、前記LNAに接続される第1ソース接点とを有する第2FETと、
    電気的に前記第2ソース接点と前記LNAの間の位置に接続されるダイオードと、を備える、システム。
  10. 前記LNAおよび前記制御電圧源に接続されるスイッチをさらに備え、
    前記制御電圧源は、前記スイッチに制御電圧を与える、請求項9に記載のシステム。
  11. 前記ICは、一体型マイクロ波集積回路(MMIC)である、請求項9に記載のシステム。
  12. 前記MMICは、窒化ガリウム(GaN)MMICである、請求項11に記載のシステム。
  13. 前記LNAは、前記MMICの受信経路にある、請求項11に記載のシステム。
  14. 前記MMICの送信経路にあるパワー増幅器(PA)をさらに備える、請求項13に記載のシステム。
  15. 前記ダイオードは、第1ダイオードであり、
    前記第1ダイオードと前記LNAの間に接続される第2ダイオードをさらに備える、請求項9に記載のシステム。
  16. 第1FETの第1ドレイン接点を第2FETのゲート接点に接続することと、
    前記第2FETの第2ドレイン接点を前記第2FETのゲート接点に抵抗を介して接続することと、
    前記第2FETのソース接点をダイオードに接続することと、
    前記ダイオードを低雑音増幅器(LNA)に接続することと、を備える方法。
  17. 前記LNAは、窒化ガリウム(GaN)一体型マイクロ波集積回路(MMIC)のLNAである、請求項16に記載の方法。
  18. 前記LNAは、前記GaN−MMICの受信経路のLNAである、請求項17に記載の方法。
  19. 前記ゲート接点は、第2ゲート接点であり、
    前記第1FETの第1ゲート接点において、前記LNAに接続されるスイッチに関するスイッチ制御電圧を受けることをさらに備える、請求項17に記載の方法。
  20. 前記ダイオードは、第1ダイオードであり、
    前記第1ダイオードと前記LNAの間に第2ダイオードを接続することをさらに備える、請求項16に記載の方法。
JP2015055719A 2014-03-21 2015-03-19 低雑音増幅器ドレインスイッチ回路 Active JP6616949B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/222,454 2014-03-21
US14/222,454 US9276538B2 (en) 2014-03-21 2014-03-21 Low noise amplifier drain switch circuit

Publications (3)

Publication Number Publication Date
JP2015201841A true JP2015201841A (ja) 2015-11-12
JP2015201841A5 JP2015201841A5 (ja) 2018-04-26
JP6616949B2 JP6616949B2 (ja) 2019-12-04

Family

ID=54053713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015055719A Active JP6616949B2 (ja) 2014-03-21 2015-03-19 低雑音増幅器ドレインスイッチ回路

Country Status (4)

Country Link
US (1) US9276538B2 (ja)
JP (1) JP6616949B2 (ja)
DE (1) DE102015003580A1 (ja)
TW (1) TWI654829B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10578708B2 (en) 2016-04-08 2020-03-03 Raytheon Company Switchable transmit/receive (T/R) module
US10587027B2 (en) 2017-08-22 2020-03-10 Qorvo Us, Inc. Spatial combining devices for high-frequency operation
US10340574B2 (en) 2017-08-22 2019-07-02 Qorvo Us, Inc. Spatial combining device and antenna
US10812021B2 (en) 2017-08-22 2020-10-20 Qorvo Us, Inc. Antenna waveguide transitions for solid state power amplifiers
US11255608B2 (en) 2018-08-06 2022-02-22 Qorvo Us, Inc. Heat exchanger assemblies for electronic devices
US11162734B2 (en) 2018-08-06 2021-11-02 Qorvo Us, Inc. Heat exchanger assemblies for electronic devices and related methods
US10804588B2 (en) 2018-12-10 2020-10-13 Qorvo Us, Inc. Antenna structures for spatial power-combining devices
US11005437B2 (en) 2019-02-25 2021-05-11 Qorvo Us, Inc. Spatial power-combining devices with thin film resistors
US11564337B2 (en) 2020-03-17 2023-01-24 Qorvo Us, Inc. Thermal structures for heat transfer devices and spatial power-combining devices
US11387791B2 (en) 2020-03-17 2022-07-12 Qorvo Us, Inc. Spatial power-combining devices with reduced size
US11621469B2 (en) 2021-02-01 2023-04-04 Qorvo Us, Inc. Power-combining devices with increased output power
US11955687B2 (en) 2022-01-10 2024-04-09 Qorvo Us, Inc. Structural arrangements for spatial power-combining devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105708A (ja) * 1988-10-14 1990-04-18 Nec Corp 集積回路
JPH09153745A (ja) * 1995-09-13 1997-06-10 Toshiba Corp 半導体増幅回路
JP2001358547A (ja) * 2000-06-12 2001-12-26 Fujitsu Quantum Devices Ltd バッファ回路
JP2004007085A (ja) * 2002-05-30 2004-01-08 Nec Corp 帰還増幅器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777517A (en) * 1995-09-13 1998-07-07 Kabushiki Kaisha Toshiba Semiconductor feedback amplifier having improved frequency characteristics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105708A (ja) * 1988-10-14 1990-04-18 Nec Corp 集積回路
JPH09153745A (ja) * 1995-09-13 1997-06-10 Toshiba Corp 半導体増幅回路
JP2001358547A (ja) * 2000-06-12 2001-12-26 Fujitsu Quantum Devices Ltd バッファ回路
JP2004007085A (ja) * 2002-05-30 2004-01-08 Nec Corp 帰還増幅器

Also Published As

Publication number Publication date
TWI654829B (zh) 2019-03-21
US9276538B2 (en) 2016-03-01
TW201547184A (zh) 2015-12-16
US20150270817A1 (en) 2015-09-24
JP6616949B2 (ja) 2019-12-04
DE102015003580A1 (de) 2015-09-24

Similar Documents

Publication Publication Date Title
JP6616949B2 (ja) 低雑音増幅器ドレインスイッチ回路
US8847672B2 (en) Switching device with resistive divider
TWI646775B (zh) 用於射頻功率放大器的偏置升壓偏置電路
JP6616947B2 (ja) ハイパワー高周波数スイッチ素子用バイアス回路
US8665013B2 (en) Monolithic integrated circuit chip integrating multiple devices
US20060009164A1 (en) Radio frequency switching circuit
US10147990B2 (en) Low-noise amplifier with low-loss bypass mode
US8977217B1 (en) Switching device with negative bias circuit
JP2015149720A (ja) 電界効果トランジスタスイッチ回路
US8923782B1 (en) Switching device with diode-biased field-effect transistor (FET)
US20110294444A1 (en) Switching device, radio frequency signal switch, and radio frequency signal amplification module
US7532066B1 (en) Bias network with stable transient response
US9496830B1 (en) Threshold voltage-tracking bias circuit for radio frequency power amplifier
US8385845B1 (en) Shunt device for switch
US8637898B2 (en) Linear voltage-controlled current source
US10778159B2 (en) Power amplifier and compound semiconductor device
US20110025579A1 (en) Semiconductor device, and radio frequency switch and radio frequency module using the semiconductor device
US11309852B2 (en) Power amplifier and compound semiconductor device
JP2007006179A (ja) アンテナスイッチ回路装置
US8222949B2 (en) Balanced switch including series, shunt, and return transistors
US9203396B1 (en) Radio frequency switch device with source-follower

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180313

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191111

R150 Certificate of patent or registration of utility model

Ref document number: 6616949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250