JPS62104303A - 広帯域負帰還増幅回路 - Google Patents
広帯域負帰還増幅回路Info
- Publication number
- JPS62104303A JPS62104303A JP24491285A JP24491285A JPS62104303A JP S62104303 A JPS62104303 A JP S62104303A JP 24491285 A JP24491285 A JP 24491285A JP 24491285 A JP24491285 A JP 24491285A JP S62104303 A JPS62104303 A JP S62104303A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- circuit
- effect transistor
- drain
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は広帯域負帰還増幅回路に関するものである。
（従来の技術）
第５図は、従来の広帯域負帰還増幅回路を示す回路図で
ある。同図は電界効果トランジスタ（以下ではＦＦＪＴ
と略称する）としてガリウムヒ素（以下ではＧａＡｓと
略称する）ＦＩｎＴを用いたンース接地形１段の広帯域
交流結合負帰還増幅回路の構成例を示すものである。本
回路については、技術誌「マイクロ・ウェーブズ（Ｍ工
ＣＲＯＷａｖｅＧ）Ｊ（７）１９７７年１０月号（Ｖｏ
ｌ、１７． Ｎｌ０） Ｋ掲載された論文１ユーズ・ネ
ガティブ・フィードバック・トウ・スラッシュ・ワイド
バンド・ブイ・ニス・ダフ゛リウ争アーＡ／ ’ （Ｕ
ｓｅ ＮｅｐａｔｉｖｓＦｅｅｄｂａｃｋ Ｔｏ ！３
＊ａｓｈ Ｗｉｄｅｂａｎｄ Ｖ８ＷＲ） に詳しい
。この回路で使用されるＧａＡｓ −Ｆ Ｋ Ｔは、シ
リコン・バイポーラトランジスタに比べ最大発振周波数
が非常に高く、最大有能電力利得が大きくかつ低雑音で
ある等の特長を有するから、広帯域な低雑音増幅器或い
はマイクロ波帯の発振回路等に広く用いられている。ま
た、電子の移動度が大きいため相互コンダクタンスｇｍ
も太きくなシ、直列抵抗が小さくかつ寄生容量が小さい
等の理由により、高速で動作しかつ消費電力が少ないと
いう利点が有る。第５図にお・いて、入力端１に入力さ
れた信号はコンデンサＣ８により直流成分が遮断され、
ＦＥＴ３のゲートに入力される。ＦＥＴ３のゲート電位
は、抵抗Ｒ，及び抵抗Ｒ１によって構成されるバイアス
回路を介して直流電源”ＧＧより加えられる。帰還抵抗
Ｒｆか無い場合、ＦＥＴ３に入力された信号は、Ｆ’Ｅ
Ｔ３の相互コンターフタンスｇｍと負荷抵抗ＲＬの積に
よって決まる電圧増幅変分だけ増幅され、出力側に設け
た直流遮断用コンデンサを介して出力端２から出力され
る。
ある。同図は電界効果トランジスタ（以下ではＦＦＪＴ
と略称する）としてガリウムヒ素（以下ではＧａＡｓと
略称する）ＦＩｎＴを用いたンース接地形１段の広帯域
交流結合負帰還増幅回路の構成例を示すものである。本
回路については、技術誌「マイクロ・ウェーブズ（Ｍ工
ＣＲＯＷａｖｅＧ）Ｊ（７）１９７７年１０月号（Ｖｏ
ｌ、１７． Ｎｌ０） Ｋ掲載された論文１ユーズ・ネ
ガティブ・フィードバック・トウ・スラッシュ・ワイド
バンド・ブイ・ニス・ダフ゛リウ争アーＡ／ ’ （Ｕ
ｓｅ ＮｅｐａｔｉｖｓＦｅｅｄｂａｃｋ Ｔｏ ！３
＊ａｓｈ Ｗｉｄｅｂａｎｄ Ｖ８ＷＲ） に詳しい
。この回路で使用されるＧａＡｓ −Ｆ Ｋ Ｔは、シ
リコン・バイポーラトランジスタに比べ最大発振周波数
が非常に高く、最大有能電力利得が大きくかつ低雑音で
ある等の特長を有するから、広帯域な低雑音増幅器或い
はマイクロ波帯の発振回路等に広く用いられている。ま
た、電子の移動度が大きいため相互コンダクタンスｇｍ
も太きくなシ、直列抵抗が小さくかつ寄生容量が小さい
等の理由により、高速で動作しかつ消費電力が少ないと
いう利点が有る。第５図にお・いて、入力端１に入力さ
れた信号はコンデンサＣ８により直流成分が遮断され、
ＦＥＴ３のゲートに入力される。ＦＥＴ３のゲート電位
は、抵抗Ｒ，及び抵抗Ｒ１によって構成されるバイアス
回路を介して直流電源”ＧＧより加えられる。帰還抵抗
Ｒｆか無い場合、ＦＥＴ３に入力された信号は、Ｆ’Ｅ
Ｔ３の相互コンターフタンスｇｍと負荷抵抗ＲＬの積に
よって決まる電圧増幅変分だけ増幅され、出力側に設け
た直流遮断用コンデンサを介して出力端２から出力され
る。
一般に、電源変動に対する安定度の向上、トランジスタ
のバラツキによる特性変動の吸収、非直線歪の改善、よ
シ一層の広帯域化等を目的として増幅回路に負帰還を施
すことが広く用いられるが、その−例として第５図に示
すようにＩＦＢＴ３のドレインからゲートへの電圧帰還
を行なうだめの抵抗Ｒｆを挿入して帰還路とする回路型
式が公知である。コンデンサＣｆは帰還路の直流成分を
遮断するためのものである。帰還量は、抵抗Ｒ１と抵抗
Ｒ１と入力信号源の出力インピーダンスとを並列にした
インピーダンスの値と、帰還抵抗Ｒｆとの分圧比でほぼ
定まる。
のバラツキによる特性変動の吸収、非直線歪の改善、よ
シ一層の広帯域化等を目的として増幅回路に負帰還を施
すことが広く用いられるが、その−例として第５図に示
すようにＩＦＢＴ３のドレインからゲートへの電圧帰還
を行なうだめの抵抗Ｒｆを挿入して帰還路とする回路型
式が公知である。コンデンサＣｆは帰還路の直流成分を
遮断するためのものである。帰還量は、抵抗Ｒ１と抵抗
Ｒ１と入力信号源の出力インピーダンスとを並列にした
インピーダンスの値と、帰還抵抗Ｒｆとの分圧比でほぼ
定まる。
（発明が解決しようとする問題点）
しかし、このような従来の帰還増幅回路においては、Ｆ
ＩＴ自身の持つ容量等によりある程度以上の高帯域化が
難しく、さらには帰還路が入力信帰路に接続されている
ために、該帰還増幅回路の入力インピーダンスと帰還量
とをそれぞれ独立に設定することが不可能であるから回
路設計に手間がかかシ、かつ入力インピーダンスと帰還
量の設定し得る範囲にかなりの制約を受けるという欠点
があった。
ＩＴ自身の持つ容量等によりある程度以上の高帯域化が
難しく、さらには帰還路が入力信帰路に接続されている
ために、該帰還増幅回路の入力インピーダンスと帰還量
とをそれぞれ独立に設定することが不可能であるから回
路設計に手間がかかシ、かつ入力インピーダンスと帰還
量の設定し得る範囲にかなりの制約を受けるという欠点
があった。
そこで、本願発明の目的は、前記の欠点を除去して、入
カイ／ピーダンスと帰還量とをそれぞれ独立に設定でき
広帯域かつ回路設計が容易な広帯域負帰還増幅回路を提
供することにある。
カイ／ピーダンスと帰還量とをそれぞれ独立に設定でき
広帯域かつ回路設計が容易な広帯域負帰還増幅回路を提
供することにある。
（問題点を解決するための手段）
前述の問題点を解決するために本願の第１の発明が提供
する手段は、電界効果トランジスタを増幅素子とする広
帯域負帰還増幅回路であって、第１および第２の電界効
果トランジスタを有し、前記第１の電界効果トランジス
タのドレインと前記第２の電界効果トランジスタのソー
スとが接続されてこれら両トランジスタが直列に接続さ
れ、前記第１の電界効果トランジスタのソースが接地し
てある増幅部と、前記増幅部のどちらか一方のトランジ
スタのゲートに入力信号を導く入力回路と、前記増幅部
の他方の電界効果トランジスタのゲートに前記第２の電
界効果トランジスタのドレイン出力信号の一部を帰還す
る帰還回路と、前記第２の電界効果トランジスタのドレ
インに接続され出力信号に対応する信号を送出する出力
回路と、前記第２の電界効果トランジスタのドレインと
直流電源との間に挿入してあるインダクタンスと抵抗と
の直列回路であり、前記第１及び第２の電界効果トラン
ジスタの負荷インピーダンスとなる帯域補償回路とを備
えることを特徴とする。
する手段は、電界効果トランジスタを増幅素子とする広
帯域負帰還増幅回路であって、第１および第２の電界効
果トランジスタを有し、前記第１の電界効果トランジス
タのドレインと前記第２の電界効果トランジスタのソー
スとが接続されてこれら両トランジスタが直列に接続さ
れ、前記第１の電界効果トランジスタのソースが接地し
てある増幅部と、前記増幅部のどちらか一方のトランジ
スタのゲートに入力信号を導く入力回路と、前記増幅部
の他方の電界効果トランジスタのゲートに前記第２の電
界効果トランジスタのドレイン出力信号の一部を帰還す
る帰還回路と、前記第２の電界効果トランジスタのドレ
インに接続され出力信号に対応する信号を送出する出力
回路と、前記第２の電界効果トランジスタのドレインと
直流電源との間に挿入してあるインダクタンスと抵抗と
の直列回路であり、前記第１及び第２の電界効果トラン
ジスタの負荷インピーダンスとなる帯域補償回路とを備
えることを特徴とする。
また、前述の問題点を解決するために本願の第２の発明
が提供する手段は、電界効果トランジスタを増幅素子と
する広帯域負帰還増幅回路であって、第１および第２の
電界効果トランジスタを有し、前記第１の電界効果トラ
ンジスタのドレインと前記第２の電界効果トランジスタ
のソースとが接続されてこれら両トランジスタが直列に
接続され、前記第１の電界効果トランジスタのソースが
接地してある増幅部と、前記増幅部のどちらか一方のト
ランジスタのゲートに入力信号を導く入力回路と、前記
増幅部の他方の電界効果トランジスタのゲートに前記第
２の電界効果トランジスタのドレイン出力信号の一部を
帰還すると共に、該ゲート電圧を電圧可変直流電源で調
整する可変帰還回路と、前記第２の電界効果トランジス
タのドレインに接続され出力信号に対応する信号を送出
する出力回路と、前記第２の電界効果トランジスタのド
レインと直流電源との間に挿入してあるインダクタンス
と抵抗との直列回路であり、前記第１及び第２の電界効
果トランジスタの負荷インピーダンスとなる帯域補償回
路とを備えることを特徴とする。
が提供する手段は、電界効果トランジスタを増幅素子と
する広帯域負帰還増幅回路であって、第１および第２の
電界効果トランジスタを有し、前記第１の電界効果トラ
ンジスタのドレインと前記第２の電界効果トランジスタ
のソースとが接続されてこれら両トランジスタが直列に
接続され、前記第１の電界効果トランジスタのソースが
接地してある増幅部と、前記増幅部のどちらか一方のト
ランジスタのゲートに入力信号を導く入力回路と、前記
増幅部の他方の電界効果トランジスタのゲートに前記第
２の電界効果トランジスタのドレイン出力信号の一部を
帰還すると共に、該ゲート電圧を電圧可変直流電源で調
整する可変帰還回路と、前記第２の電界効果トランジス
タのドレインに接続され出力信号に対応する信号を送出
する出力回路と、前記第２の電界効果トランジスタのド
レインと直流電源との間に挿入してあるインダクタンス
と抵抗との直列回路であり、前記第１及び第２の電界効
果トランジスタの負荷インピーダンスとなる帯域補償回
路とを備えることを特徴とする。
さらに、前述の問題点を解決するために本願の第３の発
明が提供する手段は、電界効果トランジスタを増幅素子
とする広帯域負帰還増幅回路であって、第１および第２
の電界効果トランジスタを有し、前記第１の電界効果ト
ランジスタのドレインと前記第２の電界効果トランジス
タのソースとが接続されてこれら両トランジスタが直列
に接続され、前記第１の電界効果トランジスタのソース
が接地してある増幅部と、前記増幅部のどちらか一方の
トランジスタのゲートに入力信号を導く入力回路と、前
記増幅部の他方の電界効果トランジスタのゲートに前記
第２の電界効果トランジスタのドレイン出力信号の一部
を帰還し、そのドレイン出力信号の一部の帰還量が可変
抵抗の抵抗値で調整される可変帰還回路と、前記第２の
電界効果トランジスタのドレインに接続され出力信号に
対応する信号を送出する出力回路と、前記第２の電界効
果トランジスタのドレインと直流電源との間に挿入して
あるインダクタンスと抵抗との直列回路であり、前記第
１及び第２の電界効果トランジスタの負荷インピーダン
スとなる帯域補償回路とを備えることを特徴とする。
明が提供する手段は、電界効果トランジスタを増幅素子
とする広帯域負帰還増幅回路であって、第１および第２
の電界効果トランジスタを有し、前記第１の電界効果ト
ランジスタのドレインと前記第２の電界効果トランジス
タのソースとが接続されてこれら両トランジスタが直列
に接続され、前記第１の電界効果トランジスタのソース
が接地してある増幅部と、前記増幅部のどちらか一方の
トランジスタのゲートに入力信号を導く入力回路と、前
記増幅部の他方の電界効果トランジスタのゲートに前記
第２の電界効果トランジスタのドレイン出力信号の一部
を帰還し、そのドレイン出力信号の一部の帰還量が可変
抵抗の抵抗値で調整される可変帰還回路と、前記第２の
電界効果トランジスタのドレインに接続され出力信号に
対応する信号を送出する出力回路と、前記第２の電界効
果トランジスタのドレインと直流電源との間に挿入して
あるインダクタンスと抵抗との直列回路であり、前記第
１及び第２の電界効果トランジスタの負荷インピーダン
スとなる帯域補償回路とを備えることを特徴とする。
（実施例）
以下図面を参照しながら本願の発明について一層詳細な
説明を行なう。
説明を行なう。
第１図は本願の第１の発明の一実施例を示す回路図であ
る。この実施例では、ＦＥＴ３１のドレインとＦＢＴ
３２のソースとを接続することによりＰＩ！：Ｔ ３１
及び３２を直列に接続し、Ｆ Ｋ Ｔ３１のゲートには
コンデンサＣ，を介して入力信号を印加し、ＦＥＴ３２
Ｃゲートには帰還回路１０を介して出力信号の一部を印
加するようにし、更にＦＥＴ３２のドレインと直流電源
Ｖｔ）Ｄとの間にインダクタ７スＬ、と抵抗ＲＬの直列
回路から成る帯域補償回路ｉｏｏを設け、ＦＥＴ３１及
びＦＥＴ３２の負荷としてある。ＦＥＴ３２Ｃ３２の直
流バイアスは抵抗ＲＬとインダクタンスＬＰを介して直
流電源ｖＤＤから加えられる。抵抗Ｒ，とインダクタン
スＬＰとは直列ピーキング回路を構成している。抵抗Ｒ
Ｌは、通常の抵抗の如く受動素子であってもあるいはＰ
ＥＴを含む能動素子であってもよい。コンデ／すＣ＋＋
Ｃｔ＋ Ｃｆはいずれも直流遮断用のコンデ／すであ
る。この実施例では帰還回路１０の構成の一例として交
流結合による態様例を示した。
る。この実施例では、ＦＥＴ３１のドレインとＦＢＴ
３２のソースとを接続することによりＰＩ！：Ｔ ３１
及び３２を直列に接続し、Ｆ Ｋ Ｔ３１のゲートには
コンデンサＣ，を介して入力信号を印加し、ＦＥＴ３２
Ｃゲートには帰還回路１０を介して出力信号の一部を印
加するようにし、更にＦＥＴ３２のドレインと直流電源
Ｖｔ）Ｄとの間にインダクタ７スＬ、と抵抗ＲＬの直列
回路から成る帯域補償回路ｉｏｏを設け、ＦＥＴ３１及
びＦＥＴ３２の負荷としてある。ＦＥＴ３２Ｃ３２の直
流バイアスは抵抗ＲＬとインダクタンスＬＰを介して直
流電源ｖＤＤから加えられる。抵抗Ｒ，とインダクタン
スＬＰとは直列ピーキング回路を構成している。抵抗Ｒ
Ｌは、通常の抵抗の如く受動素子であってもあるいはＰ
ＥＴを含む能動素子であってもよい。コンデ／すＣ＋＋
Ｃｔ＋ Ｃｆはいずれも直流遮断用のコンデ／すであ
る。この実施例では帰還回路１０の構成の一例として交
流結合による態様例を示した。
入力端ｌに入力された入力信号は、コンデンサＣ１によ
シ直流成分が遮断されてＦＥＴ３１のゲートに入力され
る。ＦＥＴ３１の直流ゲート電位は、抵抗Ｒ１，Ｒ，か
ら成るバイアス回路を介して直流電源ｖＧＧＩから加え
られる。ＦＥＴ３１によって増幅されてドレインに出力
される信号は、コンデ／すＣ７によって直流成分が遮断
され出力端２から出力される。この出力される信号の周
波数特性は、帯域補償回路１００のインダクタンスＬ。
シ直流成分が遮断されてＦＥＴ３１のゲートに入力され
る。ＦＥＴ３１の直流ゲート電位は、抵抗Ｒ１，Ｒ，か
ら成るバイアス回路を介して直流電源ｖＧＧＩから加え
られる。ＦＥＴ３１によって増幅されてドレインに出力
される信号は、コンデ／すＣ７によって直流成分が遮断
され出力端２から出力される。この出力される信号の周
波数特性は、帯域補償回路１００のインダクタンスＬ。
と抵抗Ｒ，とで決まるピーキング特性によって帯域が改
善された広帯域特性となっている。このインダクタンス
Ｌ、と抵抗Ｒムの値は所望の特性にしたがって適切に選
定することが必要である。一方、ＩＦＩＣＴ３２のゲー
トには帰還回路１０の帰還抵抗Ｒｆを介して出力信号の
一部が入力される。
善された広帯域特性となっている。このインダクタンス
Ｌ、と抵抗Ｒムの値は所望の特性にしたがって適切に選
定することが必要である。一方、ＩＦＩＣＴ３２のゲー
トには帰還回路１０の帰還抵抗Ｒｆを介して出力信号の
一部が入力される。
この信号の位相は、入力端１の入力信号の位相を反転し
たものである。ＦＥＴ３２のゲート電位は、帰還回路１
０の抵抗Ｒ８と抵抗Ｒ２で構成されるバイアス回路を介
して直流電源ｖＱＣｋｌから加えられる。Ｐ１１！Ｔ
３２に帰還される信号の大きさは、抵抗Ｒ８と抵抗Ｒ４
とを並列にした抵抗値と帰還抵抗Ｒｆの抵抗値との比に
よってほぼ決まる。第１図に示す回路は、ＰＥＴ ３１
とＦコＴ３２とを直列に接続し、ＦＥＴ３１のゲートに
は入力信号を、ＦＥＴ ３２のゲートには帰還信号を各
々入力する構成をとっている。したがって、入力信号と
帰還路とは分離することができ、入力インピーダンスと
帰還量とを各々独立に所望の値に設定することが可能と
なり、回路設計が容易である。この場合、入力イノビー
ダンスの値は、通常ＦＥＴの入力イノビーダンスがきわ
めて高いので、はぼ抵抗Ｒ。
たものである。ＦＥＴ３２のゲート電位は、帰還回路１
０の抵抗Ｒ８と抵抗Ｒ２で構成されるバイアス回路を介
して直流電源ｖＱＣｋｌから加えられる。Ｐ１１！Ｔ
３２に帰還される信号の大きさは、抵抗Ｒ８と抵抗Ｒ４
とを並列にした抵抗値と帰還抵抗Ｒｆの抵抗値との比に
よってほぼ決まる。第１図に示す回路は、ＰＥＴ ３１
とＦコＴ３２とを直列に接続し、ＦＥＴ３１のゲートに
は入力信号を、ＦＥＴ ３２のゲートには帰還信号を各
々入力する構成をとっている。したがって、入力信号と
帰還路とは分離することができ、入力インピーダンスと
帰還量とを各々独立に所望の値に設定することが可能と
なり、回路設計が容易である。この場合、入力イノビー
ダンスの値は、通常ＦＥＴの入力イノビーダンスがきわ
めて高いので、はぼ抵抗Ｒ。
と抵抗Ｒ１との並列値によって決められる。
次に第２図を参照して本願の第２の発明の実施例につい
て説明を行なう。
て説明を行なう。
第２図の実施例ではＦＥＴ ３１のドレインとＦＥＴ３
２のソースとを接続してＦ］１ＣＴ３１及びＦＥＴ３２
を直列に接続し、Ｆ’ＢＴ３１のゲートには入力信号を
印加し、ＦＥＴ３２のゲートには出力信号の一部を可変
帰還回路２０を介して印加するようにし、更にＦＥＴ３
２のドレインと直流電源ｖＤＤとの間にインダクタンス
Ｌ、と抵抗Ｒ，との直列回路から成る帯域補償回路１０
０を設けＦＥＴ３１とＦＥＴ３２Ｃ）負荷、！： Ｌり
ｏ 入力端１に入力された信号は、Ｆｌｌ！Ｔ３１によ
って増幅されてコンデンサＣ１によって直流成分が遮断
されて出力端２から出力される。この出力される信号の
周波数特性は、帯域補償回路１００のインダクタンスＬ
Ｐと抵抗ＲＬとで決まるピーキング特性によって帯域が
改善された広帯域な特性となっている。このインダクタ
ンスＬＰと抵抗ＲＬの値は所望の特性にしたがって適切
に選定することが必要である。ＦＦｔ：Ｔ３２のゲート
には帰還抵抗Ｒｆを介してＦＦｊＴ３１の出力信号の一
部が入力される。
２のソースとを接続してＦ］１ＣＴ３１及びＦＥＴ３２
を直列に接続し、Ｆ’ＢＴ３１のゲートには入力信号を
印加し、ＦＥＴ３２のゲートには出力信号の一部を可変
帰還回路２０を介して印加するようにし、更にＦＥＴ３
２のドレインと直流電源ｖＤＤとの間にインダクタンス
Ｌ、と抵抗Ｒ，との直列回路から成る帯域補償回路１０
０を設けＦＥＴ３１とＦＥＴ３２Ｃ）負荷、！： Ｌり
ｏ 入力端１に入力された信号は、Ｆｌｌ！Ｔ３１によ
って増幅されてコンデンサＣ１によって直流成分が遮断
されて出力端２から出力される。この出力される信号の
周波数特性は、帯域補償回路１００のインダクタンスＬ
Ｐと抵抗ＲＬとで決まるピーキング特性によって帯域が
改善された広帯域な特性となっている。このインダクタ
ンスＬＰと抵抗ＲＬの値は所望の特性にしたがって適切
に選定することが必要である。ＦＦｔ：Ｔ３２のゲート
には帰還抵抗Ｒｆを介してＦＦｊＴ３１の出力信号の一
部が入力される。
ＦＥＴ３２の直流ゲートバイアス電圧は、可変直流電圧
源ｖＣＯＮＴの出力電圧を、抵抗Ｒ１と抵抗Ｒ６とで分
圧した値となる。
源ｖＣＯＮＴの出力電圧を、抵抗Ｒ１と抵抗Ｒ６とで分
圧した値となる。
いま可変直流電圧源ＶＣＯＮ？の出力電圧を変化させる
と、抵抗Ｒ８と抵抗Ｒ４の分圧比によって決まるＦＥＴ
３２の直流ゲートバイアス電圧が変化する。これによっ
て、ＦＥＴ３２の直流動作点が変化し、そのためＦＥＴ
３２の相互コンダクタンスが変わる。したがって負帰還
回路の電圧伝達関数、言い換えれば帰還量を変化させる
ことができる。
と、抵抗Ｒ８と抵抗Ｒ４の分圧比によって決まるＦＥＴ
３２の直流ゲートバイアス電圧が変化する。これによっ
て、ＦＥＴ３２の直流動作点が変化し、そのためＦＥＴ
３２の相互コンダクタンスが変わる。したがって負帰還
回路の電圧伝達関数、言い換えれば帰還量を変化させる
ことができる。
すなわち、可変直流電圧源ｖＣＯＮＴを用いることＫよ
り、負帰還増幅回路の利得を可変とすることができる。
り、負帰還増幅回路の利得を可変とすることができる。
この可変利得増幅回路は、寄生インピーダンスを生じや
すい可変抵抗素子を用いていないので、利得量を大きく
変えても利得の周波数特性をＩテぼ平担に保つことがで
きるという特長がある。
すい可変抵抗素子を用いていないので、利得量を大きく
変えても利得の周波数特性をＩテぼ平担に保つことがで
きるという特長がある。
この実施例によれば入力信号レベルの変動に対応して利
得を変化させて常に一定出力信号レベルを得る、いわゆ
るＡＧＣ回路を構成することができ、また入カイ／ビー
ダンスと帰還量とをそれぞれ独立に設定が可能な広帯域
負帰還増幅回路が得られる。更に回路設計が容易である
という特長がある。
得を変化させて常に一定出力信号レベルを得る、いわゆ
るＡＧＣ回路を構成することができ、また入カイ／ビー
ダンスと帰還量とをそれぞれ独立に設定が可能な広帯域
負帰還増幅回路が得られる。更に回路設計が容易である
という特長がある。
次に第３図及び第４図を参照して本願の第３の発明の第
１及び第２の実施例について説明を行なうＯ 第３図および第４図の実施例ではそれぞれ、ＦＫＴ ３
１とＦＩＴ３２とを直列接続し、ＷＥＴ３１のゲートに
は入力信号を印加し、ＦＫＴ３２のゲートには出力信号
の一部を可変帰還回路３０あるいは４０を介して印加し
、更に帯域補償回路１００をＦＦ１Ｔ ３１およびＦＫ
Ｔ３２の負荷としてある。
１及び第２の実施例について説明を行なうＯ 第３図および第４図の実施例ではそれぞれ、ＦＫＴ ３
１とＦＩＴ３２とを直列接続し、ＷＥＴ３１のゲートに
は入力信号を印加し、ＦＫＴ３２のゲートには出力信号
の一部を可変帰還回路３０あるいは４０を介して印加し
、更に帯域補償回路１００をＦＦ１Ｔ ３１およびＦＫ
Ｔ３２の負荷としてある。
第３図の実施例は、第１図の実施例における帰還抵抗Ｒ
ｆに代えてＲｆｖを用いたものである。
ｆに代えてＲｆｖを用いたものである。
１１’１ｎＴ３２への帰還信号は、可変帰還回路３０の
可変抵抗Ｒｆｖを介して印加される。この時の帰還量は
、可変抵抗Ｒｆｖの抵抗値と抵抗Ｒ１、抵抗Ｒ４の並列
抵抗値との比によって決まる。
可変抵抗Ｒｆｖを介して印加される。この時の帰還量は
、可変抵抗Ｒｆｖの抵抗値と抵抗Ｒ１、抵抗Ｒ４の並列
抵抗値との比によって決まる。
したがって可変抵抗Ｒｆｖを変化させることにより帰還
量が変化し、増幅回路の利得を変えることができる。Ｆ
ＫＴ３２の直流ゲート電位は抵抗Ｒ８、抵抗Ｒ４によっ
て設定されるから、可変抵抗ＲｆＶを変化させても１Ｋ
Ｔ３２の直流ゲート電位は一定に保たれる。第３図の回
路においても第１図の回路と同様に帯域補償回路１００
によって周波数特性の広帯域化が得られる。
量が変化し、増幅回路の利得を変えることができる。Ｆ
ＫＴ３２の直流ゲート電位は抵抗Ｒ８、抵抗Ｒ４によっ
て設定されるから、可変抵抗ＲｆＶを変化させても１Ｋ
Ｔ３２の直流ゲート電位は一定に保たれる。第３図の回
路においても第１図の回路と同様に帯域補償回路１００
によって周波数特性の広帯域化が得られる。
また、入力信号路と帰還路とは分離することができ、入
力インピーダンスと帰還量との独立な設定が可能な広帯
域負帰還増幅回路が得られる。更に、回路設計が容易で
あるという特長がある。まだ、第３図の回路を用いるこ
とＫよシ入力信号レベルの変動に対応して利得を変化さ
せて常に一定出力信号レベルを得る、いわゆるＡＧＣ回
路を構成することができる。第３図の回路は、可変抵抗
Ｒｆｖを出力信号路とＦＦ１Ｔ ３２のゲートとの間に
コンデンサＣｆを介して接続することにより帰還量を変
える型式であるが、第４図の回路のように第３図の可変
抵抗Ｒｆｖに代えて固定抵抗Ｒｆとし、ＰＥＴ ３２の
ゲートとアースとの間にコンデンサＣ３を介して可変抵
抗Ｒｆｖを接続して帰還量を可変とする可変帰還回路４
０を用いて利得可変の広帯域負帰還増幅回路が得られる
。
力インピーダンスと帰還量との独立な設定が可能な広帯
域負帰還増幅回路が得られる。更に、回路設計が容易で
あるという特長がある。まだ、第３図の回路を用いるこ
とＫよシ入力信号レベルの変動に対応して利得を変化さ
せて常に一定出力信号レベルを得る、いわゆるＡＧＣ回
路を構成することができる。第３図の回路は、可変抵抗
Ｒｆｖを出力信号路とＦＦ１Ｔ ３２のゲートとの間に
コンデンサＣｆを介して接続することにより帰還量を変
える型式であるが、第４図の回路のように第３図の可変
抵抗Ｒｆｖに代えて固定抵抗Ｒｆとし、ＰＥＴ ３２の
ゲートとアースとの間にコンデンサＣ３を介して可変抵
抗Ｒｆｖを接続して帰還量を可変とする可変帰還回路４
０を用いて利得可変の広帯域負帰還増幅回路が得られる
。
（発明の効果）
以上説明したように、本願の第１の発明によれば、第１
のＦＦＸＴのドレインと第２のＦＦＸＴのソースとを直
列に接続し、一方のＦＦ１Ｔのゲートには入力信号を印
加し、他方のＦ’ＢＴのゲートには帰還信号を印加する
ようにし、更に第２のＦＩＴのドレインと直流電源との
間にインダクタンスと抵抗から成る帯域補償回路を接続
して用いることにより、入カイ／ビーダンスと帰還量と
を各々独立に設定することができ、かつ広帯域特性を有
し、なおかつ安定度の良い広帯域負帰還増幅回路が得ら
れる。
のＦＦＸＴのドレインと第２のＦＦＸＴのソースとを直
列に接続し、一方のＦＦ１Ｔのゲートには入力信号を印
加し、他方のＦ’ＢＴのゲートには帰還信号を印加する
ようにし、更に第２のＦＩＴのドレインと直流電源との
間にインダクタンスと抵抗から成る帯域補償回路を接続
して用いることにより、入カイ／ビーダンスと帰還量と
を各々独立に設定することができ、かつ広帯域特性を有
し、なおかつ安定度の良い広帯域負帰還増幅回路が得ら
れる。
更に本願の第２の発明によれば、第１の発明の回路にお
ける帰還信号を印加するＦＫＴの直流ゲートバイアス電
圧を可変直流電圧源ｖｃＯＮ丁を用いて変化させること
により、利得が可変で入力インピーダンスと帰還量とを
独立に設定でき、かつ周波数特性の良い広帯域負帰還増
幅回路が得られる。
ける帰還信号を印加するＦＫＴの直流ゲートバイアス電
圧を可変直流電圧源ｖｃＯＮ丁を用いて変化させること
により、利得が可変で入力インピーダンスと帰還量とを
独立に設定でき、かつ周波数特性の良い広帯域負帰還増
幅回路が得られる。
更に本願の第３の発明によれば、第１の発明における広
帯域負帰還増幅回路の帰還路内の帰還抵抗として可変抵
抗Ｒｆｖを用いることにより、利得が可変で入カイ／ビ
ーダンスと帰還量とを独立に設定でき安定性のよい周波
数特性のすぐれた広帯域負帰還増幅回路が得られる。
帯域負帰還増幅回路の帰還路内の帰還抵抗として可変抵
抗Ｒｆｖを用いることにより、利得が可変で入カイ／ビ
ーダンスと帰還量とを独立に設定でき安定性のよい周波
数特性のすぐれた広帯域負帰還増幅回路が得られる。
なお以上の説明では、広帯域増幅回路を構成するのに適
したＰＥＴとしてＧａＡｓ Ｆ Ｅ Ｔを用いる場合を
特に述べたが、本発明の範囲はこれに限定されるもので
はなく、シリコンのＦＩＴを用いる場合にも全く同様に
適用されることは言うまでもない。
したＰＥＴとしてＧａＡｓ Ｆ Ｅ Ｔを用いる場合を
特に述べたが、本発明の範囲はこれに限定されるもので
はなく、シリコンのＦＩＴを用いる場合にも全く同様に
適用されることは言うまでもない。
第１図は本願の第１の発明の一実施例を示す回路図、第
２図は本願の第２の発明の一実施例を示す回路図、第３
図は本願の第３の発明の第１の実施例を示す回路図、第
４図は同じく本願の第３の発明の第２の実施例を示す回
路図、第５図は従来の広帯域負帰還増幅回路を示す回路
図である。 １・・・入力端、２・・・出力端、３，３１．３２・・
・Ｆ１１ｍＴ％ Ｒｆ・・・帰還抵抗、Ｒｆｖ・・・可
変抵抗、ｖＤＤ。 ｖＧＯ＋ ｖｌｌｏｌｌ ｖＧＧ２ ”’直流電源、Ｖ
ＣＯＮＴ”’可変直流電圧源、１００・・・帯域補償回
路、１０・・・帰還回路、２０．３０．４０・・・可変
帰還回路。 代理人 弁理士 本 庄 伸 弁 箱１図 ＶＧＧ＋ ＶＧＧ２ 第２図 ＧＧ 第３図 ＧＧ 第４図 ＶＧＧ 第５図 ■ＤＤ ＧＧ
２図は本願の第２の発明の一実施例を示す回路図、第３
図は本願の第３の発明の第１の実施例を示す回路図、第
４図は同じく本願の第３の発明の第２の実施例を示す回
路図、第５図は従来の広帯域負帰還増幅回路を示す回路
図である。 １・・・入力端、２・・・出力端、３，３１．３２・・
・Ｆ１１ｍＴ％ Ｒｆ・・・帰還抵抗、Ｒｆｖ・・・可
変抵抗、ｖＤＤ。 ｖＧＯ＋ ｖｌｌｏｌｌ ｖＧＧ２ ”’直流電源、Ｖ
ＣＯＮＴ”’可変直流電圧源、１００・・・帯域補償回
路、１０・・・帰還回路、２０．３０．４０・・・可変
帰還回路。 代理人 弁理士 本 庄 伸 弁 箱１図 ＶＧＧ＋ ＶＧＧ２ 第２図 ＧＧ 第３図 ＧＧ 第４図 ＶＧＧ 第５図 ■ＤＤ ＧＧ
Claims (3)
- （１）電界効果トランジスタを増幅素子とする広帯域負
帰還増幅回路において、第１および第２の電界効果トラ
ンジスタを有し、前記第１の電界効果トランジスタのド
レインと前記第２の電界効果トランジスタのソースとが
接続されてこれら両トランジスタが直列に接続され、前
記第１の電界効果トランジスタのソースが接地してある
増幅部と、前記増幅部のどちらか一方のトランジスタの
ゲートに入力信号を導く入力回路と、前記増幅部の他方
の電界効果トランジスタのゲートに前記第２の電界効果
トランジスタのドレイン出力信号の一部を帰還する帰還
回路と、前記第２の電界効果トランジスタのドレインに
接続され出力信号に対応する信号を送出する出力回路と
、前記第２の電界効果トランジスタのドレインと直流電
源との間に挿入してあるインダクタンスと抵抗との直列
回路であり、前記第１及び第２の電界効果トランジスタ
の負荷インピーダンスとなる帯域補償回路とを備えるこ
とを特徴とする広帯域負帰還増幅回路。 - （２）電界効果トランジスタを増幅素子とする広帯域負
帰還増幅回路において、第１および第２の電界効果トラ
ンジスタを有し、前記第１の電界効果トランジスタのド
レインと前記第２の電界効果トランジスタのソースとが
接続されてこれら両トランジスタが直列に接続され、前
記第１の電界効果トランジスタのソースが接地してある
増幅部と、前記増幅部のどちらか一方のトランジスタの
ゲートに入力信号を導く入力回路と、前記増幅部の他方
の電界効果トランジスタのゲートに前記第２の電界効果
トランジスタのドレイン出力信号の一部を帰還すると共
に、該ゲート電圧を電圧可変直流電源で調整する可変帰
還回路と、前記第２の電界効果トランジスタのドレイン
に接続され出力信号に対応する信号を送出する出力回路
と、前記第２の電界効果トランジスタのドレインと直流
電源との間に挿入してあるインダクタンスと抵抗との直
列回路であり、前記第１及び第２の電界効果トランジス
タの負荷インピーダンスとなる帯域補償回路とを備える
ことを特徴とする広帯域負帰還増幅回路。 - （３）電界効果トランジスタを増幅素子とする広帯域負
帰還増幅回路において、第１および第２の電界効果トラ
ンジスタを有し、前記第１の電界効果トランジスタのド
レインと前記第２の電界効果トランジスタのソースとが
接続されてこれら両トランジスタが直列に接続され、前
記第１の電界効果トランジスタのソースが接地してある
増幅部と、前記増幅部のどちらか一方のトランジスタの
ゲートに入力信号を導く入力回路と、前記増幅部の他方
の電界効果トランジスタのゲートに前記第２の電界効果
トランジスタのドレイン出力信号の一部を帰還し、その
ドレイン出力信号の一部の帰還量が可変抵抗の抵抗値で
調整される可変帰還回路と、前記第２の電界効果トラン
ジスタのドレインに接続され出力信号に対応する信号を
送出する出力回路と、前記第２の電界効果トランジスタ
のドレインと直流電源との間に挿入してあるインダクタ
ンスと抵抗との直列回路であり、前記第１及び第２の電
界効果トランジスタの負荷インピーダンスとなる帯域補
償回路とを備えることを特徴とする広帯域負帰還増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24491285A JPS62104303A (ja) | 1985-10-31 | 1985-10-31 | 広帯域負帰還増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24491285A JPS62104303A (ja) | 1985-10-31 | 1985-10-31 | 広帯域負帰還増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62104303A true JPS62104303A (ja) | 1987-05-14 |
Family
ID=17125815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24491285A Pending JPS62104303A (ja) | 1985-10-31 | 1985-10-31 | 広帯域負帰還増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62104303A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01188007A (ja) * | 1988-01-21 | 1989-07-27 | Nec Corp | 負帰還増幅回路 |
| EP0895342A2 (en) * | 1997-07-31 | 1999-02-03 | Sawafuji Electric Co., Ltd. | A control circuit for vibrating compressors |
| JP2005073234A (ja) * | 2003-08-07 | 2005-03-17 | Fujitsu Ltd | 差動増幅回路 |
| JP2012524412A (ja) * | 2009-04-14 | 2012-10-11 | トライクイント・セミコンダクター・インコーポレイテッド | 帰還抵抗を有するフィールドプレートトランジスタ |
| JP5211061B2 (ja) * | 2007-10-22 | 2013-06-12 | 株式会社アドバンテスト | 分布型増幅装置および増幅器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57207405A (en) * | 1981-06-16 | 1982-12-20 | Nec Corp | Broad band negative feedback amplifying circuit |
| JPS58202607A (ja) * | 1982-05-21 | 1983-11-25 | Hitachi Ltd | 増幅器 |
-
1985
- 1985-10-31 JP JP24491285A patent/JPS62104303A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57207405A (en) * | 1981-06-16 | 1982-12-20 | Nec Corp | Broad band negative feedback amplifying circuit |
| JPS58202607A (ja) * | 1982-05-21 | 1983-11-25 | Hitachi Ltd | 増幅器 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01188007A (ja) * | 1988-01-21 | 1989-07-27 | Nec Corp | 負帰還増幅回路 |
| EP0895342A2 (en) * | 1997-07-31 | 1999-02-03 | Sawafuji Electric Co., Ltd. | A control circuit for vibrating compressors |
| JP2005073234A (ja) * | 2003-08-07 | 2005-03-17 | Fujitsu Ltd | 差動増幅回路 |
| JP5211061B2 (ja) * | 2007-10-22 | 2013-06-12 | 株式会社アドバンテスト | 分布型増幅装置および増幅器 |
| JP2012524412A (ja) * | 2009-04-14 | 2012-10-11 | トライクイント・セミコンダクター・インコーポレイテッド | 帰還抵抗を有するフィールドプレートトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5032799A (en) | Multistage cascode radio frequency amplifier | |
| US6392492B1 (en) | High linearity cascode low noise amplifier | |
| KR100427878B1 (ko) | 증폭회로 | |
| US6529080B1 (en) | TOI and power compression bias network | |
| KR19990048147A (ko) | 능동 인덕터 | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| US5963064A (en) | Linear transfer voltage to current circuit | |
| US4315223A (en) | CMOS Operational amplifier with improved frequency compensation | |
| KR100287170B1 (ko) | 튜닝가능한모놀리딕재귀형필터 | |
| JPS62104303A (ja) | 広帯域負帰還増幅回路 | |
| US3991381A (en) | Linear high power transistor amplifier | |
| JPH0573285B2 (ja) | ||
| JPH10327025A (ja) | 広帯域増幅器回路を含む装置 | |
| US5017887A (en) | High frequency IC power amplifier | |
| JPS6251812A (ja) | 広帯域負帰還増幅回路 | |
| JPH01188007A (ja) | 負帰還増幅回路 | |
| JPH11195935A (ja) | 高周波集積回路装置 | |
| JPH08265065A (ja) | 増幅回路 | |
| JPH04361410A (ja) | 広帯域増幅装置 | |
| JP3857794B2 (ja) | 再帰型フィルタ | |
| JPS62100010A (ja) | 対数増幅器 | |
| JP2862560B2 (ja) | 利得可変増幅回路 | |
| JPS62136114A (ja) | 負帰還増幅回路 | |
| JPS61234107A (ja) | 広帯域負帰還増幅回路 | |
| JPH01149603A (ja) | 負帰還増幅回路 |