JPS61234107A - 広帯域負帰還増幅回路 - Google Patents
広帯域負帰還増幅回路Info
- Publication number
- JPS61234107A JPS61234107A JP7483985A JP7483985A JPS61234107A JP S61234107 A JPS61234107 A JP S61234107A JP 7483985 A JP7483985 A JP 7483985A JP 7483985 A JP7483985 A JP 7483985A JP S61234107 A JPS61234107 A JP S61234107A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- feedback
- gate
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は広帯域負帰還増幅回路に関するものである。
（従来技術）
第２図は、従来の広帯域負還増幅回路を示す回路図であ
る。同図は電界効果トランジスタ（以下ではＦＥＴと略
称する）としてガリウムヒ素（以下ではＧ ａＡ ｓと
略称する）ＦＥＴを用いたソース接地形１段の広帯域交
流結合負帰還増幅回路の構成例を示したものである。こ
の回路で使用されるＧａＡｓ −ＦＥＴ は、シリコ
ン・バイポーラトランジスタに比べ最大発振周波数が非
常に高く、最大有能電力利得が大きくかつ低雑音である
等の特長を有するから、広帯域な低雑音増幅器或いはマ
イクロ波帯の発振回路等に広く用いられている。また、
電子の移動度が大きいため相互コンダクタンス９ｍも大
きくなシ、直列抵抗が小さくかつ寄生容量が小さい等の
理由によシ、高速で動作しかつ消費電力が少ないという
利点がある。第５図において、入力端１に入力された信
号はコンデンサＣ？５１によシ直流成分が遮断され、Ｆ
ＥＴ３のゲートに入力される。ＦＥＴ３のゲート電位は
、抵抗Ｒ１５２及び抵抗Ｒ１５３によって構成されるバ
イアス回路を介して直流電源ＶＧＧよシ加えられる。
る。同図は電界効果トランジスタ（以下ではＦＥＴと略
称する）としてガリウムヒ素（以下ではＧ ａＡ ｓと
略称する）ＦＥＴを用いたソース接地形１段の広帯域交
流結合負帰還増幅回路の構成例を示したものである。こ
の回路で使用されるＧａＡｓ −ＦＥＴ は、シリコ
ン・バイポーラトランジスタに比べ最大発振周波数が非
常に高く、最大有能電力利得が大きくかつ低雑音である
等の特長を有するから、広帯域な低雑音増幅器或いはマ
イクロ波帯の発振回路等に広く用いられている。また、
電子の移動度が大きいため相互コンダクタンス９ｍも大
きくなシ、直列抵抗が小さくかつ寄生容量が小さい等の
理由によシ、高速で動作しかつ消費電力が少ないという
利点がある。第５図において、入力端１に入力された信
号はコンデンサＣ？５１によシ直流成分が遮断され、Ｆ
ＥＴ３のゲートに入力される。ＦＥＴ３のゲート電位は
、抵抗Ｒ１５２及び抵抗Ｒ１５３によって構成されるバ
イアス回路を介して直流電源ＶＧＧよシ加えられる。
帰還抵抗Ｒｆ５４が無い場合、ＦＥＴ３に入力され＊ａ
号ハ、Ｆ Ｅ Ｔ ３の相互コンダクタンス２ｍと負荷
抵抗ＲＬ５６の積によって決まる電圧増幅変分だけ増幅
され、出力側に設けた直流遮断用コンデンサ５７を介し
て出力端２から出力される。一般に、電源変動に対する
安定度の向上、トランジスタのバラツキによる特性変動
の吸収、非直線歪の改善、よシ一層の広帯域化等を目的
として増幅回路に負帰還を施すことが広く用いられるが
、その−例として第５図に示すようにＦＥＴ３のドレイ
ンからゲートへの電圧帰還を行なうための抵抗Ｒｆ５４
を挿入して帰還路とする回路型式が公知である。コンデ
ンサＣｆ５５は帰還路の直流成分を遮断するためのもの
である。帰還量は、抵抗Ｒ１５２と抵抗Ｒ１５３と久方
信号源の出方インピーダンスとを並列にしたインピーダ
ンスの値と、帰還抵抗Ｒｆ５４との分圧比でほぼ定まる
。
号ハ、Ｆ Ｅ Ｔ ３の相互コンダクタンス２ｍと負荷
抵抗ＲＬ５６の積によって決まる電圧増幅変分だけ増幅
され、出力側に設けた直流遮断用コンデンサ５７を介し
て出力端２から出力される。一般に、電源変動に対する
安定度の向上、トランジスタのバラツキによる特性変動
の吸収、非直線歪の改善、よシ一層の広帯域化等を目的
として増幅回路に負帰還を施すことが広く用いられるが
、その−例として第５図に示すようにＦＥＴ３のドレイ
ンからゲートへの電圧帰還を行なうための抵抗Ｒｆ５４
を挿入して帰還路とする回路型式が公知である。コンデ
ンサＣｆ５５は帰還路の直流成分を遮断するためのもの
である。帰還量は、抵抗Ｒ１５２と抵抗Ｒ１５３と久方
信号源の出方インピーダンスとを並列にしたインピーダ
ンスの値と、帰還抵抗Ｒｆ５４との分圧比でほぼ定まる
。
（従来技術の問題点）
しかし、このような従来の帰還増幅回路においては、電
界効果トランジスタ自身の持つ容量等によシある程度以
上の高帯域化が難かしく、さらには帰還路が入力信号路
に接続されているために、該帰還増幅回路の入力インピ
ーダンスと帰還量とをそれぞれ独立に設定することが不
可能であるため回路設計に手間がかかシ、かつ入力イン
ピーダンスと帰還量の設定し得る範囲にかなシの制約を
受けるという欠点があった。
界効果トランジスタ自身の持つ容量等によシある程度以
上の高帯域化が難かしく、さらには帰還路が入力信号路
に接続されているために、該帰還増幅回路の入力インピ
ーダンスと帰還量とをそれぞれ独立に設定することが不
可能であるため回路設計に手間がかかシ、かつ入力イン
ピーダンスと帰還量の設定し得る範囲にかなシの制約を
受けるという欠点があった。
（発明の目的）
ｆａｌの本発明の目的は、前記の欠点を除去して入力イ
ンピーダンスと帰還量とをそれぞれ独立に設定でき広帯
域かつ回路設計が容易な広帯域負帰還増幅回路を提供す
ることにある。
ンピーダンスと帰還量とをそれぞれ独立に設定でき広帯
域かつ回路設計が容易な広帯域負帰還増幅回路を提供す
ることにある。
更に第２の発明の目的は、前記の欠点を除去しかつ帰還
路の一部を可変利得とすることによシ広帯域でなおかつ
利得を可変できる広帯域負帰還増幅回路を提供すること
Ｋある。
路の一部を可変利得とすることによシ広帯域でなおかつ
利得を可変できる広帯域負帰還増幅回路を提供すること
Ｋある。
更に第３の発明の目的は、前記の欠点を除去しかつ帰還
量を定める抵抗分圧比を変えることなく、帰還信号が印
加される電界効果トランジスタのゲ−ト電圧を可変する
ことによ）広帯域でなおかつ利得を可変できる広帯域負
帰還増幅回路を提供することにある。
量を定める抵抗分圧比を変えることなく、帰還信号が印
加される電界効果トランジスタのゲ−ト電圧を可変する
ことによ）広帯域でなおかつ利得を可変できる広帯域負
帰還増幅回路を提供することにある。
（発明の構成）
本発明によれば、電界効果トランジスタを増幅素子とし
て用いた広帯域負帰還増幅回路において、第１および第
２の電界効果トランジスタを有し前記第１の電界効果ト
ランジスタのドレインと前記第２の電界効果トランジス
タのソースとが直列に接続され、前記第１の電界効果ト
ランジスタのソースを抵抗Ｒと容量Ｃとの並列接続から
なる帯域補償回路を介して接地する増幅部と、前記増幅
部のトチラか一方のトランジスタのゲートに接続され走
入力信号を受ける入力端子と、前記増幅部の他方の電界
効果トランジスタのゲートに接続された前記第２の電界
効果トランジスタのドレイン出力信号の一部を帰還する
帰還回路と、前記第２の電界効果トランジスタのドレイ
ンに接続された出力端子とから構成されたことを特徴と
する広帯域負帰還増幅回路が得られる。
て用いた広帯域負帰還増幅回路において、第１および第
２の電界効果トランジスタを有し前記第１の電界効果ト
ランジスタのドレインと前記第２の電界効果トランジス
タのソースとが直列に接続され、前記第１の電界効果ト
ランジスタのソースを抵抗Ｒと容量Ｃとの並列接続から
なる帯域補償回路を介して接地する増幅部と、前記増幅
部のトチラか一方のトランジスタのゲートに接続され走
入力信号を受ける入力端子と、前記増幅部の他方の電界
効果トランジスタのゲートに接続された前記第２の電界
効果トランジスタのドレイン出力信号の一部を帰還する
帰還回路と、前記第２の電界効果トランジスタのドレイ
ンに接続された出力端子とから構成されたことを特徴と
する広帯域負帰還増幅回路が得られる。
本発明によれば、電界効果トランジスタを増幅素子とし
て用いた広帯域負帰還増幅回路において、第１および第
２の電界効果トランジスタを有し、前記第１の電界効果
トランジスタのドレインと前記第２の電界効果トランジ
スタのソースとが直列〈接続され、前記第１の電界効果
トランジスタのソースを抵抗Ｒと容量Ｃとの並列接続か
らなる帯域補償回路を介して接地する増幅部と、前記増
幅部のどちらか一方のトランジスタのゲルトに接続され
た入力信号を受ける入力端子と、前記増幅部の他方の電
界効果トランジスタのゲートに接続された前記第２の電
界効果トランジスタのドレイン出力信号の一部を帰還す
る可変抵抗を備えた可変帰還回路と、前記第２の電界効
果トランジスタのドレインに接続された出力端子とから
構成されたことを特徴とする広帯域負帰還増幅回路が得
られる。
て用いた広帯域負帰還増幅回路において、第１および第
２の電界効果トランジスタを有し、前記第１の電界効果
トランジスタのドレインと前記第２の電界効果トランジ
スタのソースとが直列〈接続され、前記第１の電界効果
トランジスタのソースを抵抗Ｒと容量Ｃとの並列接続か
らなる帯域補償回路を介して接地する増幅部と、前記増
幅部のどちらか一方のトランジスタのゲルトに接続され
た入力信号を受ける入力端子と、前記増幅部の他方の電
界効果トランジスタのゲートに接続された前記第２の電
界効果トランジスタのドレイン出力信号の一部を帰還す
る可変抵抗を備えた可変帰還回路と、前記第２の電界効
果トランジスタのドレインに接続された出力端子とから
構成されたことを特徴とする広帯域負帰還増幅回路が得
られる。
更に本発明によれば、電界効果トランジスタを増幅素子
として用いた広帯域負帰還増幅回路において、第１およ
び第２の電界効果トランジスタを有し、前記第１の電界
効果トランジスタのドレインと前記第２の電界効果トラ
ンジスタのソースとが直列に接続され、前記第１の電界
効果トランジスタのソースを抵抗Ｒと容量Ｃとの並列接
続からなる帯域補償回路を介して接地する増幅部と、前
記増幅部のどちらか一方のトランジスタのゲートに接続
された入力信号を受ける入力端子と、前記増幅部の他方
の電界効果トランジスタのゲー）Ｋ接続された前記第２
の電界効果トランジスタのドレイン出力信号の一部を帰
還すると共に該ゲート電圧を可変できる直流電源を備え
た可変帰還回路と、前記第２の電界効果トランジスタの
ドレインに接続された出力端子とから構成されたととを
特徴とする広帯域負帰還増幅回路が得られる。
として用いた広帯域負帰還増幅回路において、第１およ
び第２の電界効果トランジスタを有し、前記第１の電界
効果トランジスタのドレインと前記第２の電界効果トラ
ンジスタのソースとが直列に接続され、前記第１の電界
効果トランジスタのソースを抵抗Ｒと容量Ｃとの並列接
続からなる帯域補償回路を介して接地する増幅部と、前
記増幅部のどちらか一方のトランジスタのゲートに接続
された入力信号を受ける入力端子と、前記増幅部の他方
の電界効果トランジスタのゲー）Ｋ接続された前記第２
の電界効果トランジスタのドレイン出力信号の一部を帰
還すると共に該ゲート電圧を可変できる直流電源を備え
た可変帰還回路と、前記第２の電界効果トランジスタの
ドレインに接続された出力端子とから構成されたととを
特徴とする広帯域負帰還増幅回路が得られる。
（実施例）
以下図面を参照しながらまず第１の発明について詳細な
説明を行なう。
説明を行なう。
第１図は、Ｆ′ＥＴ３１のドレインとＦＥＴ３２のソー
スとが直列に接続し、ＦＥＴ３１のゲートにはコンデン
サＣ１５１を介して入力信号を印加し、ＦＥＴ３２のゲ
ートには帰還回路１ｏを介して出力信号の一部を印加す
るようＫし、更にＦＥＴ３１のソースをコンデンサＣｐ
１０１と抵抗１０２との並列接続で構成される帯域補償
回路１００を介してブランドに接地するようにした第１
の発明の実施態様の一例を示す図である。同図において
、Ｆ′ＥＴ３１゜３２の直流バイアスは負荷抵抗ＲＬ５
６を介して直流電源ＶＤＤ５９から加えられる。負荷抵
抗ＲＬ５６は、通常の抵抗の如く受動素子であってもあ
るいはＦＥＴを含む能動素子であってもよい。コンデン
サＣｔｓｉ 、Ｃ，５７、Ｃｔ５５Ｆｉいずれも直流遮
断用のコンデンサである。同図においては帰還回路１０
の構成の一例として交流結合による態様例を示した。入
力端ｌに入力された入力信号は、コンデンサＣ１５１に
よシ直流成分が遮断されてＦＥＴ３１のゲートに入力さ
れる。ＦＥＴ３１の直流ゲート電位は、抵抗Ｒ，５２，
Ｒ，５３からなるバイアス回路を介して直流電流ＶＧＧ
５８よシ加えられる。ＦＥＴ ３１によって増幅され
てドレインに出力される信号は、コンデンサＣ１５７に
よって直流成分が遮断され出力端２から出力される。こ
の出力される信号の周波数特性は、帯域補償回路１００
のコンデンサＣｐｌＯ１と抵抗Ｒｐ ｌ Ｏ２とで決ま
るピーキング特性を有してお夛、これによって帯域が改
善された広帯域特性となっている。このコンデンサＣｐ
１０１と抵抗Ｒｐ１０２の値は所望の特性にしたがって
適切に選定する事が必要である。一方、ＦＥＴ３２のゲ
ートには、帰還回路１ｏの帰還抵抗Ｒｆ５４を介して出
力信号の一部が入力される。この信号の位相は、入力端
１の入力信号の位相を反転したものである。ＦＥＴ３２
のゲート電位は、帰還回路１゜の抵抗Ｒ１１１と抵抗Ｒ
４１２で構成されるバイアス回路を介して直流電源Ｖｃ
ｃ ５８１から加えられる。
スとが直列に接続し、ＦＥＴ３１のゲートにはコンデン
サＣ１５１を介して入力信号を印加し、ＦＥＴ３２のゲ
ートには帰還回路１ｏを介して出力信号の一部を印加す
るようＫし、更にＦＥＴ３１のソースをコンデンサＣｐ
１０１と抵抗１０２との並列接続で構成される帯域補償
回路１００を介してブランドに接地するようにした第１
の発明の実施態様の一例を示す図である。同図において
、Ｆ′ＥＴ３１゜３２の直流バイアスは負荷抵抗ＲＬ５
６を介して直流電源ＶＤＤ５９から加えられる。負荷抵
抗ＲＬ５６は、通常の抵抗の如く受動素子であってもあ
るいはＦＥＴを含む能動素子であってもよい。コンデン
サＣｔｓｉ 、Ｃ，５７、Ｃｔ５５Ｆｉいずれも直流遮
断用のコンデンサである。同図においては帰還回路１０
の構成の一例として交流結合による態様例を示した。入
力端ｌに入力された入力信号は、コンデンサＣ１５１に
よシ直流成分が遮断されてＦＥＴ３１のゲートに入力さ
れる。ＦＥＴ３１の直流ゲート電位は、抵抗Ｒ，５２，
Ｒ，５３からなるバイアス回路を介して直流電流ＶＧＧ
５８よシ加えられる。ＦＥＴ ３１によって増幅され
てドレインに出力される信号は、コンデンサＣ１５７に
よって直流成分が遮断され出力端２から出力される。こ
の出力される信号の周波数特性は、帯域補償回路１００
のコンデンサＣｐｌＯ１と抵抗Ｒｐ ｌ Ｏ２とで決ま
るピーキング特性を有してお夛、これによって帯域が改
善された広帯域特性となっている。このコンデンサＣｐ
１０１と抵抗Ｒｐ１０２の値は所望の特性にしたがって
適切に選定する事が必要である。一方、ＦＥＴ３２のゲ
ートには、帰還回路１ｏの帰還抵抗Ｒｆ５４を介して出
力信号の一部が入力される。この信号の位相は、入力端
１の入力信号の位相を反転したものである。ＦＥＴ３２
のゲート電位は、帰還回路１゜の抵抗Ｒ１１１と抵抗Ｒ
４１２で構成されるバイアス回路を介して直流電源Ｖｃ
ｃ ５８１から加えられる。
ＦＥＴ３２に帰還される信号の大きさは、抵抗Ｒ１１１
と抵抗Ｒ４１２とを並列にした抵抗値と帰還抵抗Ｒｆ５
４の抵抗値との比によってほぼ決まる。
と抵抗Ｒ４１２とを並列にした抵抗値と帰還抵抗Ｒｆ５
４の抵抗値との比によってほぼ決まる。
第１図に示す回路は、ＦＥＴ３１とＦＥＴ３２とを直列
に接続し、ＦＥＴ３１のゲートには入力信号を、ＦＥＴ
３２のゲートには帰還信号を各々入力する構成をとって
いる。したがって、入力信号と帰還路とは分離すること
ができ、入力インピーダンスと帰還量とを各々独立に所
望の値に設定することが可能となシ、回路設計が容易で
ある。この場合入力インピーダンスの値は、通常ＦＥＴ
の入力インピーダンスがきわめて高いので、はぼ抵抗Ｒ
１５２と抵抗Ｒ１５３との並列値によって決められる。
に接続し、ＦＥＴ３１のゲートには入力信号を、ＦＥＴ
３２のゲートには帰還信号を各々入力する構成をとって
いる。したがって、入力信号と帰還路とは分離すること
ができ、入力インピーダンスと帰還量とを各々独立に所
望の値に設定することが可能となシ、回路設計が容易で
ある。この場合入力インピーダンスの値は、通常ＦＥＴ
の入力インピーダンスがきわめて高いので、はぼ抵抗Ｒ
１５２と抵抗Ｒ１５３との並列値によって決められる。
次に図面を参照して第２の発明についての詳細な説明を
行なう。
行なう。
第２図はＦＥＴ３１のドレインとＦＦ２Ｔ ３２のソー
スとを直列に接続し、ＦＥＴ３１のゲートには入力信号
を印加し、ＦＥＴ３２のゲートには出力信号の一部を可
変帰還回路３ｏあるいは４ｏを介して印加するようＫＬ
、更にＦ′ＥＴ３１のソースをコンデンサＣｐ１０１と
抵抗Ｒｐ１０２との並列接続で構成される帯域補償回路
１００を介してグランドに接地するようにした、第２の
発明の実施態様の一例を示し死因である。
スとを直列に接続し、ＦＥＴ３１のゲートには入力信号
を印加し、ＦＥＴ３２のゲートには出力信号の一部を可
変帰還回路３ｏあるいは４ｏを介して印加するようＫＬ
、更にＦ′ＥＴ３１のソースをコンデンサＣｐ１０１と
抵抗Ｒｐ１０２との並列接続で構成される帯域補償回路
１００を介してグランドに接地するようにした、第２の
発明の実施態様の一例を示し死因である。
第２図の回路構成は、第１図の回路における帰還抵抗Ｒ
ｆ５４のかわ）Ｋ可変抵抗Ｒｆｖ５４１を用いたもので
ある。ＦＥＴ３２への帰還信号は、可変帰還回路３０の
可変抵抗Ｒｆｖ５４１を介して印加される。この時の帰
還量は、可変抵抗Ｒｆｖ５４１の抵抗値と抵抗Ｒ，１１
，抵抗Ｒ４１２の並列抵抗値との比によって決まる。し
たがって、可変抵抗Ｒｆ、５４１を変化させることによ
）帰還量が変化し、増幅回路の利得を可変とすることが
できる。ＦＥＴ３２の直流ゲート電位は抵抗Ｒ，１１，
抵抗Ｒ４によって設定されるため可変抵抗Ｒｆｖ５４１
を変化させてもＦＥＴ３２の直流ゲート電位は一定に保
たれる。第２図の回路においても第１図の回路と同様に
帯域補償回路１００によって周波数特性の広帯域化が得
られる。また、入力信号路と帰還路とは分離することが
でき、入力インピーダンスと帰還量とを独立に設定が可
能な広帯域負帰還増幅回路が得られる。更に１回路設計
が容易であるという特長がある。また、第２図の回路を
用いることによシ入力信号レベルの変動に対応して利得
を変化させて常に一定出力信号レベルを得る、いわゆる
ＡＧＣ回路を構成することができる。第２図の回路は、
可変抵抗Ｒｆ、５４１を出力信号路とＦＥＴ３２のゲー
トとの間にコンデンサＣｆ５５を介して接続するととＫ
よシ帰還量を変える形式であるが、第３図の回路のよう
に第３図の可変抵抗Ｒｆｖを固定抵抗Ｒｆ４４とし、Ｆ
ＥＴ３２のゲートとアースとの間にコンデンサ０．４５
を介して可変抵抗Ｒｆ、４４１を接続して帰還量を可変
とする可変帰還回路４ｏを用いても利得可変の広帯域負
帰還増幅回路が得られる。
ｆ５４のかわ）Ｋ可変抵抗Ｒｆｖ５４１を用いたもので
ある。ＦＥＴ３２への帰還信号は、可変帰還回路３０の
可変抵抗Ｒｆｖ５４１を介して印加される。この時の帰
還量は、可変抵抗Ｒｆｖ５４１の抵抗値と抵抗Ｒ，１１
，抵抗Ｒ４１２の並列抵抗値との比によって決まる。し
たがって、可変抵抗Ｒｆ、５４１を変化させることによ
）帰還量が変化し、増幅回路の利得を可変とすることが
できる。ＦＥＴ３２の直流ゲート電位は抵抗Ｒ，１１，
抵抗Ｒ４によって設定されるため可変抵抗Ｒｆｖ５４１
を変化させてもＦＥＴ３２の直流ゲート電位は一定に保
たれる。第２図の回路においても第１図の回路と同様に
帯域補償回路１００によって周波数特性の広帯域化が得
られる。また、入力信号路と帰還路とは分離することが
でき、入力インピーダンスと帰還量とを独立に設定が可
能な広帯域負帰還増幅回路が得られる。更に１回路設計
が容易であるという特長がある。また、第２図の回路を
用いることによシ入力信号レベルの変動に対応して利得
を変化させて常に一定出力信号レベルを得る、いわゆる
ＡＧＣ回路を構成することができる。第２図の回路は、
可変抵抗Ｒｆ、５４１を出力信号路とＦＥＴ３２のゲー
トとの間にコンデンサＣｆ５５を介して接続するととＫ
よシ帰還量を変える形式であるが、第３図の回路のよう
に第３図の可変抵抗Ｒｆｖを固定抵抗Ｒｆ４４とし、Ｆ
ＥＴ３２のゲートとアースとの間にコンデンサ０．４５
を介して可変抵抗Ｒｆ、４４１を接続して帰還量を可変
とする可変帰還回路４ｏを用いても利得可変の広帯域負
帰還増幅回路が得られる。
次に図面を参照して第３の発明についての詳細な説明を
行なう。
行なう。
第４図はＦＥＴ３１のドレイントＦＥＴ３２のソースと
を直列に接続し、ＦＥＴ３１のゲートには入力信号を印
加し、ＦＥＴ３２のトランジスタのゲートには帰還抵抗
を介して出方信号の一部を印加すると共にＦＥＴ３２の
ゲートバイアス直流電圧として可変直流電圧源ＶＣＯＮ
Ｔ １３ ヲ設ケ、更ＫＦＥＴ３ｘのソースをコンデン
サＣｐ１０１と抵抗１０２との並列接続で構成される帯
域補償回路１００を介してグランドに接地するようＫし
た、第３の発明の実施態様の一例を示した回路図である
。入カ端１に入力された信号は、ＦＥ：Ｔ３１によって
増幅されてコンデンサＣ，５７によって直流成分が直流
遮断されて出力端２から出力される。この出力される信
号の周波数特性は、帯域補償回路１００のコンデンサＣ
ｐｌＯ１と抵抗Ｒｐ１０２とで決まるピーキング特性を
有しておシ、これＫよって帯域が改善された広帯域な特
性となっている。このコンデンサＣｐ１０１と抵抗Ｒｐ
１０２の値は所望の特性にしたがって適切に選定するこ
とが必要である。ＦＥＴ３２のゲートには、帰還抵抗Ｒ
ｆ５４を介してＦＥＴ３１の出力信号の一部が入力され
る。ＦＥＴ３２の直流ゲートバイアス電圧は、可変直流
電圧源ＶＣＯＮ７１３の出力電圧を、抵抗Ｒ，１１と抵
抗Ｒ４１２とで分圧した値となる。
を直列に接続し、ＦＥＴ３１のゲートには入力信号を印
加し、ＦＥＴ３２のトランジスタのゲートには帰還抵抗
を介して出方信号の一部を印加すると共にＦＥＴ３２の
ゲートバイアス直流電圧として可変直流電圧源ＶＣＯＮ
Ｔ １３ ヲ設ケ、更ＫＦＥＴ３ｘのソースをコンデン
サＣｐ１０１と抵抗１０２との並列接続で構成される帯
域補償回路１００を介してグランドに接地するようＫし
た、第３の発明の実施態様の一例を示した回路図である
。入カ端１に入力された信号は、ＦＥ：Ｔ３１によって
増幅されてコンデンサＣ，５７によって直流成分が直流
遮断されて出力端２から出力される。この出力される信
号の周波数特性は、帯域補償回路１００のコンデンサＣ
ｐｌＯ１と抵抗Ｒｐ１０２とで決まるピーキング特性を
有しておシ、これＫよって帯域が改善された広帯域な特
性となっている。このコンデンサＣｐ１０１と抵抗Ｒｐ
１０２の値は所望の特性にしたがって適切に選定するこ
とが必要である。ＦＥＴ３２のゲートには、帰還抵抗Ｒ
ｆ５４を介してＦＥＴ３１の出力信号の一部が入力され
る。ＦＥＴ３２の直流ゲートバイアス電圧は、可変直流
電圧源ＶＣＯＮ７１３の出力電圧を、抵抗Ｒ，１１と抵
抗Ｒ４１２とで分圧した値となる。
いま可変直流電源ＶＣＯＮ７１３の出力電圧を変化させ
ると、抵抗Ｒ，１１と抵抗Ｒ４１２の分圧比によって決
まるＦＥＴ３２の直流ゲートバイアス電圧が変化する。
ると、抵抗Ｒ，１１と抵抗Ｒ４１２の分圧比によって決
まるＦＥＴ３２の直流ゲートバイアス電圧が変化する。
これＫよって、ＦＥＴ３２の直流動作点が変化し、その
ためＦＥＴ３２の相互フンダクタンスが変わる。したが
って負帰還回路の電圧伝達関数、言い換えれば帰還量を
変化させることができる。すなわち、可変直流電圧源Ｖ
ＣＯＮ７１３を用いることによシ、負帰還増幅回路の利
得を可変とすることができる。この可変利得増幅回路は
、寄生インピーダンスを生じやすい可変抵抗素子を用い
ているので、利得量を大きく変えても利得の周波数特性
をほぼ平坦に保つことができるという特長がある。この
実施態様によれば、例えば入力信号レベルの変動に対応
して利得を変化させて常に一定出力信号レベルを得る、
いわゆるＡＧＣ回路を構成することができ、また入力イ
ンピーダンスと帰還量とをそれぞれ独立に設定が可能な
広帯域負帰還増幅回路が得られる。実に回路設計が容易
であるという特長がある。
ためＦＥＴ３２の相互フンダクタンスが変わる。したが
って負帰還回路の電圧伝達関数、言い換えれば帰還量を
変化させることができる。すなわち、可変直流電圧源Ｖ
ＣＯＮ７１３を用いることによシ、負帰還増幅回路の利
得を可変とすることができる。この可変利得増幅回路は
、寄生インピーダンスを生じやすい可変抵抗素子を用い
ているので、利得量を大きく変えても利得の周波数特性
をほぼ平坦に保つことができるという特長がある。この
実施態様によれば、例えば入力信号レベルの変動に対応
して利得を変化させて常に一定出力信号レベルを得る、
いわゆるＡＧＣ回路を構成することができ、また入力イ
ンピーダンスと帰還量とをそれぞれ独立に設定が可能な
広帯域負帰還増幅回路が得られる。実に回路設計が容易
であるという特長がある。
なお以上の説明では、広帯域増幅回路を構成するのに適
したＦＥＴとにＧａＡｓ ＰＥＴを用いる場合について
述べたが、本発明の範囲はこれにとどまるものではなく
、シリコンＦＥＴを用いた場合にも全く同様に適用でき
ることはもちろんである。
したＦＥＴとにＧａＡｓ ＰＥＴを用いる場合について
述べたが、本発明の範囲はこれにとどまるものではなく
、シリコンＦＥＴを用いた場合にも全く同様に適用でき
ることはもちろんである。
（発明の効果）
以上説明したように、第１の発明によれば、第１０ＦＥ
Ｔのドレインと第２０ＦＥＴのソースとを直列に接続し
、一方のＦＩＴのゲートには入力信号を印加し、他方の
ＦＥＴのゲートには帰還信号を印加するようにし、更に
入力信号を印加するＦＥＴのソースとグランドとの間に
コンデンサと抵抗とからなる帯域補償回路を接続して用
いることによシ、入力インピーダンスと帰還量とをそれ
ぞれ独立に設定することができ、かつ広帯域特性を有し
、なおかつ安定性の良い広帯域負帰還増幅回路が得られ
る。
Ｔのドレインと第２０ＦＥＴのソースとを直列に接続し
、一方のＦＩＴのゲートには入力信号を印加し、他方の
ＦＥＴのゲートには帰還信号を印加するようにし、更に
入力信号を印加するＦＥＴのソースとグランドとの間に
コンデンサと抵抗とからなる帯域補償回路を接続して用
いることによシ、入力インピーダンスと帰還量とをそれ
ぞれ独立に設定することができ、かつ広帯域特性を有し
、なおかつ安定性の良い広帯域負帰還増幅回路が得られ
る。
更に第２の発明によれば、第１の発明における広帯域負
帰還増幅回路の帰還路内の帰還抵抗として可変抵抗Ｒｆ
ｖを用いることＫよシ、利得が可変で入力インピーダン
スと帰還量とを独立に設定でき、安定性の良い周波数特
性のすぐれた広帯域負帰還増幅回路が得られる。
帰還増幅回路の帰還路内の帰還抵抗として可変抵抗Ｒｆ
ｖを用いることＫよシ、利得が可変で入力インピーダン
スと帰還量とを独立に設定でき、安定性の良い周波数特
性のすぐれた広帯域負帰還増幅回路が得られる。
更に第３の発明によれば、第１の発明における広帯域負
帰還増幅回路における帰還信号を印加するＦＥＴの直流
ゲートバイアス電圧を可変直流電圧源ＶＣＯＮＴを用い
て変化させることによ）、利得が可変で入力インピーダ
ンスと帰還量とを独立に設定でき、かつ周波数特性の良
い広帯域負帰還増幅回路が得られる。
帰還増幅回路における帰還信号を印加するＦＥＴの直流
ゲートバイアス電圧を可変直流電圧源ＶＣＯＮＴを用い
て変化させることによ）、利得が可変で入力インピーダ
ンスと帰還量とを独立に設定でき、かつ周波数特性の良
い広帯域負帰還増幅回路が得られる。
第１図は第１の発明の一実施例を示す回路図、第２図は
第２の発明の一実施例を示す回路図、第第５図は従来の
広帯域負帰還増幅回路を示す回路図である。 図において、 ３．３１．３２−・ＦＥＴ、５２，５３．１１，１２，
１０２−・・抵抗、５４．４４−帰還抵抗、５４１．４
４１・−・可変抵抗、５１，５７，１０１，５５．４５
−・コンデンサ、５６・・・負荷抵抗、１・・・入力端
、２・−出力端、５９．５８・−直流電源、１３・・・
可変直流電圧源。 −一□響ｒ 第１図 帯を戦線’（ｆ［ｌｉｌ豚 第 ２ 図 １ｍ、＄＊’４１１ Ｉｔ ｉ％− ＶＧＧＩＶｃｉｚ ！！４図
第２の発明の一実施例を示す回路図、第第５図は従来の
広帯域負帰還増幅回路を示す回路図である。 図において、 ３．３１．３２−・ＦＥＴ、５２，５３．１１，１２，
１０２−・・抵抗、５４．４４−帰還抵抗、５４１．４
４１・−・可変抵抗、５１，５７，１０１，５５．４５
−・コンデンサ、５６・・・負荷抵抗、１・・・入力端
、２・−出力端、５９．５８・−直流電源、１３・・・
可変直流電圧源。 −一□響ｒ 第１図 帯を戦線’（ｆ［ｌｉｌ豚 第 ２ 図 １ｍ、＄＊’４１１ Ｉｔ ｉ％− ＶＧＧＩＶｃｉｚ ！！４図
Claims (1)
- 【特許請求の範囲】 １、電界効果トランジスタを増幅素子として用いた広帯
域負帰還増幅回路において、第１および第２の電界効果
トランジスタを有し前記第１の電界効果トランジスタの
ドレインと前記第２の電界効果トランジスタのソースと
が直列に接続され、前記第１の電界効果トランジスタの
ソースを抵抗Ｒと容量Ｃとの並列接続からなる帯域補償
回路を介して接地する増幅部と、前記増幅部のどちらか
一方のトランジスタのゲートに接続された入力信号を受
ける入力端子と、前記増幅部の他方の電界効果トランジ
スタのゲートに接続された前記第２の電界効果トランジ
スタのドレイン出力信号の一部を帰還する帰還回路と、
前記第２の電界効果トランジスタのドレインに接続され
た出力端子とから構成されたことを特徴とする広帯域負
帰還増幅回路。 ２、電界効果トランジスタを増幅素子として用いた広帯
域負帰還増幅回路において、第１および第２の電界効果
トランジスタを有し、前記第１の電界効果トランジスタ
のドレインと前記第２の電界効果トランジスタのソース
とが直列に接続され、前記第１の電界効果トランジスタ
のソースを抵抗Ｒと容量Ｃとの並列接続からなる帯域補
償回路を介して接地する増幅部と、前記増幅部のどちら
か一方のトランジスタのゲートに接続された入力信号を
受ける入力端子と、前記増幅部の他方の電界効果トラン
ジスタのゲートに接続された前記第２の電界効果トラン
ジスタのドレイン出力信号の一部を帰還する可変抵抗を
備えた可変帰還回路と、前記第２の電界効果トランジス
タのドレインに接続された出力端子とから構成されたこ
とを特徴とする広帯域負帰還増幅回路。 ３、電界効果トランジスタを増幅素子として用いた広帯
域負帰還増幅回路において、第１および第２の電界効果
トランジスタを有し、前記第１の電界効果トランジスタ
のドレインと前記第２の電界効果トランジスタのソース
とが直列に接続され、前記第１の電界効果トランジスタ
のソースを抵抗Ｒと容量Ｃとの並列接続からなる帯域補
償回路を介して接地する増幅部と、前記増幅部のどちら
か一方のトランジスタのゲートに接続された入力信号を
受ける入力端子と、前記増幅部の他方の電界効果トラン
ジスタのゲートに接続され前記第２の電界効果トランジ
スタのドレイン出力信号の一部を帰還すると共に該ゲー
ト電圧を可変できる直流電源を備えた可変帰還回路と、
前記第２の電界効果トランジスタのドレインに接続され
た出力端子とから構成されたことを特徴とする広帯域負
帰還増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7483985A JPS61234107A (ja) | 1985-04-09 | 1985-04-09 | 広帯域負帰還増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7483985A JPS61234107A (ja) | 1985-04-09 | 1985-04-09 | 広帯域負帰還増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61234107A true JPS61234107A (ja) | 1986-10-18 |
Family
ID=13558900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7483985A Pending JPS61234107A (ja) | 1985-04-09 | 1985-04-09 | 広帯域負帰還増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61234107A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0528413A2 (en) * | 1991-08-19 | 1993-02-24 | Matsushita Electric Industrial Co., Ltd. | Gain control circuit and semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5183456A (ja) * | 1975-01-17 | 1976-07-22 | Tokyo Shibaura Electric Co | |
| JPS5916404A (ja) * | 1982-07-19 | 1984-01-27 | Nippon Telegr & Teleph Corp <Ntt> | 増幅回路 |
-
1985
- 1985-04-09 JP JP7483985A patent/JPS61234107A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5183456A (ja) * | 1975-01-17 | 1976-07-22 | Tokyo Shibaura Electric Co | |
| JPS5916404A (ja) * | 1982-07-19 | 1984-01-27 | Nippon Telegr & Teleph Corp <Ntt> | 増幅回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0528413A2 (en) * | 1991-08-19 | 1993-02-24 | Matsushita Electric Industrial Co., Ltd. | Gain control circuit and semiconductor device |
| EP0528413A3 (en) * | 1991-08-19 | 1993-11-18 | Matsushita Electric Ind Co Ltd | Gain control circuit and semiconductor device |
| US5319318A (en) * | 1991-08-19 | 1994-06-07 | Matsushita Electric Industrial Co., Ltd. | Gain control circuit and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038607A (en) | Complementary field effect transistor amplifier | |
| KR100427878B1 (ko) | 증폭회로 | |
| JPH05299944A (ja) | Ｒｆ電力増幅器 | |
| US6304142B1 (en) | Variable transconductance amplifier | |
| US3491307A (en) | Differential amplifier featuring pole splitting compensation and common mode feedback | |
| JPH06224647A (ja) | 増幅回路 | |
| US5963064A (en) | Linear transfer voltage to current circuit | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| US4496908A (en) | Negative feedback amplifier having GaAs FET's | |
| CA1286735C (en) | Cascaded internal impedance dependent amplifier with accurate variable gain control | |
| JP3574546B2 (ja) | 高周波可変利得増幅器 | |
| KR100256379B1 (ko) | 제어가능한 증폭기 회로 | |
| JPS61234107A (ja) | 広帯域負帰還増幅回路 | |
| US6927633B2 (en) | High frequency circuit with thin film resistor | |
| JPS62104303A (ja) | 広帯域負帰還増幅回路 | |
| US3955108A (en) | Transistor amplifier stage with device in its temperature compensated bias network used as preliminary amplifier | |
| JPH0630413B2 (ja) | 広帯域負帰還増幅回路 | |
| JP3147597B2 (ja) | モノリシック集積回路 | |
| JPH01188007A (ja) | 負帰還増幅回路 | |
| US4829265A (en) | Operational amplifier | |
| JPH04361410A (ja) | 広帯域増幅装置 | |
| US3208000A (en) | Stabilized amplifiers | |
| JPS61210710A (ja) | 広帯域負帰還増幅回路 | |
| JPS62136114A (ja) | 負帰還増幅回路 | |
| SU625301A1 (ru) | Каскодный усилитель |