JP3857794B2

JP3857794B2 - 再帰型フィルタ

Info

Publication number: JP3857794B2
Application number: JP33751197A
Authority: JP
Inventors: 眞秀高; 貴魯李
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1997-12-08
Filing date: 1997-12-08
Publication date: 2006-12-13
Anticipated expiration: 2017-12-08
Also published as: JPH11195959A

Description

【０００１】
【発明の属する技術分野】
本発明はマイクロウェーブフィルタに係り、特にマイクロウェーブモノリシック集積回路（MMIC）に適用されるチューニング可能な再帰型フィルタに関するものである。
【０００２】
【従来の技術】
携帯電話や個人携帯通信、位置確認システム（Global Positioning System）及び衛星放送などマイクロウェーブを用いた通信システムにおいては、小型でありながら消費電力の少なく、且つ選択度Ｑの高い高周波用フィルタ回路が必要になる。
【０００３】
上記のような高周波用フィルタ回路は低周波用フィルタと同様に、抵抗とインダクタ及びキャパシタを用いた受動フィルタで具現できる。受動フィルタはいくつかの伝送線路を適当に連結することによりできた分散回路要素を用いるか、あるいは実際の回路部品を用いて具現できる。
【０００４】
分散回路要素を用いる場合は伝送線路のチップ上で占める面積が多すぎるため、チップ面積の活用面では効率的でない。実際の回路部品を用いる場合にも、フィルタに用いられる抵抗とインダクタ及びキャパシタ等は全て小型で作製しなければならない。しかし、受動フィルタがモノリシック集積回路として作製される際に、反絶縁性基板上で具現される抵抗とインダクタンス及びキャパシタンスを超小型でありながら精密な値を有するように制御するのは容易でない。更に、受動フィルタは信号伝送の損失が多く、通過帯域のエッジが鋭利でないため、その選択度Ｑが低いという短所がある。
【０００５】
受動フィルタのこのような問題点を解決するためマイクロウェーブモノリシック集積回路（Microwave Monolithic Integrated Circuit: MMIC）には自動フィルタが多く利用されている。このような自動フィルタには再帰型フィルタ（Recursive Filter）及び横断フィルタ（Transversal Filter）と自動インダクタを用いたフィルタなどがある。
【０００６】
図１（ａ）は従来の1次再帰型フィルタのトポロジーを示している。図１（ａ）のフィルタはデルモンド氏など（M．Delmond、et al．）が学術紙（IEEE MMWMC Sym．Dig.,1995）の105-108ページに発表した論文“MMICで再帰型フィルタを用いたマイクロウェーブチューニング可能の能動フィルタの設計（Microwave tunable active filter design in MMIC technology using recursive filter）”に記載されている。前記フィルタには逆方向の経路に一つの増幅器が含まれており信号帯の雑音比を高めている。然し、図１（ａ）のフィルタは利得及び選択度が低いという問題点がある。
【０００７】
このため、フィルタの利得及び選択度を高めるために二つ以上のフィルタを直列に連結するフィルタが提案された。図１（ｂ）は図１（ａ）の単位フィルタ二つが直列に連結されている２次フィルタのトポロジーを示す。図１（ｂ）のフィルタはデルモンド氏等（M．Delmond、et al．）が学術紙（IEEE Int．Microwave Symp．Dig.,1996）の623-626ページに発表した論文“多重セル接近方式に基づいた高次モノリシック自動再帰型フィルタ（High-order monolithic active recursive filter based on multicellular approach）”に記載されている。
【０００８】
【発明が解決しようとする課題】
然し、図１（ｂ）のフィルタでは各単位フィルタごとにそれぞれ別の増幅器が用いられているが故に電力消耗及びチップ面積の消耗が多いという短所がある。一方、前記フィルタではフィルタの通過帯域を可変させるためにバラクタダイオード（Varactor diode）が用いられている。然し、バラクタのインピーダンスがバラクタ調整電圧により変わるため、フィルタ利得が中心周波数の調整により変化するようになる。図２はこのような現像を説明するためのグラフである。望ましくは、図２（ｂ）に示したように中心周波数が変化してもフィルタ利得は一定でなければならない。然し、図１（ｂ）のフィルタでは中心周波数が増加するに従って、図２（ａ）に示すようにフィルタ利得が減少する。
【０００９】
本発明の目的は前記の問題点を解決するために、電力消耗の少なく且つ中心周波数及び通過帯域が変化してもフィルタ利得が一定に保持されるチューニング可能なモノリシック再帰型フィルタを提供するにある。
【００１０】
【課題を解決するための手段】
上記の目的を達成するための本発明の一態様によればチューニング可能な１次再帰型フィルタが提供され、この１次再帰型フィルタは以下の構成を備える。すなわち、結合手段は入力信号と伝送線路とを通じてフィードバックされる信号を受け入れ、前記入力信号と前記フィードバックされた信号とを結合して結合された信号を出力する。可変利得増幅器は前記結合された信号を増幅して増幅された信号を出力する。分岐手段は前記増幅手段からの増幅された信号を分岐してその一部を出力し、他の一部を前記伝送線路を通じてフィードバックさせる。ここで、前記可変利得増幅器は、可変利得型カスコード増幅器と、前記可変利得型カスコード増幅器に連結され、前記可変利得型カスコード増幅器の周波数の応答に位相偏移を与えるためのバラクタダイオードとを含む。ここで、バラクタダイオードは、印加されるゲート電圧に応じて再帰型フィルタの中心周波数を変化させる。そして、可変利得型カスコード増幅器は、バラクタダイオードによって変化される中心周波数に対して再帰型フィルタが実質的に一定の利得を有するように、利得の調整が可能となっている。
【００１１】
一般には、カスコード増幅器は利得調節の範囲が広く、位相特性が利得や入力信号に比べて割に一定している。このようなカスコード増幅器の一定した位相特性によって、本発明のフィルタはバラクタダイオードにより中心周波数が変化しても一定した利得を保持できる。更に、本発明のフィルタでは総利得を増やすため増幅器が順方向の経路に位置している。
【００１２】
また、本発明の他の態様によれば、チューニング可能な２次再帰型フィルタが提供され、この２次再帰型フィルタは例えば以下の構成を備える。すなわち、二つの１次フィルタが並列に連結されており、第１伝送線路及び第２伝送線路をそれぞれ含む。前記二つの１次フィルタが共有する順方向の経路にはカスコード増幅器を含む増幅手段が配置されている。結合手段は入力信号と前記第１伝送線路を通じてフィードバックされる第１フィードバック信号及び前記第２伝送線路を通じてフィードバックされる第２フィードバック信号を受け入れ、前記入力信号と前記フィードバックされた第１及び第２フィードバック信号を結合し、結合された信号を出力する。前記増幅手段は前記結合された信号を増幅して増幅された信号を出力する。分岐手段は前記増幅手段からの増幅された信号を分岐して、その一部を出力し、他の一部を前記第１伝送線路を通じてフィードバックさせ、残りの一部を前記第２伝送線路を通じてフィードバックさせる。
【００１３】
前記第１伝送線路と第２伝送線路との長さは同一にするのが望ましい。一方、第１伝送線路と第２伝送線路の長さを相異なるようにして、前記２次再帰型フィルタをチューニングされた増幅器（Tuned Amplifier）として用いることもできる。
【００１４】
【発明の実施の形態】
以下、添付した図面に基づき本発明の望ましい実施形態について詳細に説明する。
【００１５】
＜第１の実施形態＞
図３は本発明による再帰型フィルタのトポロジーを示す。図３（ａ）及び図３（ｂ）は１次再帰型フィルタ及び２次再帰型フィルタをそれぞれ示している。本発明の再帰型フィルタにおいては、図３に示したように順方向の経路に増幅器が位置している。図３において、α、β及びγは結合期及び分割期における損失を示す。
【００１６】
図４は図１及び図３に示した増幅器の伝達特性を示す。それぞれの伝達関数はメイソンの利得公式によって得られたものである。更に、前記利得公式は基礎的な制御工学の教材に記載されており、本発明の属する技術分野の当業者にとって明らかなものである。よって、伝達関数の誘導過程につき詳しい説明は省略する。図４において、τcdは結合期及び分割期での位相遅延を示す。１次フィルタの場合、増幅器が順方向の経路に位置しているが故に本発明のフィルタの利得は従来のフィルタに比べて|Ｓ２１|程増加する。
【００１７】
図５は図４の伝達関数に係る利得特性を示したグラフである。図４の表から予想されるように、本発明の１次再帰型フィルタは従来のフィルタに比べてその利得が大きい。２次フィルタの場合にも、本発明の２次フィルタは従来のフィルタより大きい利得を有することになる。従って、同一の利得の増幅器を具現しようとする場合に本発明のフィルタを用いるならば電力消耗を抑えることができる。
【００１８】
＜第２の実施形態＞
図６は本発明に係る１次再帰型フィルタの望ましい実施形態を示す回路図である。１次再帰型フィルタは伝送線路TL1と、結合部10と、増幅回路20と、分岐部30とを含む。
【００１９】
伝送線路TL1は増幅回路20から出力された信号のうちその一部がフィードバックされる経路を提供する。結合部10は入力信号Vinと前記伝送線路TL1を通じてフィードバックされる信号を受け入れ、前記入力信号とフィードバックされた信号とを結合して結合された信号を出力する。
【００２０】
増幅回路20は結合部10から出力される結合信号を増幅して増幅された信号を出力する。本実施形態において、増幅回路20はトランジスタQ1、Q2を含む可変利得型カスコード増幅器を具備している。前記トランジスタQ1、Q2は金属−半導体の電界効果のトランジスタMESFETや金属−酸化膜−半導体の電界効果のトランジスタMOSFET構造からなっており、反絶縁性化合物半導体の基板上のドーピングされたエピタキシアル層で具現される。前記化合物半導体としてはガリウムヒ素GaAsあるいは燐火インジウムInPが用いられる。トランジスタQ1のゲートには結合部10から出力される信号がキャパシタC1を通じて入力される。トランジスタQ1のソースは、並列に連結されている抵抗R1とキャパシタC2とを通じて接地されている。前記抵抗R1はトランジスタQ1のバイアスを安定させる役割をし、前記キャパシタC2は交流信号に対して前記抵抗R1に対するバイパス経路を提供する。
【００２１】
更に、トランジスタQ1のゲートには抵抗R2を通じてゲートバイアス電圧Vg1が印加される。この時、トランジスタQ1のゲートと抵抗R2の間にインピーダンス整合のためのインダクタL1が追加されることもあり得る。キャパシタC3はゲートバイアス電圧Vg1の変動による交流成分がトランジスタQ1のゲートに混入されるのを防止する。
【００２２】
一方、トランジスタQ2のソースはトランジスタQ1のドレインに連結されている。トランジスタQ2のゲートには抵抗R3を通してゲートバイアス電圧Vg2が印加される。キャパシタC4はゲートバイアス電圧Vg2の変動による交流成分がトランジスタQ2のゲートに混入されるのを防止する。抵抗R4は回路を安定させるためのフィードバック経路を提供する。この時、交流成分のみをフィードバックさせるためにキャパシタC5が抵抗R4に連結されている。
【００２３】
トランジスタQ2のドレインはRFチョークインダクタL2を通じてバイアス電圧Vddが印加される。前記RFチョークインダクタL2は増幅されたRF信号がバイアス電圧Vdd印加端子を通じて流出されるのを防止して増幅されたRF信号を分岐部30に進める。そして、前記RFチョークインダクタL2は増幅回路20と分岐部30との間のインピーダンス整合にも寄与する。キャパシタC6はバイアス電圧Vddの変動による交流成分が増幅されたRF信号に混入されるのを防止する。キャパシタC7を通じてトランジスタQ2のドレインに連結されている抵抗RLはトランジスタQ2の負荷抵抗として作用する。
【００２４】
トランジスタQ2の反対側のキャパシタC7端子にはバラクタダイオードVCが備えられている。前記バラクタダイオードVCにはソースとドレインが連結されているMESFETもしくはMOSFETが用いられる。バラクタダイオードVCとして用いられるトランジスタのゲートには抵抗R5を通してチューニング電圧Vtuneが印加され、このチューニング電圧VtuneによりバラクタダイオードVCのキャパシタンスが変化する。このようなキャパシタンスの変化は可変利得型カスコード増幅器の周波数の反応に位相偏移を与えてフィルタの中心周波数及びそれに伴う通過帯域が変化する。前記トランジスタのソース及びドレインは接地されている。キャパシタC8はチューニング電圧Vtuneの変動が増幅されたRF信号に混入されるのを防止する。
【００２５】
また、トランジスタQ2の反対側のキャパシタC7端子には分岐部30とのインピーダンス整合のためのインダクタL3の一端子が連結される。前記インダクタL3の他端子は分岐部30に接続されている。分岐部30は前記増幅回路20から出力される増幅された信号を分岐してその一部を出力信号Voutとして出力し、他の一部を前記伝送線路TL1を通じてフィードバックさせる。
【００２６】
一方、本発明の他の実施形態においては、トランジスタQ1のソース抵抗R1や並列フィードバック抵抗R4が採用されないこともあり得る。このようにトランジスタQ1のソース抵抗R1や並列フィードバック抵抗R4を使わないと、カスコード増幅器の利得が増加してDC電力消耗を大いに省くことができる。
【００２７】
図７は図６に示したフィルタにおいてゲートバイアスVg2によるフィルタ利得と選択度Ｑの変化を示している。ゲートバイアスVg2が0.7Vから2.7Vに変化する時にフィルタ利得は−9.7dBから10.0dBに調節できる。ここで、選択度Ｑは9.1から37.7に変化する。更に、図７では、利得が変化しても中心周波数は変化せずほぼ一定していることを示している。これは、カスコード増幅器では利得に拘わらずに位相特性が一定しているということを明らかにしている。
【００２８】
図８は図６に示した１次再帰型フィルタの周波数特性を示す。図８に示したように、バラクタのゲート電圧Vtuneをチューニングすることで中心周波数fcを3.74GHz乃至3.86Ghzの範囲内で遷移できる。ここで、中心周波数における利得はカスコード増幅器の利得を調整することによって一定に保持される。
【００２９】
＜第３の実施形態＞
図９は本発明の第3の実施形態による２次再帰型フィルタの望ましい実施形態を示す回路図である。２次再帰型フィルタは二つの伝送線路TL2、TL3と、結合部40と、増幅回路50と、分岐部60とを含む。
【００３０】
図９の２次再帰型フィルタにおいて、分岐部60は増幅回路50から出力される増幅された信号を三つに分岐してそのうち何れか一つを出力信号Voutとして出力し、残りの分岐された信号を伝送線路TL2、TL3を通してフィードバックさせる。結合部40は入力信号Vinと前記伝送線路TL2、TL3を通じてフィードバックされる信号とを受け入れ、前記入力信号とフィードバックされた信号を結合して結合された信号を出力する。増幅回路50は結合部40から出力される結合された信号を増幅して増幅された信号を出力する。図９の２次再帰型フィルタにおいて、増幅回路50の構成は図６の１次再帰型フィルタの構成と等しい。よって、図６と同一の参照番号が与えられており、これにつき詳しい説明は省略する。
【００３１】
図１０は図９に示した２次再帰型フィルタの周波数特性を示す。示したように、バラクタのゲート電圧Vtuneをチューニングすることで中心周波数fcを3.51GHz乃至3.66Ghzの範囲内で遷移できる。1次フィルタにおいてと同じく、カスコード増幅器の利得を調整することによって中心周波数における利得を一定に保持できる。
【００３２】
図１１は反絶縁性基板上で作製された本発明による再帰型フィルタモノリシックICの引伸し写真である。図１１（ａ）は1次再帰型フィルタを示し、図１１（ｂ）は２次再帰型フィルタを示している。図１１のモノリシックICは反絶縁性GaAs基板上で作製されたものである。写真では螺旋状のインダクタと、各キャパシタ極板の片方、相互接続（Interconnection）パターンのみが露出されており、前記反絶縁性GaAs基板上のエピタキシアル層で形成されるトランジスタ及びバラクタと、薄膜フィルムからなる抵抗は露出されていない。
【００３３】
図１２は1次再帰型フィルタ及び２次再帰型フィルタの利得特性をカスコード増幅器の利得特性と比較するための図面である。図１２は２種のバイアス条件下における１次再帰型フィルタ及び２次再帰型フィルタとカスコード増幅器の利得を示した。前記二つの状態のうち何れか一つはVddが4.7V、Ids=4.1mAの場合であり、この時の電力消耗は19.2mWになる。それから残りの一つの状態はVddが5.5V、Ids=8.5mAの場合であり、この時の電力消耗は19.2mWになる。図１２で再帰型フィルタの測られた利得はシミュレーションによる図５の予想値より少ないことが分かる。これは、結合部及び分配部における損失と逆方向の経路にある伝送線路の長さのためである。
【００３４】
一方、図９に示した回路はチューニングされた増幅器として用いられることもあり得る。図９に示した回路が２次再帰型フィルタとして用いられる場合は、伝送線路TL2の長さと伝送線路TL3の長さを同一にするのが望ましい。反面、図９の回路がチューニングされた増幅器として用いられる場合には、伝送線路TL2と伝送線路TL3はそれぞれ異なる長さを有するのが望ましい。
【００３５】
伝送線路TL2の含まれた閉ループにより作製される利得特性の中心周波数をf2とし、伝送線路TL3の含まれた閉ループにより作製される利得特性の中心周波数をf3とした場合にチューニングされた増幅器の利得特性が図１３に示されている。示したように、チューニングされた増幅器は大体前記中心周波数f2、f3の間の範囲内にある周波数領域の信号のみを選択的に増幅する効果を有する。一般には、伝送線路が長いほど中心周波数は低くなるので、図１２では伝送線路TL2の長さが伝送線路TL3より短いと仮定している。
【００３６】
【発明の効果】
以上のように、本発明の再帰型フィルタにおいてはカスコード増幅器が増幅器として用いられるため、中心周波数の調整によって利得が増減する場合にその増減された利得を改めて調整することによって中心周波数の調整に拘わらずに一定した利得を得られる。殊に、本発明の２次再帰型フィルタにおいてはフィルタを並列に連結し、一つの増幅器を順方向の経路に配置したため、少量の電力で所望の利得を得られる。
【００３７】
【図面の簡単な説明】
【図１】（ａ）は従来の再帰型フィルタのトポロジーにおいて、1次再帰型フィルタのトポロジーを示した図であり、（ｂ）は従来の再帰型フィルタのトポロジーにおいて、２次再帰型フィルタのトポロージを示した図である。
【図２】図１の（ｂ）に示したフィルタにおいて、中心周波数が増加するにつれフィルタ利得が減少することを説明するための図である。
【図３】（ａ）は本発明に係る再帰型フィルタのトポロジーにおいて、１次再帰型フィルタのトポロジーを示した図であり、（ｂ）は、本発明に係る再帰型フィルタのトポロジーにおいて、２次再帰型フィルタのトポロジーを示した図である。
【図４】図１及び図３に示した増幅器の伝達特性を示す図である。
【図５】図４の伝達関数に係る利得特性を示したグラフである。
【図６】本発明に係る１次再帰型フィルタの望ましい実施形態を示した回路図である。
【図７】図６に示したフィルタにおいて、ゲートバイアスに対するフィルタ利得と選択度の変化を示す図である。
【図８】図６に示した１次再帰型フィルタの周波数特性を示す図である。
【図９】本発明に係る２次再帰型フィルタの望ましい実施形態を示した回路図である。
【図１０】図９に示した２次再帰型フィルタの周波数特性を示す図である。
【図１１】作製された再帰型フィルタモノリシックICの引伸ばし写真を表す図である。
【図１２】１次再帰型フィルタ及び２次再帰型フィルタの利得特性をカスコード増幅器の利得特性と比較するための図である。
【図１３】図９の回路がチューニングされた増幅器として用いられる場合の利得特性を示した図である。

Claims

伝送線路と、
入力信号と、前記伝送線路を通じてフィードバックされる信号とを受け入れ、前記入力信号と前記フィードバックされた信号とを結合して結合された信号を出力する結合手段と、
前記結合された信号を増幅して増幅された信号を出力する増幅手段と、
前記増幅手段からの増幅された信号を分岐してその一部を出力し、残りの一部を前記伝送線路を通じてフィードバックさせる分岐手段とを含む再帰型フィルタであって、
前記増幅手段は、
可変利得型カスコード増幅器と、
前記可変利得型カスコード増幅器に接続され、前記可変利得型カスコード増幅器の周波数の応答に位相偏移を与えるためのバラクタダイオードとを含み、
前記バラクタダイオードは、印加されるゲート電圧に応じて前記再帰型フィルタの中心周波数を変化させ、
前記可変利得型カスコード増幅器は、前記バラクタダイオードによって変化される中心周波数に対して前記再帰型フィルタが実質的に一定の利得を有するように利得を調整可能であることを特徴とする再帰型フィルタ。
第１長さを有する第１伝送線路と、
第２長さを有する第２伝送線路と、
入力信号と、前記第１伝送線路を通じてフィードバックされる第１フィードバック信号と、前記第２伝送線路を通じてフィードバックされる第２フィードバック信号とを受け入れ、前記入力信号と前記フィードバックされた第１及び第２フィードバック信号を結合して結合された信号を出力する結合手段と、
前記結合された信号を増幅して増幅された信号を出力する増幅手段と、
前記増幅手段からの増幅された信号を分岐し、その一部を出力し、他の一部を前記第１伝送線路を通じてフィードバックさせ、更に残りの一部を前記第２伝送線路を通じてフィードバックさせる分岐手段とを備えることを特徴とする再帰型フィルタ。
前記第１長さと前記第２長さが同一であることを特徴とする請求項２に記載の再帰型フィルタ。
前記増幅手段は、
可変利得型カスコード増幅器と、
前記可変利得型カスコード増幅器に接続され、前記可変利得型カスコード増幅器の周波数の応答に位相偏移を与えるためのバラクタダイオードとを含むことを特徴とする請求項３に記載の再帰型フィルタ。
前記可変利得型カスコード増幅器は、
ゲートが前記結合手段に連結されており、ソースが接地されている第１トランジスタと、
前記第１トランジスタのゲートをバイアスするための第１バイアス手段と、
ソースが前記第１トランジスタのドレインに連結されており、ドレインが前記分岐手段に連結されている第２トランジスタと、
前記第２トランジスタのゲートをバイアスするための第２バイアス手段とを含むことを特徴とする請求項４に記載の再帰型フィルタ。
前記可変利得型カスコード増幅器は、前記第２トランジスタのドレインと前記第１トランジスタのゲートとの間に連結されているフィードバック抵抗を更に含むことを特徴とする請求項５に記載の再帰型フィルタ。
前記可変利得型カスコード増幅器は、一端子が前記第２トランジスタのドレインに連結されており、他端子が接地されている負荷抵抗を更に含むことを特徴とする請求項５に記載の再帰型フィルタ。
前記可変利得型カスコード増幅器は、一端子が前記第２トランジスタのドレインに連結されており、他端子が電源電圧に連結されているチョークインダクタを更に含むことを特徴とする請求項５に記載の再帰型フィルタ。
前記可変利得型カスコード増幅器は、
一端子が前記第２トランジスタのドレインに連結されているキャパシタと、
一端子が前記キャパシタの他端子に連結されており、他端子は接地されているバラクタダイオードとを更に含むことを特徴とする請求項５に記載の再帰型フィルタ。
前記バラクタダイオードは、ソースとドレインが相互連結されているMESFETであることを特徴とする請求項９に記載の再帰型フィルタ。
前記バラクタダイオードは、ソースとドレインが相互連結されているMOSFETであることを特徴とする請求項９に記載の再帰型フィルタ。
前記可変利得型カスコード増幅器は、
前記結合手段とのインピーダンス整合のための第１インピーダンス整合手段と、
前記分岐手段とのインピーダンス整合のための第２インピーダンス整合手段とを更に含むことを特徴とする請求項５に記載の再帰型フィルタ。
前記第１長さと前記第２長さがそれぞれ異なることを特徴とする請求項２に記載の再帰型フィルタ。