JPH11195959A

JPH11195959A - モノリシック再帰型フィルタ

Info

Publication number: JPH11195959A
Application number: JP33751197A
Authority: JP
Inventors: Shinshu Ko; 眞秀高; Kiro Ri; 貴魯李
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1997-12-08
Filing date: 1997-12-08
Publication date: 1999-07-21
Anticipated expiration: 2017-12-08
Also published as: JP3857794B2

Abstract

(57)【要約】【課題】マイクロウェーブモノリシック集積回路MMICに
適用されるチューニング可能の再帰型フィルターを提供
する。【解決手段】チューニング可能な２次モノリシック再帰
型フィルターにおいて、二つの１次フィルターは並列に
連結され、第１伝送線路及び第２伝送線路をそれぞれ含
む。２つの１次フィルターの共有する順方向の経路には
カスコード増幅器を含む増幅部が配置される。結合部は
入力信号と、第１及び第２伝送線路を通じてフィードバ
ックされる第１及び第２フィードバック信号を受け入
れ、入力信号と第１及び第２フィードバック信号を結合
して結合された信号を出力する。増幅部は結合された信
号を増幅して増幅信号を出力する。分岐部は増幅器から
の増幅信号を分岐し、その一つを出力し、他の二つを夫
々第１及び第２伝送線路を通じてフィードバックさせ
る。従って、中心周波数の調整に拘わらずに一定した利
得を得ることができ、少量の電力で所望の利得を得られ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイクロウェーブフ
ィルタに係り、特にマイクロウェーブモノリシック集積
回路（MMIC）に適用されるチューニング可能な再帰型フ
ィルタに関するものである。

【０００２】

【従来の技術】携帯電話や個人携帯通信、位置確認シス
テム（Global Positioning System）及び衛星放送など
マイクロウェーブを用いた通信システムにおいては、小
型でありながら消費電力の少なく、且つ選択度Ｑの高い
高周波用フィルタ回路が必要になる。

【０００３】上記のような高周波用フィルタ回路は低周
波用フィルタと同様に、抵抗とインダクタ及びキャパシ
タを用いた受動フィルタで具現できる。受動フィルタは
いくつかの伝送線路を適当に連結することによりできた
分散回路要素を用いるか、あるいは実際の回路部品を用
いて具現できる。

【０００４】分散回路要素を用いる場合は伝送線路のチ
ップ上で占める面積が多すぎるため、チップ面積の活用
面では効率的でない。実際の回路部品を用いる場合に
も、フィルタに用いられる抵抗とインダクタ及びキャパ
シタ等は全て小型で作製しなければならない。しかし、
受動フィルタがモノリシック集積回路として作製される
際に、反絶縁性基板上で具現される抵抗とインダクタン
ス及びキャパシタンスを超小型でありながら精密な値を
有するように制御するのは容易でない。更に、受動フィ
ルタは信号伝送の損失が多く、通過帯域のエッジが鋭利
でないため、その選択度Ｑが低いという短所がある。

【０００５】受動フィルタのこのような問題点を解決す
るためマイクロウェーブモノリシック集積回路（Microw
ave Monolithic Integrated Circuit: MMIC）には自動
フィルタが多く利用されている。このような自動フィル
タには再帰型フィルタ（Recursive Filter）及び横断フ
ィルタ（Transversal Filter）と自動インダクタを用い
たフィルタなどがある。

【０００６】図１（ａ）は従来の1次再帰型フィルタの
トポロジーを示している。図１（ａ）のフィルタはデル
モンド氏など（M．Delmond、et al．）が学術紙（IEEE
MMWMC Sym．Dig.,1995）の105-108ページに発表した論
文“MMICで再帰型フィルタを用いたマイクロウェーブチ
ューニング可能の能動フィルタの設計（Microwave tuna
ble active filter design in MMIC technology using
recursive filter）”に記載されている。前記フィルタ
には逆方向の経路に一つの増幅器が含まれており信号帯
の雑音比を高めている。然し、図１（ａ）のフィルタは
利得及び選択度が低いという問題点がある。

【０００７】このため、フィルタの利得及び選択度を高
めるために二つ以上のフィルタを直列に連結するフィル
タが提案された。図１（ｂ）は図１（ａ）の単位フィル
タ二つが直列に連結されている２次フィルタのトポロジ
ーを示す。図１（ｂ）のフィルタはデルモンド氏等
（M．Delmond、et al．）が学術紙（IEEE Int．Microwa
veSymp．Dig.,1996）の623-626ページに発表した論文
“多重セル接近方式に基づいた高次モノリシック自動再
帰型フィルタ（High-order monolithic active recursi
ve filter based on multicellular approach）”に記
載されている。

【０００８】

【発明が解決しようとする課題】然し、図１（ｂ）のフ
ィルタでは各単位フィルタごとにそれぞれ別の増幅器が
用いられているが故に電力消耗及びチップ面積の消耗が
多いという短所がある。一方、前記フィルタではフィル
タの通過帯域を可変させるためにバラクタダイオード
（Varactor diode）が用いられている。然し、バラクタ
のインピーダンスがバラクタ調整電圧により変わるた
め、フィルタ利得が中心周波数の調整により変化するよ
うになる。図２はこのような現像を説明するためのグラ
フである。望ましくは、図２（ｂ）に示したように中心
周波数が変化してもフィルタ利得は一定でなければなら
ない。然し、図１（ｂ）のフィルタでは中心周波数が増
加するに従って、図２（ａ）に示すようにフィルタ利得
が減少する。

【０００９】本発明の目的は前記の問題点を解決するた
めに、電力消耗の少なく且つ中心周波数及び通過帯域が
変化してもフィルタ利得が一定に保持されるチューニン
グ可能なモノリシック再帰型フィルタを提供するにあ
る。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の一態様によればチューニング可能な１次モ
ノリシック再帰型フィルタが提供され、この１次モノリ
シック再帰型フィルタは以下の構成を備える。すなわ
ち、結合手段は入力信号と伝送線路とを通じてフィード
バックされる信号を受け入れ、前記入力信号と前記フィ
ードバックされた信号とを結合して結合された信号を出
力する。可変利得増幅器は前記結合された信号を増幅し
て増幅された信号を出力する。分岐手段は前記増幅手段
からの増幅された信号を分岐してその一部を出力し、他
の一部を前記伝送線路を通じてフィードバックさせる。
ここで、前記可変利得増幅器は、可変利得型カスコード
増幅器と、前記可変利得型カスコード増幅器に連結さ
れ、前記可変利得型カスコード増幅器の周波数の応答に
位相偏移を与えるためのバラクタダイオードとを含む。

【００１１】一般には、カスコード増幅器は利得調節の
範囲が広く、位相特性が利得や入力信号に比べて割に一
定している。このようなカスコード増幅器の一定した位
相特性によって、本発明のフィルタはバラクタダイオー
ドにより中心周波数が変化しても一定した利得を保持で
きる。更に、本発明のフィルタでは総利得を増やすため
増幅器が順方向の経路に位置している。

【００１２】また、本発明の他の態様によれば、チュー
ニング可能な２次モノリシック再帰型フィルタが提供さ
れ、この２次モノリシック再帰型フィルタは例えば以下
の構成を備える。すなわち、二つの１次フィルタが並列
に連結されており、第１伝送線路及び第２伝送線路をそ
れぞれ含む。前記二つの１次フィルタが共有する順方向
の経路にはカスコード増幅器を含む増幅手段が配置され
ている。結合手段は入力信号と前記第１伝送線路を通じ
てフィードバックされる第１フィードバック信号及び前
記第２伝送線路を通じてフィードバックされる第２フィ
ードバック信号を受け入れ、前記入力信号と前記フィー
ドバックされた第１及び第２フィードバック信号を結合
し、結合された信号を出力する。前記増幅手段は前記結
合された信号を増幅して増幅された信号を出力する。分
岐手段は前記増幅手段からの増幅された信号を分岐し
て、その一部を出力し、他の一部を前記第１伝送線路を
通じてフィードバックさせ、残りの一部を前記第２伝送
線路を通じてフィードバックさせる。

【００１３】前記第１伝送線路と第２伝送線路との長さ
は同一にするのが望ましい。一方、第１伝送線路と第２
伝送線路の長さを相異なるようにして、前記２次モノリ
シック再帰型フィルタをチューニングされた増幅器（Tu
ned Amplifier）として用いることもできる。

【００１４】

【発明の実施の形態】以下、添付した図面に基づき本発
明の望ましい実施形態について詳細に説明する。

【００１５】＜第１の実施形態＞図３は本発明による再
帰型フィルタのトポロジーを示す。図３（ａ）及び図３
（ｂ）は１次再帰型フィルタ及び２次再帰型フィルタを
それぞれ示している。本発明の再帰型フィルタにおいて
は、図３に示したように順方向の経路に増幅器が位置し
ている。図３において、α、β及びγは結合期及び分割
期における損失を示す。

【００１６】図４は図１及び図３に示した増幅器の伝達
特性を示す。それぞれの伝達関数はメイソンの利得公式
によって得られたものである。更に、前記利得公式は基
礎的な制御工学の教材に記載されており、本発明の属す
る技術分野の当業者にとって明らかなものである。よっ
て、伝達関数の誘導過程につき詳しい説明は省略する。
図４において、τcdは結合期及び分割期での位相遅延を
示す。１次フィルタの場合、増幅器が順方向の経路に位
置しているが故に本発明のフィルタの利得は従来のフィ
ルタに比べて|Ｓ２１|程増加する。

【００１７】図５は図４の伝達関数に係る利得特性を示
したグラフである。図４の表から予想されるように、本
発明の１次再帰型フィルタは従来のフィルタに比べてそ
の利得が大きい。２次フィルタの場合にも、本発明の２
次フィルタは従来のフィルタより大きい利得を有するこ
とになる。従って、同一の利得の増幅器を具現しようと
する場合に本発明のフィルタを用いるならば電力消耗を
抑えることができる。

【００１８】＜第２の実施形態＞図６は本発明に係る１
次再帰型フィルタの望ましい実施形態を示す回路図であ
る。１次再帰型フィルタは伝送線路TL1と、結合部10
と、増幅回路20と、分岐部30とを含む。

【００１９】伝送線路TL1は増幅回路20から出力された
信号のうちその一部がフィードバックされる経路を提供
する。結合部10は入力信号Vinと前記伝送線路TL1を通じ
てフィードバックされる信号を受け入れ、前記入力信号
とフィードバックされた信号とを結合して結合された信
号を出力する。

【００２０】増幅回路20は結合部10から出力される結合
信号を増幅して増幅された信号を出力する。本実施形態
において、増幅回路20はトランジスタQ1、Q2を含む可変
利得型カスコード増幅器を具備している。前記トランジ
スタQ1、Q2は金属−半導体の電界効果のトランジスタME
SFETや金属−酸化膜−半導体の電界効果のトランジスタ
MOSFET構造からなっており、反絶縁性化合物半導体の基
板上のドーピングされたエピタキシアル層で具現され
る。前記化合物半導体としてはガリウムヒ素GaAsあるい
は燐火インジウムInPが用いられる。トランジスタQ1の
ゲートには結合部10から出力される信号がキャパシタC1
を通じて入力される。トランジスタQ1のソースは、並列
に連結されている抵抗R1とキャパシタC2とを通じて接地
されている。前記抵抗R1はトランジスタQ1のバイアスを
安定させる役割をし、前記キャパシタC2は交流信号に対
して前記抵抗R1に対するバイパス経路を提供する。

【００２１】更に、トランジスタQ1のゲートには抵抗R2
を通じてゲートバイアス電圧Vg1が印加される。この
時、トランジスタQ1のゲートと抵抗R2の間にインピーダ
ンス整合のためのインダクタL1が追加されることもあり
得る。キャパシタC3はゲートバイアス電圧Vg1の変動に
よる交流成分がトランジスタQ1のゲートに混入されるの
を防止する。

【００２２】一方、トランジスタQ2のソースはトランジ
スタQ1のドレインに連結されている。トランジスタQ2の
ゲートには抵抗R3を通してゲートバイアス電圧Vg2が印
加される。キャパシタC4はゲートバイアス電圧Vg2の変
動による交流成分がトランジスタQ2のゲートに混入され
るのを防止する。抵抗R4は回路を安定させるためのフィ
ードバック経路を提供する。この時、交流成分のみをフ
ィードバックさせるためにキャパシタC5が抵抗R4に連結
されている。

【００２３】トランジスタQ2のドレインはRFチョークイ
ンダクタL2を通じてバイアス電圧Vddが印加される。前
記RFチョークインダクタL2は増幅されたRF信号がバイア
ス電圧Vdd印加端子を通じて流出されるのを防止して増
幅されたRF信号を分岐部30に進める。そして、前記RFチ
ョークインダクタL2は増幅回路20と分岐部30との間のイ
ンピーダンス整合にも寄与する。キャパシタC6はバイア
ス電圧Vddの変動による交流成分が増幅されたRF信号に
混入されるのを防止する。キャパシタC7を通じてトラン
ジスタQ2のドレインに連結されている抵抗RLはトランジ
スタQ2の負荷抵抗として作用する。

【００２４】トランジスタQ2の反対側のキャパシタC7端
子にはバラクタダイオードVCが備えられている。前記バ
ラクタダイオードVCにはソースとドレインが連結されて
いるMESFETもしくはMOSFETが用いられる。バラクタダイ
オードVCとして用いられるトランジスタのゲートには抵
抗R5を通してチューニング電圧Vtuneが印加され、この
チューニング電圧VtuneによりバラクタダイオードVCの
キャパシタンスが変化する。このようなキャパシタンス
の変化は可変利得型カスコード増幅器の周波数の反応に
位相偏移を与えてフィルタの中心周波数及びそれに伴う
通過帯域が変化する。前記トランジスタのソース及びド
レインは接地されている。キャパシタC8はチューニング
電圧Vtuneの変動が増幅されたRF信号に混入されるのを
防止する。

【００２５】また、トランジスタQ2の反対側のキャパシ
タC7端子には分岐部30とのインピーダンス整合のための
インダクタL3の一端子が連結される。前記インダクタL3
の他端子は分岐部30に接続されている。分岐部30は前記
増幅回路20から出力される増幅された信号を分岐してそ
の一部を出力信号Voutとして出力し、他の一部を前記伝
送線路TL1を通じてフィードバックさせる。

【００２６】一方、本発明の他の実施形態においては、
トランジスタQ1のソース抵抗R1や並列フィードバック抵
抗R4が採用されないこともあり得る。このようにトラン
ジスタQ1のソース抵抗R1や並列フィードバック抵抗R4を
使わないと、カスコード増幅器の利得が増加してDC電力
消耗を大いに省くことができる。

【００２７】図７は図６に示したフィルタにおいてゲー
トバイアスVg2によるフィルタ利得と選択度Ｑの変化を
示している。ゲートバイアスVg2が0.7Vから2.7Vに変化
する時にフィルタ利得は−9.7dBから10.0dBに調節でき
る。ここで、選択度Ｑは9.1から37.7に変化する。更
に、図７では、利得が変化しても中心周波数は変化せず
ほぼ一定していることを示している。これは、カスコー
ド増幅器では利得に拘わらずに位相特性が一定している
ということを明らかにしている。

【００２８】図８は図６に示した１次再帰型フィルタの
周波数特性を示す。図８に示したように、バラクタのゲ
ート電圧Vtuneをチューニングすることで中心周波数fc
を3.74GHz乃至3.86Ghzの範囲内で遷移できる。ここで、
中心周波数における利得はカスコード増幅器の利得を調
整することによって一定に保持される。

【００２９】＜第３の実施形態＞図９は本発明の第3の
実施形態による２次再帰型フィルタの望ましい実施形態
を示す回路図である。２次再帰型フィルタは二つの伝送
線路TL2、TL3と、結合部40と、増幅回路50と、分岐部60
とを含む。

【００３０】図９の２次再帰型フィルタにおいて、分岐
部60は増幅回路50から出力される増幅された信号を三つ
に分岐してそのうち何れか一つを出力信号Voutとして出
力し、残りの分岐された信号を伝送線路TL2、TL3を通し
てフィードバックさせる。結合部40は入力信号Vinと前
記伝送線路TL2、TL3を通じてフィードバックされる信号
とを受け入れ、前記入力信号とフィードバックされた信
号を結合して結合された信号を出力する。増幅回路50は
結合部40から出力される結合された信号を増幅して増幅
された信号を出力する。図９の２次再帰型フィルタにお
いて、増幅回路50の構成は図６の１次再帰型フィルタの
構成と等しい。よって、図６と同一の参照番号が与えら
れており、これにつき詳しい説明は省略する。

【００３１】図１０は図９に示した２次再帰型フィルタ
の周波数特性を示す。示したように、バラクタのゲート
電圧Vtuneをチューニングすることで中心周波数fcを3.5
1GHz乃至3.66Ghzの範囲内で遷移できる。1次フィルタに
おいてと同じく、カスコード増幅器の利得を調整するこ
とによって中心周波数における利得を一定に保持でき
る。

【００３２】図１１は反絶縁性基板上で作製された本発
明による再帰型フィルタモノリシックICの引伸し写真で
ある。図１１（ａ）は1次再帰型フィルタを示し、図１
１（ｂ）は２次再帰型フィルタを示している。図１１の
モノリシックICは反絶縁性GaAs基板上で作製されたもの
である。写真では螺旋状のインダクタと、各キャパシタ
極板の片方、相互接続（Interconnection）パターンの
みが露出されており、前記反絶縁性GaAs基板上のエピタ
キシアル層で形成されるトランジスタ及びバラクタと、
薄膜フィルムからなる抵抗は露出されていない。

【００３３】図１２は1次再帰型フィルタ及び２次再帰
型フィルタの利得特性をカスコード増幅器の利得特性と
比較するための図面である。図１２は２種のバイアス条
件下における１次再帰型フィルタ及び２次再帰型フィル
タとカスコード増幅器の利得を示した。前記二つの状態
のうち何れか一つはVddが4.7V、Ids=4.1mAの場合であ
り、この時の電力消耗は19.2mWになる。それから残りの
一つの状態はVddが5.5V、Ids=8.5mAの場合であり、この
時の電力消耗は19.2mWになる。図１２で再帰型フィルタ
の測られた利得はシミュレーションによる図５の予想値
より少ないことが分かる。これは、結合部及び分配部に
おける損失と逆方向の経路にある伝送線路の長さのため
である。

【００３４】一方、図９に示した回路はチューニングさ
れた増幅器として用いられることもあり得る。図９に示
した回路が２次再帰型フィルタとして用いられる場合
は、伝送線路TL2の長さと伝送線路TL3の長さを同一にす
るのが望ましい。反面、図９の回路がチューニングされ
た増幅器として用いられる場合には、伝送線路TL2と伝
送線路TL3はそれぞれ異なる長さを有するのが望まし
い。

【００３５】伝送線路TL2の含まれた閉ループにより作
製される利得特性の中心周波数をf2とし、伝送線路TL3
の含まれた閉ループにより作製される利得特性の中心周
波数をf3とした場合にチューニングされた増幅器の利得
特性が図１３に示されている。示したように、チューニ
ングされた増幅器は大体前記中心周波数f2、f3の間の範
囲内にある周波数領域の信号のみを選択的に増幅する効
果を有する。一般には、伝送線路が長いほど中心周波数
は低くなるので、図１２では伝送線路TL2の長さが伝送
線路TL3より短いと仮定している。

【００３６】

【発明の効果】以上のように、本発明の再帰型フィルタ
においてはカスコード増幅器が増幅器として用いられる
ため、中心周波数の調整によって利得が増減する場合に
その増減された利得を改めて調整することによって中心
周波数の調整に拘わらずに一定した利得を得られる。殊
に、本発明の２次再帰型フィルタにおいてはフィルタを
並列に連結し、一つの増幅器を順方向の経路に配置した
ため、少量の電力で所望の利得を得られる。

【００３７】

【図面の簡単な説明】

【図１】（ａ）は従来の再帰型フィルタのトポロジーに
おいて、1次再帰型フィルタのトポロジーを示した図で
あり、（ｂ）は従来の再帰型フィルタのトポロジーにお
いて、２次再帰型フィルタのトポロージを示した図であ
る。

【図２】図１の（ｂ）に示したフィルタにおいて、中心
周波数が増加するにつれフィルタ利得が減少することを
説明するための図である。

【図３】（ａ）は本発明に係る再帰型フィルタのトポロ
ジーにおいて、１次再帰型フィルタのトポロジーを示し
た図であり、（ｂ）は、本発明に係る再帰型フィルタの
トポロジーにおいて、２次再帰型フィルタのトポロジー
を示した図である。

【図４】図１及び図３に示した増幅器の伝達特性を示す
図である。

【図５】図４の伝達関数に係る利得特性を示したグラフ
である。

【図６】本発明に係る１次再帰型フィルタの望ましい実
施形態を示した回路図である。

【図７】図６に示したフィルタにおいて、ゲートバイア
スに対するフィルタ利得と選択度の変化を示す図であ
る。

【図８】図６に示した１次再帰型フィルタの周波数特性
を示す図である。

【図９】本発明に係る２次再帰型フィルタの望ましい実
施形態を示した回路図である。

【図１０】図９に示した２次再帰型フィルタの周波数特
性を示す図である。

【図１１】作製された再帰型フィルタモノリシックICの
引伸ばし写真を表す図である。

【図１２】１次再帰型フィルタ及び２次再帰型フィルタ
の利得特性をカスコード増幅器の利得特性と比較するた
めの図である。

【図１３】図９の回路がチューニングされた増幅器とし
て用いられる場合の利得特性を示した図である。

Claims

【特許請求の範囲】

【請求項１】伝送線路と、入力信号と、前記伝送線路を通じてフィードバックされ
る信号とを受け入れ、前記入力信号と前記フィードバッ
クされた信号とを結合して結合された信号を出力する結
合手段と、前記結合された信号を増幅して増幅された信号を出力す
る増幅手段と、前記増幅手段からの増幅された信号を分岐してその一部
を出力し、残りの一部を前記伝送線路を通じてフィード
バックさせる分岐手段とを含み、前記増幅手段は、可変利得型カスコード増幅器と、前記可変利得型カスコード増幅器に接続され、前記可変
利得型カスコード増幅器の周波数の応答に位相偏移を与
えるためのバラクタダイオードとを含むことを特徴とす
るモノリシック再帰型フィルタ。
【請求項２】第１長さを有する第１伝送線路と、第２長さを有する第２伝送線路と、入力信号と、前記第１伝送線路を通じてフィードバック
される第１フィードバック信号と、前記第２伝送線路を
通じてフィードバックされる第２フィードバック信号と
を受け入れ、前記入力信号と前記フィードバックされた
第１及び第２フィードバック信号を結合して結合された
信号を出力する結合手段と、前記結合された信号を増幅して増幅された信号を出力す
る増幅手段と、前記増幅手段からの増幅された信号を分岐し、その一部
を出力し、他の一部を前記第１伝送線路を通じてフィー
ドバックさせ、更に残りの一部を前記第２伝送線路を通
じてフィードバックさせる分岐手段とを備えることを特
徴とするモノリシック再帰型フィルタ。
【請求項３】前記第１長さと前記第２長さが同一であ
ることを特徴とする請求項２に記載のモノリシック再帰
型フィルタ。
【請求項４】前記増幅手段は、可変利得型カスコード増幅器と、前記可変利得型カスコード増幅器に接続され、前記可変
利得型カスコード増幅器の周波数の応答に位相偏移を与
えるためのバラクタダイオードとを含むことを特徴とす
る請求項３に記載のモノリシック再帰型フィルタ。
【請求項５】前記可変利得型カスコード増幅器は、ゲートが前記結合手段に連結されており、ソースが接地
されている第１トランジスタと、前記第１トランジスタのゲートをバイアスするための第
１バイアス手段と、ソースが前記第１トランジスタのドレインに連結されて
おり、ドレインが前記分岐手段に連結されている第２ト
ランジスタと、前記第２トランジスタのゲートをバイアスするための第
２バイアス手段とを含むことを特徴とする請求項４に記
載のモノリシック再帰型フィルタ。
【請求項６】前記可変利得型カスコード増幅器は、前
記第２トランジスタのドレインと前記第１トランジスタ
のゲートとの間に連結されているフィードバック抵抗を
更に含むことを特徴とする請求項５に記載のモノリシッ
ク再帰型フィルタ。
【請求項７】前記可変利得型カスコード増幅器は、一
端子が前記第２トランジスタのドレインに連結されてお
り、他端子が接地されている負荷抵抗を更に含むことを
特徴とする請求項５に記載のモノリシック再帰型フィル
タ。
【請求項８】前記可変利得型カスコード増幅器は、一
端子が前記第２トランジスタのドレインに連結されてお
り、他端子が電源電圧に連結されているチョークインダ
クタを更に含むことを特徴とする請求項５に記載のモノ
リシック再帰型フィルタ。
【請求項９】前記可変利得型カスコード増幅器は、一端子が前記第２トランジスタのドレインに連結されて
いるキャパシタと、一端子が前記キャパシタの他端子に連結されており、他
端子は接地されているバラクタダイオードとを更に含む
ことを特徴とする請求項５に記載のモノリシック再帰型
フィルタ。
【請求項１０】前記バラクタダイオードは、ソースと
ドレインが相互連結されているMESFETであることを特徴
とする請求項９に記載のモノリシック再帰型フィルタ。
【請求項１１】前記バラクタダイオードは、ソースと
ドレインが相互連結されているMOSFETであることを特徴
とする請求項９に記載のモノリシック再帰型フィルタ。
【請求項１２】前記可変利得型カスコード増幅器は、前記結合手段とのインピーダンス整合のための第１イン
ピーダンス整合手段と、前記分岐手段とのインピーダンス整合のための第２イン
ピーダンス整合手段とを更に含むことを特徴とする請求
項５に記載のモノリシック再帰型フィルタ。
【請求項１３】前記第１長さと前記第２長さがそれぞ
れ異なることを特徴とする請求項２に記載のモノリシッ
ク再帰型フィルタ。