KR100305917B1 - 반도체전력증폭집적회로 - Google Patents

Abstract

본 발명의 목적은 준마이크로파대(0.8GHz~2GHz)에서 동작하는 고출력, 소형, 저소비전력의 전력증폭기를 제공하는데 있다.

그 구성은 접합형 GaAs FET를 다단계로 접속하여 증폭회로(8, 11, 12)를 형성하고, 각 단간에 임피던스정합·위상조정회로(28, 29, 30, 31)를 설치하고, 입력임피던스 정합회로(1~4), 출력임피던스 정합회로(13~15) 전원접속단자 바이패스 콘덴서(19~21)를 설치한다. 다시 이득제어단자(23), JFET의 동작점 설정용의 게이트 바이어스 단자(26, 27)를 설치하고, 전체를 반도체 집적회로로 형성한다.

Description

반도체 전력 증폭집적회로

제1도는 본 발명의 반도체전력 증폭집적회로의 일예를 나타내는 회로도이다.

제2도는 본 발명 반도체전력 증폭집적회로의 제어단자에 인가되는 제어전압과 이득의 관계를 나타내는 특성도이다.

제3도는 본 발명 반도체전력 증폭집적회로의 일실시예에 있어서의 입출력특성을 나타내는 특성도이다.

* 도면의 주요부분에 대한 부호의 설명

1,2,14,19,20,21,28,30 : 커패시턴스 소자 3,6,9,13,15 : 인덕턴스소자

4,5,16,17,18,29,31 : 저항소자

8,11,12 : 접합형갈륨 비소전계효과 트랜지스터

본 발명은 반도체전력 증폭집적회로, 특히 휴대전화단말에서 사용하여 가장 적절한 반도체전력 증폭집적회로에 관한 것이다.

최근 자동차전화, 휴대전화를 비롯한 육상이동체 통신에서 가입자수가 증대하고 있고, 현행주파수대에서는 무선파가 부족하여 오고 있다.

그래서 몇개의 새로운 서비스의 개시가 차례차례로 결정되고 있다. 이들의 서비는 어느것이나 디지탈통신이며, 준마이크로파대(0.8GHz-2GHz)를 사용하고 있다.

현재의 이 주파수대를 사용할 수 있는 마이크로파 IC(MMIC; 모놀리식 마이크로파 IC)는 개발이 늦어지고 있으나, 이동체 통신 단말은 주로 휴대성이 중시되고 있는 것에서 소형화는 필수이며, 따라서 거기에 사용되는 전자부픔은 IC화가 중요한 과제로 되어 있다.

종래 이것에 관한 기술로서는 예를들면 전자정보 통신학회 1993년 춘계대회 C-83에 『저전원전압 동작전력 증폭모듈』을 주제로하여 발표되어 있는 바와같은 반도체전력 증폭집적회로가 있다.

이 반도체전력 증폭집적회로는 MES FET를 이용한 것으로 구동단계까지는 MMIC(모놀리식 마이크로파 집적회로)화 되어 있으나 종단은 외부부착이다.

다른 종래기술로서는 Applied Micro-Wave, Fall, 1992. p.83∼p.88에 『Cellular Telecommunication GaAs Power Module』을 주제로 하여 발표되어 있는 바와같은 반도체전력 증폭집적회로가 있다.

이 반도체전력 증폭집적회로도, MES FET를 이용한 것으로, 입력임피던스 정합회로 및 출력임피던스 정합회로를 분포정수회로 구성하고 있다.

또 각 MES FET에 접속하는 회로임피던스를 각 MES FET의 안정영역에 설정하고 있다.

상술의 종래의 반도체전력 증폭집적회로는 MES FET를 이용하고 있기 때문에 게이트전압으로서 부전압이 필요하며, 전화단말에 적용하는 경우에 부전원을 준비하지 않으면 아니된다는 큰 문제가 생기게 된다.

또 FET에 접속하는 회로의 임피던스를 각 FET의 안정영역에 설정하지 않으면 아니된다는 것은 증폭기의 증폭도를 충분히 크게하도록 설계코저하는 경우의 제약조건이 된다.

이 때문에 종래의 증폭기에서는 FET의 수를 늘여서 필요한 증폭도를 얻도록 하고 있었으나 이것으로는 소비전력이 증가하고 휴대전화단말과 같이 전력소비의 적은것이 요망되는 용도에 적용하는 경우에 장해가 된다.

본 발명은 상술의 점을 감안, 부전원을 필요로 하지 않고 정전원만으로 동작하고 적은수의 FET(전계효과 트랜지스터)를 사용하여, 소형, 저소비전력으로 고출력이 얻어지는 반도체전력 증폭집적회로를 제공하는 것을 목적으로 한다.

본 발명의 반도체전력 증폭집적회로는 예를들면 제1도에 나타내는 바와같이 접합형갈륨 비소전계효과 트랜지스터(GaAs JFET, 이하 특히 필요가 없는한 단순히 JFEF라고 한다)를 다단계 접속하여 증폭회로를 형성하고, 정의전원에 접속하여 동작시키도록 한다.

각 증폭단 사이는 커플링콘덴서(7, 10)로 결합하고 직류적으로 보아 각단을 독립시키는 동시에 위상조정겸 임피던스 정합회로(28와 29 또는 30과 31)를 설치함으로써 신호의 위상조정을 하여 발진을 방지하고 있다.

이것에 의해 각 증폭단계의 JFET의 증폭도를 크게하여도 회로는 안정한 동작을 하므로 1단당의 증폭도를 크게하고, 증폭단의 수를 줄일 수 있다.

따라서 집적회로를 소형으로 할 수 있고, 소비전력도 적게된다.

본 발명의 반도체전력 증폭집적회로는 다른회로와의 접속이 용이하게 되도록 입력임피던스 정합회로(1~4) 및 출력임피던스 정합회로(13∼15)가 설치되어 있다.

전원접속단자(24)는 인출와이어의 부유용량에 의한 영향을 제거하기 위해 바이패스·콘덴서(19~21)를 설치한다. 그것에 의해 전원과의 접속이 용이하게 되고 양산에 접합하게 된다.

초단증폭기(8)에는 이중게이트의 접합형 GaAs FET를 이용하고, 그 제 2게이트전극의 인가전압을 외부로 꺼내는 제어단자(23)에서 제어하여 본 발명 전력증폭기의 이득제어를 행할 수 있도록 하고 있다.

각 증폭단의 JFET의 동작점을 정하기 위한 게이트 바이어스 단자를 설치하고 외부에서 동작점을 제어할 수 있도록 하고, 전단은 직선성이 양호한 A급으로 동작시키고, 후단은 소비전력이 적은 AB급으로 동작시키는 등의 제어를 할 수 있도록 복수의 게이트 바이어스 단자를 설치한다.

[실시예]

다음에 본 발명의 실시예에 대하여 도면을 참조하여 상세히 설명한다. 제1도는 본 발명 반도체전력 증폭집적회로의 일실시예를 나타내는 회로도이다.

제1도는 있어서 8, 11, 12는 접합형 GaAs FET이며, 게이트전압이 영의상태에서 드레인전류가 흐르지 않고, 게이트의 전압을 증가하면 채널전하가 증가하여 드레인 전류가 증대하는 소위 인핸스 먼트·모드로 동작하는 것이다.

저항, 용량, 인덕턴스등의 회로소자는 집적회로에서 형성되고, 이하의 설명에서는 저항소자, 커패시턴스 소자, 인덕턴스소자와 같이 소자를 붙여서 표현한다.

제1도에 있어서 커패시턴스 소자(1 및 2), 인덕턴스소자(3), 저항소자(4)로 이루는 회로는 입력임피던스 정합회로를 나타내고 있고, 도시와같이 커패시턴스 소자(1)와 커패시턴스 소자(2)를 직렬접속하고, 양 커패시턴스 소자의 접속점과 어스와의 사이에 인덕턴스소자(3)가 접속되어 있다. 커패시턴스 소자의 다른단은 신호입력단자(22)에 접속되고, 커패시턴스 소자(2)의 다른편의 단은 저항소자(4)에 접속되어 있고, 이 저항소자(4)의 다른단은 입력임피던스 정합회로의 출력단자로서 게이트 접합형 GaAs FET(전계효과 트랜지스터)(8)의 제 1게이트전극에 접속되어 있다.

이 게이트 접합형 GaAs FET(8)는 제 1증폭단을 구성하고, 그 제 2게이트 전극에는 저항소자(4)를 거쳐 제어단자(23)에서 제어전압입력이 인가되어 있다. FET(8)의 소스전극은 접지되고, 드레인전극은 인덕턴스소자(6)를 거쳐 전원단자(24)에 접속되어 있다.

FET(8)외 드레인전극은 커패시턴스 소자(7)를 거쳐 제 2증폭단을 구성하는 JFET(11)의 게이트전극에 결합되어 있다. JFET(11)의 소스전극은 접지되고, 드레인전극은 인덕턴스소자(9)를 거쳐 전원단자(24)에 접속되어 있다.

JFEF(11)의 드레인전극은 커패시턴스 소자(10)를 거쳐 제 3증폭단을 구성하는 JFET(12)의 게이트전극에 결합되어 있다. JFET(12)의 소스전극은 접지되어 있고, 드레인전극은 인덕턴스소자(13)를 거쳐 전원단자(24)에 접속되어 있다.

JFEF(12)의 드레인전극은 인덕턴스소자(13), 커패시턴스 소자(14), 인던턴스 소자(15)로 이루는 출력임피던스 정합회로에 접속되어 있다. 이 출력 임피던스 정합회로는 도시와같이 JFET(12)의 드레인전극에 접속된 입력점, 이 입력점과 전원단자(24)의 사이에 접속된 인덕턴스소자(13), 입력점과 출력단자(25)와의 사이에 접속된 커패시턴스 소자(14), 출력단자(25)와 어스와의 사이에 접속된 인덕턴스소자(15)로 이룬다.

제 1증폭단을 구성하는 이중게이트 IFET(8)의 제 1게이트전극 및 제 2증폭단을 구성하는 JFET(11)의 게이트전극은, 각각 저항소자(16, 17)를 거쳐 제 1게이트 바이어스단자(26)에 접속되어 있고, 제 3증폭단을 구성하는 JFET(12)의 게이트전극은 저항소자(18)를 거쳐 제 2게이트 바이어스단자(27)에 접속되어 있다.

JFET(11)의 게이트전극과 어스와의 사이에는 커패시턴스 소자(28)와 저항소자(29)의 직렬회로가 접속되고 JFET(12)의 게이트전극과 어스와의 사이에는 커패시턴스 소자(30)와 저항소자(31)의 직렬회로가 접속되어 있다. 이들의 회로는 증폭단간의 임피던스 정합의 임무를 다하고, 특히 신호의 위상조정을 행하여 발진방지의 역할을 다한다.

각 증폭단의 JFET의 드레인전극에 접속된 인덕턴스소자(6, 9, 13)의 각각의 전원접속점과 어스와의 사이에는 커패시턴스 소자(19, 20, 21)가 접속되어 있다. 이들의 커패시턴스 소자는 본 실시예의 집적회로로 부터의 전원접속 인출선에 대한 바이패스 콘텐서의 임무를 하는 것이다.

다음에 제1도에 회로의 동작에 대하여 설명한다. 먼저 전원을 온으로 하고 전원단자에 전원전압을 인가한다. 전원전압은 예를들면 +3V이다.

또 제 1게이트 바이패스 단자(26), 제 2게이트 바이어스 단자(27)에 바이어스 전압을 인가한다. 이들의 바이어스 전압은 예를들면 제 1게이트 바이어스단자(26)가, 0.5V, 제 2게이트 바이어스 단자(27)가 0.3V이다.

제어단자(23)에는 제어전압이 인가되고, 후술하는 바와같이 이 제어전압을 바꿈으로써, 본 실시예의 전력증폭회로의 이득을 변화시킬 수 있다.

입력단자에 입력한 신호는 제 1∼제 3증폭단에 의해 증폭되어서 출력단자(25)에 출력한다. 이때 제 1 및 제 2증폭단의 JFET는 A급으로 동작시키고 제 3증폭단의 JFET는 AB급으로 동작시킨다.

제2도는 제1도의 제어단자(23)에 인가되는 제어전압과 JFET(8)의 이득과의 관계를 나타낸 것이다. 도면에서 명백한 바와같이 이득은 제어전압이 0.5V 가까이까지는 급격히 변화하고, 그 이상에서는 완만하게 변화한다.

제3도는 본 실시예의 전력증폭 집적회로의 입출력특성의 예를 나타내고 있다. 도시와같이 입력전압이 -25(dBm)에서 -10(dBm)까지는 대략 직선적으로 증가하고 있다. 본 실시예에서는 도면에서 명백한 바와같이 전지전압 3볼트로 1dB 이득억압출력 21dBm이 얻어진다.

본 실시예의 반도체전력 증폭집적회로는 GaAs(갈륨비소) JFET를 이용하고 있으므로 정전원만의 동작이 가능하며, 부전원을 준비할 필요가 없다는 이점이 있다.

입력임피던스 정합회로, 출력임피던스 정합회로등의 정합회로에는 집중정수회로를 이용하고 있고, 또한 외부에 붙이는 부품이 불필요하다는 것에서 집적회로 전체를 소형으로 할 수 있다.

본 실시예의 상술의 회로에 있어서는 입력임피던스 정합회로 JFET(11)의 게이트전극과 어스와의 사이에 접속한 커패시턴스 소자(28)와 저항소자(29)로 이루는 임피던스 정합회로 JFET(12)의 게이트전극과 어스와의 사이에 접속한 커패시턴스 소자(30)과 저항소자(31)로 이루는 임피던스 정합회로가 설치되어 있으므로 어떠한 임피던스의 회로를 JFET에 접속하여도 각 JFET는 안정하게 동작하고 이것에 의해 각 JFET간의 정합의 안정성에 의한 제한이 없어지므로 소수의 JFET로 충분한 증폭도를 갖는 증폭기를 얻을 수 있다.

커패시턴스 소자(19, 20, 21)는 전원임피던스를 본딩와이어의 영향을 무시할 수 있을때까지 저감시키는 효과가 있고, 회로의 안정동작에 중요한 역할을 다한다.

혹시 이들의 커패시턴스 소자가 없으면, 제1도의 전력증폭 집적회로로 부터의 인출와이어로 임피던스의 조정을 하지 않으면 아니되게 되어 조정에 수고를 끼치게 되고 양산에 적합하지 않게 된다.

본 발명의 반도체전력 증폭집적회로는 GaAs JFET(갈륨비소, 접합형전계 트랜지스터)를 이용하고 있으므로 정전원만으로 동작시킬 수 있기 때문에 부전원을 준비할 필요가 없다.

또 임피던스 정합회로로서 집중정수회로를 이용하고 있는것 및 외부에 붙이는 부품을 필요로 하지 않는 회로설계로 할 수 있는 것에서 집적회로전체를 소형화로 할 수 있다.

또한 회로동작을 안정화시키기 위해 임피던스 정합회로를 각 증폭단마다 설치하고 있으므로, 각 증폭단의 접합형 GaAs FET의 증폭도를 크게 선정하여도 안정동작을 하고, 따라서 필요한 접합형 GaAs FET의 수를 줄일 수 있고 소비전력을 적게 할 수 있다.

이상의 이점은 본 발명의 반도체전력 증폭집적회로를 휴대전화에 이용할때에 절대한 효과를 가져온다.

Claims (6)

1. 입력임피던스 정합회로를 거쳐 신호입력단자에 접속된 제 1게이트전극과 저항소자를 거쳐 제어단자에 접속된 제 2게이트전극과 접지된 소스전극과 제 1인덕턴스소자를 거쳐 전원단자에 접속되는 동시에 결합용의 제 1커패시턴스 소자의 한편의 단자에 접속된 드레인전극을 가지는 이중게이트 접합형 GaAs(갈륨·비소)전계효과 트랜지스터로 이루는 제 1증폭수단과, 상기 결합용 제 1커패시턴스 소자의 다른편의 단자에 접속된 게이트전극과 접지된 소스전극과 제 2인덕턴스소자를 거쳐 전원단자에 접속되는 동시에 결합용의 제2커패시턴스 소자의 한편의 단자에 접속된 드레인전극을 가지는 제 1접합형 GaAs 전계효과 트랜지스터로 이루는 제 2증폭단과, 상기 제 2커패시턴스 소자의 다른편의 단자에 접속된 게이트전극과 접지된 소스전극과 출력임피던스 정합회로를 거쳐 출력단자에 접속된 드레인전극을 가지는 제2접합형 GaAs전계효과 트랜지스터로 이루는 제 3증폭단과, 제 1저항소자를 거쳐 상기 이중게이트 접합형 GaAs 전계효과 트랜지스터의 제 1게이트 전극에 접속하고 제 2저항소자를 거쳐 제 1접합형 GaAs 전계효과 트랜지스터의 게이트전극에 각각 접속한 제 1게이트 바이어스 단자와, 제 3저항소자를 거쳐 상기 제 2접합형 GaAs 전계효과 트랜지스터의 게이트전극에 접속한 제 2게이트 바이어스 단자와, 제 4저항소자를 거쳐 상기 이중게이트 접합형 GaAs 설계효과 트랜지스터의 제 2게이트전극에 접속한 제어단자를 포함하여 구성된 것을 특징으로 하는 반도체전력 증폭집적회로.
2. 제1항에 있어서, 상기 입력임피던스 정합회로는 일단이 신호입력단자에 접속된 제 3커패시턴스 소자와, 이 제 3커패시턴스 소자의 타단에 접속된 제 4커패시턴스 소자와, 양 커패시턴스 소자의 접속점과 어스와의 사이에 접속된 제 3인덕턴스소자와, 상기 제 4커패시턴스 소자의 타단에 접속된 저항소자로 구성된 것을 특징으로 하는 반도체전력 증폭집적회로.
3. 제1항 또는 제2항에 있어서, 상기 제 1 및 제 2접합형 GaAs 전계효과 트랜지스터의 게이트전극과 어스사이에 저항소자와 커패시턴스 소자의 직렬접속으로 이루는 임피던스 정합회로를 각각 접속하도록 구성된 것을 특징으로 하는 반도체전력 증폭집적회로.
4. 제1항에 있어서, 상기 출력임피던스 정합회로가 상기 제 3증폭단을 구성하는 접합형 GaAs 전계효과 트랜지스터의 드레인전극과 전원단자사이에 접속된 제 4인덕턴스소자와, 이 드레인전극과 출력단자 사이에 접속된 제 5커패시턴스 소자와, 이 출력단자와 어스 사이에 접속된 제 5인덕턴스소자로 구성된 것을 특징으로 하는 반도체전력 증폭집적회로.
5. 제1항에 있어서, 상기 각 접합형 전계표과 트랜지스터의 드레인전극과 전원접속단자 사이에 접속된 인덕턴스소자의 전원접속측단과 어스사이에 바이패스용의 커패시턴스 소자를 접속하도록 구성된 것을 특징으로 하는 반도체전력 증폭집적회로.
6. 제1항에 있어서, 상기 제 1 내지 제 3증폭단을 구성하는 접합형 GaAs 전계효과 트랜지스터가 인핸스 먼트모드로 동작하도록 바이어스 회로를 정하도록 구성된 것을 특징으로 하는 반도체전력 증폭집적회로.