CN103269205B - 一种功率放大器 - Google Patents

Abstract

本发明公开了一种功率放大器，包括输入匹配电路、输出匹配电路及功率放大单元，功率放大单元包括N个晶体管，N个晶体管依次串联，N为大于1的整数；第一晶体管的第三端连接至输入匹配电路，第一晶体管的第二端接地；第二晶体管至第N晶体管的第二端与位于前一放大级的晶体管的第一端连接，第二晶体管至第N晶体管的第三端通过电感连接至相应的电源，同时第二晶体管至第N晶体管的第三端通过串联的电容和电阻接地；输出匹配电路与第N晶体管的第一端连接。本发明公开的功率放大器占用的版图面积较小，可以降低版图设计难度，另外可以避免产生由电感引起的欧姆损耗，从而进一步提高输出功率。

Description

一种功率放大器

技术领域

本发明属于通信技术领域，尤其涉及一种功率放大器。

背景技术

功率放大器是无线通信系统中的射频前端器件，其输出功率及线性度直接关系到无线通信的距离。目前常用的提高功率放大器输出功率的方法有两种：一种是并联功率合成，即将功率单元并联连接，增大总的输出电流以提高输出功率；另一种是串联功率合成，即将功率单元串联连接，增大总的输出电压来提高输出功率。串联功率合成的功率放大器即堆叠式功率放大器，输出匹配所需要的最佳负载较高，适合于高电压供电下宽带高功率放大器设计。

基本的堆叠式功率放大器由数个功率单元串联堆叠连接而成，级间做功率匹配，使得每一层的功率单元都能获得最大的功率输出能力。在工作频率不高时，功率单元的寄生输入、输出电容效应不明显，其输入阻抗和最佳输出负载为纯电阻形式，最佳负载大小可以近似为功率单元的最大输出电压摆幅与最大输出电流摆幅的比值。下层功率单元的输出负载即为上层功率单元的输入阻抗，上层功率单元的输入阻抗可以通过调节上层功率单元的基极外接到地的电容来改变，电容越大，其输入电阻越小。因此，可以通过调节基极外接到地的电容使得各层的输出负载即为最佳的功率负载。但当工作频率较高时，堆叠式功率放大器中功率单元的寄生输入、输出电容效应明显，此时，最佳输出负载并不为纯阻性，而是偏向感性阻抗。而此时调节上层功率单元的基极电容并不能使其输入阻抗的实部与虚部同时达到最佳负载的要求。

为了解决这一问题，目前已提出如图1和图2所示的堆叠式功率放大器。在图1示出的堆叠式功率放大器中，三极管Q1的集电极通过第一电感L1连接至三极管Q2的发射极，三极管Q2的集电极通过第二电感L2连接至三极管Q3的发射极。在图2示出的堆叠式功率放大器中，三极管Q2的发射极通过串联的第三电感L3和第三电容C3接地，三极管Q3的发射极通过串联的第四电感L4和第四电容C4接地。

在图1和图2示出的堆叠式功率放大器中均使用了电感，而不论是螺旋电感还是传输线等效电感，都会占用很大的版图面积，尤其是在大功率情况下，电感将承受大电流，受走线电流密度上限的限制，此时要增大电感走线的宽度。因此，图1和图2示出的堆叠式功率放大器版图面积很大，增加了版图设计难度。

发明内容

有鉴于此，本发明的目的在于提供一种功率放大器，可以减小版图面积，降低版图设计难度。

为实现上述目的，本发明提供如下技术方案：

一种功率放大器，包括输入匹配电路、输出匹配电路及功率放大单元，所述功率放大单元包括N个晶体管，所述N个晶体管依次串联，N为大于1的整数，

第一晶体管的第三端连接至所述输入匹配电路，所述第一晶体管的第二端接地；

第二晶体管至第N晶体管的第二端与位于前一放大级的晶体管的第一端连接，所述第二晶体管至第N晶体管的第三端通过电感连接至相应的电源，同时所述第二晶体管至第N晶体管的第三端通过串联的电容和电阻接地；

所述输出匹配电路与所述第N晶体管的第一端连接。

优选的，在上述功率放大器中，所述晶体管为NPN型三极管，晶体管的第一端为集电极、第二端为发射极、第三端为基极。

优选的，在上述功率放大器中，所述晶体管为N沟道场效应晶体管，晶体管的第一端为漏极、第二端为源极、第三端为栅极。

由此可见，本发明的有益效果为：本发明公开的功率放大器中，第二晶体管至第N晶体管的第三端除连接至电源外，还通过串联的电容和电阻接地，该电阻在晶体管的第二端可表现为一定的电感性，通过调节电阻的大小即能够调整晶体的输入阻抗电感性的大小，同时，电容主要决定了晶体管输入阻抗的电阻部分，因此对于第二晶体管至第N晶体管的输入阻抗有两个自由度的调节来确定输入阻抗和输入电感，最终能够达到下层晶体管所需要的最佳负载阻抗，提高了功率输出能力。由于电阻占用的版图面积远小于螺旋电感和传输线等效电感占用的版图面积，因此本发明公开的功率放大器占用的版图面积较小，可以降低版图设计难度。

另外，本发明公开的功率放大器各放大级之间无需使用电感来实现功率匹配，而是在第二晶体管至第N晶体管的控制级串联电阻来实现阻抗变换，避免产生由电感引起的欧姆损耗，从而进一步提高了输出功率。

附图说明

为了更清楚地说明本发明实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术公开的一种堆叠式功率放大器的电路图；

图2为现有技术公开的另一种堆叠式功率放大器的电路图；

图3为本发明公开的一种功率放大器的电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护范围。

本发明公开了一种功率放大器，可以减小版图面积，降低版图设计难度。

该功率放大器包括输入匹配电路、输出匹配电路和功率放大单元，该功率放大单元包括N个晶体管，N个晶体管依次串联，N为大于1的整数。在N个晶体管中，其中一个晶体管的第三端连接至输入匹配电路，该晶体管的第二端接地，该晶体管作为功率放大器的第一放大级，为了方便描述，将该晶体管记为第一晶体管。相应的，将其他晶体管按照其所处的放大级分别记为第二晶体管至第N晶体管。第二晶体管至第N晶体管的第二端与位于前一放大级的晶体管的第一端连接，第二晶体管至第N晶体管的第三端通过电感连接至相应的电源，同时第二晶体管至第N晶体管的第三端通过串联的电容和电阻接地，输出匹配电路与第N晶体管的第一端连接。

本发明公开的功率放大器中的功率放大单元，可以由两个、三个、四个或四个以上晶体管串联形成。

以N等于4为例，四个晶体管依次串联形成功率放大单元，第一晶体管的第三端连接至输入匹配电路，第一晶体管的第二端接地；第二晶体管的第二端连接至第一晶体管的第一端，第二晶体管的第三端通过一个电感连接至相应的电源，同时第二晶体管的第三端依次通过一个电容和一个电阻接地；第三晶体管的第二端连接至第二晶体管的第一端，第三晶体管的第三端通过一个电感连接至相应的电源，同时第三晶体管的第三端依次通过一个电容和一个电阻接地；第四晶体管的第二端连接至第三晶体管的第一端，第四晶体管的第三端通过一个电感连接至相应的电源，同时第四晶体管的第三端依次通过一个电容和一个电阻接地，输出匹配电路与第四晶体管的第一端连接。

实施中，晶体管可以采用NPN型三极管或者N沟道场效应晶体管。当晶体管采用NPN型三极管时，晶体管的第一端为集电极、第二端为发射极、第三端为基极。当晶体管采用N沟道场效应晶体管时，晶体管的第一端为漏极、第二端为源极、第三端为栅极。

下面结合图3，对本发明公开的功率放大器进行说明。

参见图3，图3为本发明公开的一种功率放大器的电路图。

该功率放大器包括输入匹配电路1、功率放大单元2和输出匹配电路3。其中，功率放大单元2包括第一三极管Q1、第二三极管Q2和第三三极管Q3，并且第一三极管Q1、第二三极管Q2和第三三极管Q3均为NPN三极管。

具体的：

第一三极管Q1的基极连接至输入匹配电路1，第一三极管Q1的发射极接地。

第二三极管Q2的发射极连接至第一三极管Q1的集电极，第二三极管Q2的基极通过第一电感L1连接至第一电源E1，同时第二三极管Q2的基极通过串联的第一电容C1和第一电阻R1接地，第一电源E1用于为第二三极管Q2提供基极偏置电压。

第三三极管Q3的发射极连接至第二三极管Q2的集电极，第三三极管Q3的基极通过第二电感L2连接至第二电源E2，同时第三三极管Q3的基极通过串联的第二电容C2和第二电阻R2接地，第二电源E2为第三三极管Q3提供基极偏置电压。

输出匹配电路3与第三三极管Q3的集电极连接。

本发明上述公开的功率放大器中，第二晶体管至第N晶体管的第三端除连接至电源外，还通过串联的电容和电阻接地，该电阻在晶体管的第二端可表现为一定的电感性，通过调节电阻的大小即能够调整晶体的输入阻抗电感性的大小，同时，电容主要决定了晶体管输入阻抗的电阻部分，因此对于第二晶体管至第N晶体管的输入阻抗有两个自由度的调节来确定输入阻抗和输入电感，最终能够达到下层晶体管所需要的最佳负载阻抗，提高了功率输出能力。由于电阻占用的版图面积远小于螺旋电感和传输线等效电感占用的版图面积，因此本发明公开的功率放大器占用的版图面积较小，可以降低版图设计难度。

另外，在图1和图2示出的功率放大器中，通过电感完成功率匹配，在该电感上存在一定的功率损耗。而本发明公开的功率放大器各放大级之间无需使用电感来实现功率匹配，而是在第二晶体管至第N晶体管的控制级串联电阻来实现阻抗变换，避免产生由电感引起的欧姆损耗，从而进一步提高了输出功率。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (3)

1.一种功率放大器，包括输入匹配电路、输出匹配电路及功率放大单元，所述功率放大单元包括N个晶体管，所述N个晶体管依次串联，N为大于1的整数，其特征在于：

第一晶体管的第三端连接至所述输入匹配电路，所述第一晶体管的第二端接地；

第二晶体管至第N晶体管的第二端与位于前一放大级的晶体管的第一端连接，所述第二晶体管至第N晶体管的第三端通过电感连接至相应的电源，同时所述第二晶体管至第N晶体管的第三端通过串联的电容和电阻接地；所述电阻在晶体管的第二端表现为电感性，通过调节电阻的大小能够调整晶体管的输入阻抗电感性的大小；

所述输出匹配电路与所述第N晶体管的第一端连接。

2.根据权利要求1所述的功率放大器，其特征在于，所述晶体管为NPN型三极管，晶体管的第一端为集电极、第二端为发射极、第三端为基极。

3.根据权利要求1所述的功率放大器，其特征在于，所述晶体管为N沟道场效应晶体管，晶体管的第一端为漏极、第二端为源极、第三端为栅极。