JPH05259766A - 可変利得増幅器を具える集積回路 - Google Patents
可変利得増幅器を具える集積回路Info
- Publication number
- JPH05259766A JPH05259766A JP4340674A JP34067492A JPH05259766A JP H05259766 A JPH05259766 A JP H05259766A JP 4340674 A JP4340674 A JP 4340674A JP 34067492 A JP34067492 A JP 34067492A JP H05259766 A JPH05259766 A JP H05259766A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- frequency
- load
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
- H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 消費電力を増加させることなく、変換利得を
改善し、かつ信号間の有効なアイソレーションを持つ可
変利得増幅器を具える集積回路を提供する。 【構成】 負荷(R1)を有し、信号(RF)によって制御され
る反転トランジスタ(T1)と、可変抵抗器としての他のト
ランジスタ(T3)に直列に接続したコンデンサ(C2)を含む
分岐回路とを有し、トランジスタ(T3)のインピーダンス
を信号(OL)によって変調する可変利得増幅器を具える集
積回路において、負荷(L) を有する反転トランジスタ(T
2)を具え、これらトランジスタ(T2)および負荷(L) を、
トランジスタ(T1)，負荷(R1)と直列に、負荷(R1)と直流
電源(VDD) との間に接続し、トランジスタ(T2)をトラン
ジスタ(T1)の出力で制御し、信号(OL)によって変調され
るインピーダンスを、負荷(R1)とトランジスタ(T2)との
間の接続点に結合して、トランジスタ(T2)の利得を変調
するよう構成する。
改善し、かつ信号間の有効なアイソレーションを持つ可
変利得増幅器を具える集積回路を提供する。 【構成】 負荷(R1)を有し、信号(RF)によって制御され
る反転トランジスタ(T1)と、可変抵抗器としての他のト
ランジスタ(T3)に直列に接続したコンデンサ(C2)を含む
分岐回路とを有し、トランジスタ(T3)のインピーダンス
を信号(OL)によって変調する可変利得増幅器を具える集
積回路において、負荷(L) を有する反転トランジスタ(T
2)を具え、これらトランジスタ(T2)および負荷(L) を、
トランジスタ(T1)，負荷(R1)と直列に、負荷(R1)と直流
電源(VDD) との間に接続し、トランジスタ(T2)をトラン
ジスタ(T1)の出力で制御し、信号(OL)によって変調され
るインピーダンスを、負荷(R1)とトランジスタ(T2)との
間の接続点に結合して、トランジスタ(T2)の利得を変調
するよう構成する。
Description
【０００１】
【産業上の利用分野】この発明は、第１の負荷を有し、
第１の周波数の第１の信号によって制御されるインバー
タとしての第１のトランジスタを有すると共に、可変抵
抗器としての他のトランジスタに直列に接続したコンデ
ンサを含む分岐回路を有し、前記他のトランジスタのイ
ンピーダンスを第２の周波数の第２の信号によって変調
するようにした可変利得増幅器を具える集積回路に関す
るものである。
第１の周波数の第１の信号によって制御されるインバー
タとしての第１のトランジスタを有すると共に、可変抵
抗器としての他のトランジスタに直列に接続したコンデ
ンサを含む分岐回路を有し、前記他のトランジスタのイ
ンピーダンスを第２の周波数の第２の信号によって変調
するようにした可変利得増幅器を具える集積回路に関す
るものである。
【０００２】この発明は、消費者向けの低消費電力で低
コストが要求されるワイヤレス電話機、自動車受信機お
よびその他の受信機に適用される。また、この発明は、
ミキサとしての周波数変換器（ダウンコンバータ）が使
用される全ての受信機にも適用される。
コストが要求されるワイヤレス電話機、自動車受信機お
よびその他の受信機に適用される。また、この発明は、
ミキサとしての周波数変換器（ダウンコンバータ）が使
用される全ての受信機にも適用される。
【０００３】
【従来の技術】このようなミキサは、ヨーロッパ特許公
報第０，２２３，２８７号明細書において知られてい
る。この公知の回路は、グランドに接続したソースおよ
び能動負荷に接続したドレインを有する第１の電界効果
トランジスタを具えている。これらの素子は、能動負荷
を経て印加される直流電圧によって駆動される反転段を
構成する。第１のトランジスタのゲートには、高周波の
第１の信号が印加されるようになっている。
報第０，２２３，２８７号明細書において知られてい
る。この公知の回路は、グランドに接続したソースおよ
び能動負荷に接続したドレインを有する第１の電界効果
トランジスタを具えている。これらの素子は、能動負荷
を経て印加される直流電圧によって駆動される反転段を
構成する。第１のトランジスタのゲートには、高周波の
第１の信号が印加されるようになっている。
【０００４】また、上記の回路は、コンデンサと直列に
接続された可変抵抗器としての他の電界効果トランジス
タによって構成された分岐回路を含んでいる。この分岐
回路は、グランドと第１のトランジスタのドレインとの
間に配置されている。この可変抵抗器としての他のトラ
ンジスタは、局部発振器からの第２の周波数の信号によ
って制御されるようになっている。このミキシングによ
る中間周波は、第１のトランジスタのドレインから得る
ようになっている。
接続された可変抵抗器としての他の電界効果トランジス
タによって構成された分岐回路を含んでいる。この分岐
回路は、グランドと第１のトランジスタのドレインとの
間に配置されている。この可変抵抗器としての他のトラ
ンジスタは、局部発振器からの第２の周波数の信号によ
って制御されるようになっている。このミキシングによ
る中間周波は、第１のトランジスタのドレインから得る
ようになっている。
【０００５】上記の回路は、第１のトランジスタの能動
負荷の変調に基づいて動作する。したがって、グランド
と第１の反転トランジスタのドレインとの間に阻止コン
デンサと直列に接続され、ドレイン−ソース電圧がゼロ
ボルトとなるようにバイアスされた他の電界効果トラン
ジスタによって構成される抵抗が変化する結果として、
リニア増幅器としての第１のトランジスタの利得の変化
によってミキシングが行われる。
負荷の変調に基づいて動作する。したがって、グランド
と第１の反転トランジスタのドレインとの間に阻止コン
デンサと直列に接続され、ドレイン−ソース電圧がゼロ
ボルトとなるようにバイアスされた他の電界効果トラン
ジスタによって構成される抵抗が変化する結果として、
リニア増幅器としての第１のトランジスタの利得の変化
によってミキシングが行われる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
公知の回路は、幾つかの欠点を有する。第１に、第２の
信号に比例して第１の信号のアイソレーションが最適で
なくなる。また、出力信号に比例して第２の信号のアイ
ソレーションが最適でなくなる。さらに、回路の周波数
変換利得が、信号増幅段の使用により低くなる。
公知の回路は、幾つかの欠点を有する。第１に、第２の
信号に比例して第１の信号のアイソレーションが最適で
なくなる。また、出力信号に比例して第２の信号のアイ
ソレーションが最適でなくなる。さらに、回路の周波数
変換利得が、信号増幅段の使用により低くなる。
【０００７】この発明の目的は、改善された周波数変換
利得を有する回路を提供しようとするものである。
利得を有する回路を提供しようとするものである。
【０００８】この発明の他の目的は、種々の信号間で有
効なアイソレーションを持つ回路を提供しようとするも
のである。
効なアイソレーションを持つ回路を提供しようとするも
のである。
【０００９】しかし、これらの利点は、回路の消費電力
を犠牲にすべきではない。実際に、携帯受信機への使用
が予想されるため、消費電力はできるだけ低くする必要
がある。
を犠牲にすべきではない。実際に、携帯受信機への使用
が予想されるため、消費電力はできるだけ低くする必要
がある。
【００１０】したがって、この発明は、公知の回路と比
較して消費電力を増加させることなく、上記の目的を達
成する回路を提供することを目的とするものである。
較して消費電力を増加させることなく、上記の目的を達
成する回路を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、この発明では、前文に記載した回路において、第２
の負荷を有するインバータとしての第２のトランジスタ
を具え、これら第２のトランジスタおよび第２の負荷
を、前記第１の負荷と直流電源との間に、前記第１およ
び第２のトランジスタに同一の電流が流れるように、前
記第１のトランジスタおよび第１の負荷と直列に接続
し、前記第２のトランジスタを前記第１のトランジスタ
の出力信号によって制御し、前記第２の信号によって変
調されるインピーダンスを、前記第１のトランジスタの
前記第１の負荷と前記第２のトランジスタとの間の接続
点に結合して、前記第２のトランジスタの利得を変調す
るよう構成したことを特徴とするものである。
め、この発明では、前文に記載した回路において、第２
の負荷を有するインバータとしての第２のトランジスタ
を具え、これら第２のトランジスタおよび第２の負荷
を、前記第１の負荷と直流電源との間に、前記第１およ
び第２のトランジスタに同一の電流が流れるように、前
記第１のトランジスタおよび第１の負荷と直列に接続
し、前記第２のトランジスタを前記第１のトランジスタ
の出力信号によって制御し、前記第２の信号によって変
調されるインピーダンスを、前記第１のトランジスタの
前記第１の負荷と前記第２のトランジスタとの間の接続
点に結合して、前記第２のトランジスタの利得を変調す
るよう構成したことを特徴とするものである。
【００１２】このように、２つの反転増幅器に同一の電
流を流すので、消費電力をきわめて小さくすることがで
きる。さらに、可変利得増幅器は２つの増幅段を有する
ので、周波数変換利得を公知の回路のそれよりも高くで
きる。
流を流すので、消費電力をきわめて小さくすることがで
きる。さらに、可変利得増幅器は２つの増幅段を有する
ので、周波数変換利得を公知の回路のそれよりも高くで
きる。
【００１３】この発明の一実施例においては、第２の周
波数を第１の周波数と比較して非常に低くし、可変利得
増幅器を可変抵抗器としての他のトランジスタに印加さ
れる第２の信号によって制御して、この可変利得増幅器
の出力を前記第２のトランジスタと前記第２の負荷との
接続点から得るよう構成したことを特徴とするものであ
る。
波数を第１の周波数と比較して非常に低くし、可変利得
増幅器を可変抵抗器としての他のトランジスタに印加さ
れる第２の信号によって制御して、この可変利得増幅器
の出力を前記第２のトランジスタと前記第２の負荷との
接続点から得るよう構成したことを特徴とするものであ
る。
【００１４】この発明の他の実施例においては、第２の
周波数を局部発振器からの信号とすると共に、第１の周
波数を高周波の信号として、集積回路を第２のトランジ
スタと第２の負荷との接続点に中間周波数の信号を供給
する周波数変換器として構成したことを特徴とするもの
である。
周波数を局部発振器からの信号とすると共に、第１の周
波数を高周波の信号として、集積回路を第２のトランジ
スタと第２の負荷との接続点に中間周波数の信号を供給
する周波数変換器として構成したことを特徴とするもの
である。
【００１５】したがって、第１の反転トランジスタの制
御電極に印加される第１の信号は、第１の変換器の負荷
のために、可変抵抗器としてのトランジスタの制御電極
に印加される第２の信号から完全に分離される。
御電極に印加される第１の信号は、第１の変換器の負荷
のために、可変抵抗器としてのトランジスタの制御電極
に印加される第２の信号から完全に分離される。
【００１６】さらに、出力信号に比例して可変抵抗器と
してのトランジスタの制御電極に印加される信号は、第
２の反転トランジスタによって完全に分離される。
してのトランジスタの制御電極に印加される信号は、第
２の反転トランジスタによって完全に分離される。
【００１７】
【実施例】図１は、周波数変換器として構成した可変利
得増幅器を示すものである。図１において、集積回路
は、インバータとしての第１のトランジスタＴ1 を有す
る可変利得増幅器を具える。トランジスタＴ1 は、その
ドレインを負荷Ｒ1 、例えば抵抗負荷に接続する。ま
た、第１のトランジスタＴ1 のソース電極は、グランド
に接続し、ゲートまたは制御電極に、第１の周波数の第
１の信号ＲＦを受けるようにする。この可変利得増幅器
は、インバータとしての第２のトランジスタＴ2を具え
る。
得増幅器を示すものである。図１において、集積回路
は、インバータとしての第１のトランジスタＴ1 を有す
る可変利得増幅器を具える。トランジスタＴ1 は、その
ドレインを負荷Ｒ1 、例えば抵抗負荷に接続する。ま
た、第１のトランジスタＴ1 のソース電極は、グランド
に接続し、ゲートまたは制御電極に、第１の周波数の第
１の信号ＲＦを受けるようにする。この可変利得増幅器
は、インバータとしての第２のトランジスタＴ2を具え
る。
【００１８】増幅器の消費電力を増加させないでその利
得を増加させるため、第２および第１の反転増幅段に
は、同一の電流を流すようにする。このため、第２のト
ランジスタＴ2 のソースを、第１のトランジスタＴ1 に
接続された負荷Ｒ1 の他端に接続し、ドレインを負荷Ｌ
を経て直流電源ＶDDに接続する。したがって、４つの連
続する直列素子、すなわちトランジスタＴ1 、負荷
Ｒ1 、トランジスタＴ2 および負荷Ｌは、グランドと直
流電源ＶDDとの間に直列に接続され、同一の電流が流れ
ることになる。
得を増加させるため、第２および第１の反転増幅段に
は、同一の電流を流すようにする。このため、第２のト
ランジスタＴ2 のソースを、第１のトランジスタＴ1 に
接続された負荷Ｒ1 の他端に接続し、ドレインを負荷Ｌ
を経て直流電源ＶDDに接続する。したがって、４つの連
続する直列素子、すなわちトランジスタＴ1 、負荷
Ｒ1 、トランジスタＴ2 および負荷Ｌは、グランドと直
流電源ＶDDとの間に直列に接続され、同一の電流が流れ
ることになる。
【００１９】第１のトランジスタＴ1 のドレインから得
られる第１の反転増幅段の出力信号は、阻止コンデンサ
Ｃ1 を経て第２の反転増幅段の第２のトランジスタＴ2
のゲートまたは制御電極に印加し、出力信号を第２のト
ランジスタＴ2 のドレインから得るようにする。
られる第１の反転増幅段の出力信号は、阻止コンデンサ
Ｃ1 を経て第２の反転増幅段の第２のトランジスタＴ2
のゲートまたは制御電極に印加し、出力信号を第２のト
ランジスタＴ2 のドレインから得るようにする。
【００２０】さらに、図１に示す回路は、可変抵抗器と
してのトランジスタＴ3 および低インピーダンスを形成
し、かつ直流電流を阻止するコンデンサＣ2 を具える分
岐回路を有する。
してのトランジスタＴ3 および低インピーダンスを形成
し、かつ直流電流を阻止するコンデンサＣ2 を具える分
岐回路を有する。
【００２１】この分岐回路の素子は、グランドと第２の
反転段の第２のトランジスタＴ2 のソースとの間に直列
に配列する。
反転段の第２のトランジスタＴ2 のソースとの間に直列
に配列する。
【００２２】可変抵抗器としてのトランジスタＴ3 は、
一方の主電極をグランドに接続し、他方の主電極をコン
デンサＣ2 に接続し、このコンデンサＣ2 の他端を第２
の反転トランジスタＴ2 のソースに接続する。トランジ
スタＴ3 のドレイン−ソース電圧は、直流的にはゼロ
で、ＶDS＝０として表される。
一方の主電極をグランドに接続し、他方の主電極をコン
デンサＣ2 に接続し、このコンデンサＣ2 の他端を第２
の反転トランジスタＴ2 のソースに接続する。トランジ
スタＴ3 のドレイン−ソース電圧は、直流的にはゼロ
で、ＶDS＝０として表される。
【００２３】図１に示した回路の一使用例においては、
トランジスタＴ3 のゲートに、直流電圧または徐々に変
化する電圧を印加する。これにより、可変利得増幅器を
得ることができる。
トランジスタＴ3 のゲートに、直流電圧または徐々に変
化する電圧を印加する。これにより、可変利得増幅器を
得ることができる。
【００２４】また、他の使用例においては、トランジス
タＴ3 のゲートに、局部発振器によって発生される第２
の周波数の信号ＯＬを印加する。この場合には、ミキサ
または周波数変換器を得ることができる。このミキシン
グの結果、第２の反転トランジスタＴ2 のドレインに、 ＩＦ＝｜ＲＦ−ＯＬ｜ の中間周波数の信号を得ることができる。
タＴ3 のゲートに、局部発振器によって発生される第２
の周波数の信号ＯＬを印加する。この場合には、ミキサ
または周波数変換器を得ることができる。このミキシン
グの結果、第２の反転トランジスタＴ2 のドレインに、 ＩＦ＝｜ＲＦ−ＯＬ｜ の中間周波数の信号を得ることができる。
【００２５】トランジスタＴ3 のゲートに印加される電
圧に依存して、直列接続したトランジスタＴ3 およびコ
ンデンサＣ2 を含む分岐回路のインピーダンスは、減少
または増加し、これによりトランジスタＴ2 が高利得ま
たは低利得となる。
圧に依存して、直列接続したトランジスタＴ3 およびコ
ンデンサＣ2 を含む分岐回路のインピーダンスは、減少
または増加し、これによりトランジスタＴ2 が高利得ま
たは低利得となる。
【００２６】直列接続したトランジスタＴ3 およびコン
デンサＣ2 によって形成されるインピーダンスが低い場
合には、回路の利得Ｇは、カスケードに配列された２つ
の反転増幅段の利得と等しくなり、その時それらの共通
ソースはコンデンサＣ2 およびトランジスタＴ3 を経て
グランドに接続される。この場合、トランジスタＴ1お
よびＴ2 の容量を無視すると、利得Ｇは、（１）式で表
すことができる。
デンサＣ2 によって形成されるインピーダンスが低い場
合には、回路の利得Ｇは、カスケードに配列された２つ
の反転増幅段の利得と等しくなり、その時それらの共通
ソースはコンデンサＣ2 およびトランジスタＴ3 を経て
グランドに接続される。この場合、トランジスタＴ1お
よびＴ2 の容量を無視すると、利得Ｇは、（１）式で表
すことができる。
【数１】 Ｇ＝［−ｇm1Ｒ1 ／（１＋ｇd1Ｒ1 ）］ ×［−ｇm2ＺL ／（１＋ｇd2ＺL ）］ ・・・（１） ここで、ｇm1，ｇd1は、それぞれトランジスタＴ1 の相
互コンダクタンスおよび出力コンダクタンスを表し、ｇ
m2，ｇd2は、それぞれトランジスタＴ2 の相互コンダク
タンスおよび出力コンダクタンスを表し、Ｒ1 は、負荷
Ｒ1 のインピーダンスを表し、ＺL は、負荷Ｌのインピ
ーダンスを表す。
互コンダクタンスおよび出力コンダクタンスを表し、ｇ
m2，ｇd2は、それぞれトランジスタＴ2 の相互コンダク
タンスおよび出力コンダクタンスを表し、Ｒ1 は、負荷
Ｒ1 のインピーダンスを表し、ＺL は、負荷Ｌのインピ
ーダンスを表す。
【００２７】直列接続したコンデンサＣ2 およびトラン
ジスタＴ3 によって形成されるインピーダンスが高い場
合には、回路の利得Ｇ′は、計算条件を同じにすると、
（２）式から得られる。
ジスタＴ3 によって形成されるインピーダンスが高い場
合には、回路の利得Ｇ′は、計算条件を同じにすると、
（２）式から得られる。
【数２】 Ｇ′＝［−ｇm1／（ｇd1＋ｇd2／Ｋ）］×［ｇd2ＺL ／Ｋ］ ・・・（２） ここで、 Ｋ＝１＋（ｇm2＋ｇd2）Ｒ1 ＋ｇd2ＺL である。
【００２８】トランジスタＴ3 のゲートに、直流電圧ま
たは徐々に変化する電圧を印加すれば、増幅器の利得
を、値ＧとＧ′との間で制御することができる。したが
って、可変利得増幅器として使用することができる。
たは徐々に変化する電圧を印加すれば、増幅器の利得
を、値ＧとＧ′との間で制御することができる。したが
って、可変利得増幅器として使用することができる。
【００２９】トランジスタＴ3 のゲートに、交流の制御
信号を印加すれば、以下の利点を有するミキサを得るこ
とができる。
信号を印加すれば、以下の利点を有するミキサを得るこ
とができる。
【００３０】増幅器として見た場合の回路の最大利得Ｇ
が高く、すなわち２０ｄＢより高いかまたは等しく、か
つトランジスタＴ3 に印加される制御電圧による利得の
可変範囲が相当大きい、すなわち２５ｄＢのオーダなの
で、周波数変換利得は高くなる。この利得は、公知の回
路におけるよりも相当高い。
が高く、すなわち２０ｄＢより高いかまたは等しく、か
つトランジスタＴ3 に印加される制御電圧による利得の
可変範囲が相当大きい、すなわち２５ｄＢのオーダなの
で、周波数変換利得は高くなる。この利得は、公知の回
路におけるよりも相当高い。
【００３１】実際に、図１に示した回路においては、変
調されるものは、トランジスタＴ2の利得であって、ヨ
ーロッパ特許公報第０，２２３，２８７号明細書におけ
る従来の回路の場合のように、負荷ではない。このこと
は、ＧおよびＧ′の２つの式から明白である。これらの
式は、利得が、第１の反転段の利得および第２の反転段
の利得をそれぞれ表す２つの項の結合に起因することを
示している。分岐回路のインピーダンスが低いと、２つ
の項は、（１）式に示すように２つのインバータの利得
によって表されるものとなる。また、分岐回路のインピ
ーダンスが高いと、（２）式から明らかなように、第１
の反転段の利得がわずかに変化し、第２の反転段の利得
が、相当大きく変化する。
調されるものは、トランジスタＴ2の利得であって、ヨ
ーロッパ特許公報第０，２２３，２８７号明細書におけ
る従来の回路の場合のように、負荷ではない。このこと
は、ＧおよびＧ′の２つの式から明白である。これらの
式は、利得が、第１の反転段の利得および第２の反転段
の利得をそれぞれ表す２つの項の結合に起因することを
示している。分岐回路のインピーダンスが低いと、２つ
の項は、（１）式に示すように２つのインバータの利得
によって表されるものとなる。また、分岐回路のインピ
ーダンスが高いと、（２）式から明らかなように、第１
の反転段の利得がわずかに変化し、第２の反転段の利得
が、相当大きく変化する。
【００３２】可変抵抗器としてのトランジスタＴ3 のゲ
ートに印加される信号ＯＬと、第１の反転トランジスタ
Ｔ1 のゲートに印加される信号ＲＦとの間のアイソレー
ションは、相当大きい。このアイソレーションは、第１
のトランジスタＴ1 のゲート−ドレイン容量およびその
負荷抵抗Ｒ1 の直列配列で形成される高インピーダンス
によって得られる。したがって、公知の回路におけるよ
りも、アイソレーションが良くなる。
ートに印加される信号ＯＬと、第１の反転トランジスタ
Ｔ1 のゲートに印加される信号ＲＦとの間のアイソレー
ションは、相当大きい。このアイソレーションは、第１
のトランジスタＴ1 のゲート−ドレイン容量およびその
負荷抵抗Ｒ1 の直列配列で形成される高インピーダンス
によって得られる。したがって、公知の回路におけるよ
りも、アイソレーションが良くなる。
【００３３】トランジスタＴ3 のゲートに印加される信
号ＯＬと、第２の反転トランジスタＴ2 のドレインに現
れる中間周波数の信号ＩＦとの間のアイソレーション
も、相当大きい。これは、トランジスタＴ2 がそのソー
スに印加される信号ＯＬを増幅しないからである。した
がって、公知の回路におけるよりも、アイソレーション
が良くなる。
号ＯＬと、第２の反転トランジスタＴ2 のドレインに現
れる中間周波数の信号ＩＦとの間のアイソレーション
も、相当大きい。これは、トランジスタＴ2 がそのソー
スに印加される信号ＯＬを増幅しないからである。した
がって、公知の回路におけるよりも、アイソレーション
が良くなる。
【００３４】回路のＳＮ比は、公知の回路と比較して非
常に大きくなる。第１の信号ＲＦの増幅器として見た場
合のトランジスタＴ1 の動作は、ミキシングによって妨
害されないので、大きいＳＮ比が得られる。このトラン
ジスタＴ1 は、低雑音状態下で継続して動作し、信号Ｒ
Ｆは一定の振幅を持つことになる。
常に大きくなる。第１の信号ＲＦの増幅器として見た場
合のトランジスタＴ1 の動作は、ミキシングによって妨
害されないので、大きいＳＮ比が得られる。このトラン
ジスタＴ1 は、低雑音状態下で継続して動作し、信号Ｒ
Ｆは一定の振幅を持つことになる。
【００３５】さらに、トランジスタＴ1 およびＴ2 が同
一の電流を分担するので、消費電力も低くなる。可変抵
抗器器としてのトランジスタＴ3 は、そのゲートに印加
される非常に小さい電流のみを消費する。
一の電流を分担するので、消費電力も低くなる。可変抵
抗器器としてのトランジスタＴ3 は、そのゲートに印加
される非常に小さい電流のみを消費する。
【００３６】電力利得は高く、特に、このパラメータに
よって、この発明に従う回路は公知の回路と区別され
る。
よって、この発明に従う回路は公知の回路と区別され
る。
【００３７】図２は、図１に示した回路の一使用例を示
すものである。この回路は、エンハンスメント形、すな
わち通常はゲート−ソース間電圧がないとカットオフさ
れるガリウム−ひ素（ＧａＡｓ）電界効果トランジスタ
によって構成したものである。３つのトランジスタ
Ｔ1 ，Ｔ2 ，Ｔ3 は、同一寸法のものである。
すものである。この回路は、エンハンスメント形、すな
わち通常はゲート−ソース間電圧がないとカットオフさ
れるガリウム−ひ素（ＧａＡｓ）電界効果トランジスタ
によって構成したものである。３つのトランジスタ
Ｔ1 ，Ｔ2 ，Ｔ3 は、同一寸法のものである。
【００３８】２つの反転段を構成するトランジスタＴ1
およびＴ2 は、トランジスタＴ4 および抵抗ブリッジＲ
2 ，Ｒ3 ，Ｒ4 およびＲ5 ，Ｒ6 を含む回路によってゲ
ートバイアスする。
およびＴ2 は、トランジスタＴ4 および抵抗ブリッジＲ
2 ，Ｒ3 ，Ｒ4 およびＲ5 ，Ｒ6 を含む回路によってゲ
ートバイアスする。
【００３９】トランジスタＴ3 は、抵抗Ｒ7 を経て第２
の電源ＶG によってバイアスする。この第２電源Ｖ
G は、正の主電源Ｅから分圧することもできる。
の電源ＶG によってバイアスする。この第２電源Ｖ
G は、正の主電源Ｅから分圧することもできる。
【００４０】高周波の第１の信号ＲＦは、インダクタン
スＬ1 およびコンデンサＣ5 を含み、標準の５０Ωにイ
ンピーダンスをマッチングし、かつ直流成分を除去する
回路によって第１反転トランジスタＴ1 のゲートに印加
する。
スＬ1 およびコンデンサＣ5 を含み、標準の５０Ωにイ
ンピーダンスをマッチングし、かつ直流成分を除去する
回路によって第１反転トランジスタＴ1 のゲートに印加
する。
【００４１】第２の信号ＯＬは、阻止コンデンサＣ3 を
経てトランジスタＴ3 のゲートに印加する。
経てトランジスタＴ3 のゲートに印加する。
【００４２】ミキシング結果を表す信号ＩＦは、第２の
トランジスタＴ2 のドレインから所望の周波数に同調す
るインピーダンスマッチングトランスの一次側に取り出
される。チューニングは、コンデンサＣ4 によって行う
ことができる。この信号は、トランスの二次側に接続し
た抵抗Ｒ8 に現れる。
トランジスタＴ2 のドレインから所望の周波数に同調す
るインピーダンスマッチングトランスの一次側に取り出
される。チューニングは、コンデンサＣ4 によって行う
ことができる。この信号は、トランスの二次側に接続し
た抵抗Ｒ8 に現れる。
【００４３】この回路は、低消費電力、低雑音および信
号ＯＬの良好なアイソレーションが要求される全ての受
信機に用いることができる。特に、９００ＭＨｚから１
８００ＭＨｚの範囲のセルラ電話に用いる携帯電話機の
ような携帯無線電話機に用いることができる。
号ＯＬの良好なアイソレーションが要求される全ての受
信機に用いることができる。特に、９００ＭＨｚから１
８００ＭＨｚの範囲のセルラ電話に用いる携帯電話機の
ような携帯無線電話機に用いることができる。
【００４４】
【図面の簡単な説明】
【図１】この発明の一実施例を示す図である。
【図２】図１に示す回路の一使用例の構成を示す図であ
る。
る。
Ｔ1 第１のトランジスタ Ｒ1 負荷 ＲＦ 第１の信号 Ｔ2 第２のトランジスタ Ｌ 負荷 ＶDD 直流電源 Ｃ1 阻止コンデンサ Ｔ3 トランジスタ Ｃ2 コンデンサ
Claims (6)
- 【請求項１】 第１の負荷を有し、第１の周波数の第１
の信号によって制御されるインバータとしての第１のト
ランジスタを有すると共に、可変抵抗器としての他のト
ランジスタに直列に接続したコンデンサを含む分岐回路
を有し、前記他のトランジスタのインピーダンスを第２
の周波数の第２の信号によって変調するようにした可変
利得増幅器を具える集積回路において、 第２の負荷を有するインバータとしての第２のトランジ
スタを具え、これら第２のトランジスタおよび第２の負
荷を、前記第１の負荷と直流電源との間に、前記第１お
よび第２のトランジスタに同一の電流が流れるように、
前記第１のトランジスタおよび第１の負荷と直列に接続
し、前記第２のトランジスタを前記第１のトランジスタ
の出力信号によって制御し、前記第２の信号によって変
調されるインピーダンスを、前記第１のトランジスタの
前記第１の負荷と前記第２のトランジスタとの間の接続
点に結合して、前記第２のトランジスタの利得を変調す
るよう構成したことを特徴とする可変利得増幅器を具え
る集積回路。 - 【請求項２】 前記第２の周波数を前記第１の周波数と
比較して非常に低くし、前記可変利得増幅器を可変抵抗
器としての前記他のトランジスタに印加される前記第２
の信号によって制御して、この可変利得増幅器の出力信
号を前記第２のトランジスタと前記第２の負荷との接続
点から得るよう構成したことを特徴とする請求項１記載
の集積回路。 - 【請求項３】 前記第２の周波数を局部発振器からの
信号とし、前記第１の周波数を高周波の信号として、前
記集積回路を前記第２のトランジスタと前記第２の負荷
との接続点に中間周波数の信号を供給する周波数変換器
として構成したことを特徴とする請求項１記載の集積回
路。 - 【請求項４】 ガリウム−ひ素電界効果トランジスタを
もって構成したことを特徴とする請求項１，２または３
記載の集積回路。 - 【請求項５】 前記第１のトランジスタ、他のトランジ
スタおよび第２のトランジスタを、同一寸法を持ち、か
つエンハンスメント形のものをもって構成したことを特
徴とする請求項４記載の集積回路。 - 【請求項６】 請求項１，３，４または５記載の回路を
自動車用受信機に使用する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9116036A FR2685578A1 (fr) | 1991-12-23 | 1991-12-23 | Circuit integre comprenant un amplificateur a gain variable. |
| FR9116036 | 1991-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259766A true JPH05259766A (ja) | 1993-10-08 |
| JP3339892B2 JP3339892B2 (ja) | 2002-10-28 |
Family
ID=9420408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34067492A Expired - Fee Related JP3339892B2 (ja) | 1991-12-23 | 1992-12-21 | 集積回路およびその使用方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5323123A (ja) |
| EP (1) | EP0549043B1 (ja) |
| JP (1) | JP3339892B2 (ja) |
| DE (1) | DE69214923T2 (ja) |
| FR (1) | FR2685578A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5809410A (en) * | 1993-07-12 | 1998-09-15 | Harris Corporation | Low voltage RF amplifier and mixed with single bias block and method |
| JPH0851318A (ja) * | 1994-08-08 | 1996-02-20 | Oki Electric Ind Co Ltd | 利得可変回路とその集積回路 |
| DE69517775T2 (de) * | 1994-10-28 | 2001-02-22 | Murata Manufacturing Co | Mischer und Frequenzumsetzungsprozess unter Verwendung desselben |
| JP3227641B2 (ja) * | 1994-10-28 | 2001-11-12 | 株式会社村田製作所 | ミキサ回路および周波数変換方法 |
| EP0742640B1 (en) * | 1995-04-12 | 2001-07-04 | Matsushita Electric Industrial Co., Ltd. | A front-end circuit |
| US5574405A (en) * | 1995-08-22 | 1996-11-12 | Lucent Technologies Inc. | Low noise amplifier/mixer/frequency synthesizer circuit for an RF system |
| US6230118B1 (en) | 1997-06-30 | 2001-05-08 | Cirrus Logic, Inc. | DOS based application supports for a controllerless modem |
| WO2000002323A1 (en) * | 1998-07-02 | 2000-01-13 | Conexant Systems, Inc. | Apparatus and method for implementing a low-noise amplifier |
| US6275687B1 (en) | 1998-11-30 | 2001-08-14 | Conexant Systems, Inc. | Apparatus and method for implementing a low-noise amplifier and mixer |
| US6211737B1 (en) * | 1999-07-16 | 2001-04-03 | Philips Electronics North America Corporation | Variable gain amplifier with improved linearity |
| JP4752272B2 (ja) * | 2005-01-05 | 2011-08-17 | ソニー株式会社 | 通信装置 |
| US7375992B2 (en) * | 2005-01-24 | 2008-05-20 | The Hong Kong University Of Science And Technology | Switched-capacitor regulators |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3609412A (en) * | 1968-09-19 | 1971-09-28 | Matsushita Electronics Corp | Integrated igfet signal converter circuit |
| JPS5710604B2 (ja) * | 1972-11-09 | 1982-02-27 | ||
| JPS57166706A (en) * | 1981-04-06 | 1982-10-14 | Sony Corp | Mixer circuit |
| FR2589652A1 (fr) * | 1985-11-05 | 1987-05-07 | Labo Electronique Physique | Dispositif semi-conducteur du type melangeur |
| JPH063854B2 (ja) * | 1986-11-12 | 1994-01-12 | 日本電気株式会社 | 利得可変増幅回路 |
| JPH01175304A (ja) * | 1987-12-29 | 1989-07-11 | Sharp Corp | マイクロ波ミキサ |
| JPH02308607A (ja) * | 1989-05-23 | 1990-12-21 | Nec Corp | 増幅回路 |
-
1991
- 1991-12-23 FR FR9116036A patent/FR2685578A1/fr active Pending
-
1992
- 1992-12-15 DE DE69214923T patent/DE69214923T2/de not_active Expired - Fee Related
- 1992-12-15 EP EP92203927A patent/EP0549043B1/fr not_active Expired - Lifetime
- 1992-12-21 US US07/995,099 patent/US5323123A/en not_active Expired - Fee Related
- 1992-12-21 JP JP34067492A patent/JP3339892B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2685578A1 (fr) | 1993-06-25 |
| DE69214923D1 (de) | 1996-12-05 |
| DE69214923T2 (de) | 1997-04-30 |
| EP0549043B1 (fr) | 1996-10-30 |
| US5323123A (en) | 1994-06-21 |
| JP3339892B2 (ja) | 2002-10-28 |
| EP0549043A1 (fr) | 1993-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5083050A (en) | Modified cascode mixer circuit | |
| US6989705B2 (en) | High linearity passive mixer and associated LO buffer | |
| JPH05259766A (ja) | 可変利得増幅器を具える集積回路 | |
| JPH0376609B2 (ja) | ||
| US7113008B2 (en) | Frequency mixing apparatus | |
| US5789963A (en) | Low power consumption mixer and frequency conversion with inter-terminal isolation for stable mixing | |
| US4727597A (en) | Mixer arrangement | |
| US5963858A (en) | Method and apparatus for mixing signals | |
| KR100281065B1 (ko) | 캐스코드방식의주파수혼합기 | |
| US20060099751A1 (en) | Semiconductor integrated circuit and semiconductor integrated circuit manufacturing method | |
| US20070139110A1 (en) | Transconductance circuit | |
| JP2000323944A (ja) | 高周波利得可変増幅器 | |
| JPH0145768B2 (ja) | ||
| JPH0740647B2 (ja) | 電界効果トランジスタ回路 | |
| JP4572032B2 (ja) | 周波数変換回路 | |
| JPH10261926A (ja) | 可変抵抗器とそれを用いた利得制御増幅回路及びミクサ回路 | |
| JP2943348B2 (ja) | 周波数変換器 | |
| JPH0837425A (ja) | 低歪みミキサ | |
| EP0716500B1 (en) | Mixer and frequency conversion process using the same | |
| JPH036040Y2 (ja) | ||
| JPS59146229A (ja) | チユ−ナ装置 | |
| JPH0715242A (ja) | ミキサ回路 | |
| JPH01269304A (ja) | 出力インピーダンス制御回路 | |
| JPH05291840A (ja) | 能動負荷回路 | |
| JPH05121968A (ja) | 高周波回路用半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |