JP3227641B2 - ミキサ回路および周波数変換方法 - Google Patents
ミキサ回路および周波数変換方法Info
- Publication number
- JP3227641B2 JP3227641B2 JP27868195A JP27868195A JP3227641B2 JP 3227641 B2 JP3227641 B2 JP 3227641B2 JP 27868195 A JP27868195 A JP 27868195A JP 27868195 A JP27868195 A JP 27868195A JP 3227641 B2 JP3227641 B2 JP 3227641B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- effect transistor
- active element
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D9/00—Demodulation or transference of modulation of modulated electromagnetic waves
- H03D9/06—Transference of modulation using distributed inductance and capacitance
- H03D9/0658—Transference of modulation using distributed inductance and capacitance by means of semiconductor devices having more than two electrodes
- H03D9/0675—Transference of modulation using distributed inductance and capacitance by means of semiconductor devices having more than two electrodes using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
- H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタ（field effect transistor: FET）等の能動素子を
用いたミキサ（mixer ）回路に関し、更にはこれを用い
た周波数変換方法に関する。
スタ（field effect transistor: FET）等の能動素子を
用いたミキサ（mixer ）回路に関し、更にはこれを用い
た周波数変換方法に関する。
【０００２】
【従来の技術】ミキサ回路は、複数の信号を混合するた
めの回路であり、邇常は、バイポーラトランジスタやＦ
ＥＴ等の能動素子を有している。この能動素子は、２個
の（より一般には複数の）信号が入力されたときに両者
の積に相当する信号を出力するように、使用される。互
いに異なる周波数を有する２個の（より一般には複数
の）信号を乗じあうと、これらの信号の周波数の差に相
当する周波数の信号と和に相当する周波数の信号とが得
られることから、ミキサ回路は、周波数変換器としても
使用できる。
めの回路であり、邇常は、バイポーラトランジスタやＦ
ＥＴ等の能動素子を有している。この能動素子は、２個
の（より一般には複数の）信号が入力されたときに両者
の積に相当する信号を出力するように、使用される。互
いに異なる周波数を有する２個の（より一般には複数
の）信号を乗じあうと、これらの信号の周波数の差に相
当する周波数の信号と和に相当する周波数の信号とが得
られることから、ミキサ回路は、周波数変換器としても
使用できる。
【０００３】周波数変換器には、比較的高い周波数を有
する信号をより低い周波数を有する信号へと変換するダ
ウンコンバータと、比較的低い周波数を有する信号をよ
り高い周波数を有する信号へと変換するアップコンバー
タとがある。ダウンコンバータおよびアップコンバータ
は、それぞれ、ミキシングにより得られる２種類の信号
のうち、入力された２種類の信号の周波数の差に相当す
る周波数の信号または和に相当する周波数の信号を取り
出し、後段の回路に供給する。
する信号をより低い周波数を有する信号へと変換するダ
ウンコンバータと、比較的低い周波数を有する信号をよ
り高い周波数を有する信号へと変換するアップコンバー
タとがある。ダウンコンバータおよびアップコンバータ
は、それぞれ、ミキシングにより得られる２種類の信号
のうち、入力された２種類の信号の周波数の差に相当す
る周波数の信号または和に相当する周波数の信号を取り
出し、後段の回路に供給する。
【０００４】スーパーヘテロダイン方式の受信機では、
無線周波数（radio frequency:RF）信号を中間周波数
（intermediate frequency: IF）信号に変換するための
ダウンコンバータや、ＩＦ信号をベースバンド信号に変
換するためのダウンコンバータが用いられる。ダイレク
トコンバージョン方式の受信機では、ＲＦ信号をベース
バンド信号に変換するためのダウンコンバータが用いら
れる。逆に、スーパーヘテロダイン方式の送信機では、
ベースバンド信号をＩＦ信号に変換するためのアップコ
ンバータや、ＩＦ信号をＲＦ信号に変換するためのアッ
プコンバータが用いられる。ダイレクトコンバージョン
方式の送信機ではベースバンド信号をＲＦ信号に変換す
るためのアップコンバータが用いられる。これらの周波
数変換を実行するためには、ミキシング用の能動素子
に、所定の周波数を有する局部発振（local oscillatio
n:LO）信号をも入力する必要がある。
無線周波数（radio frequency:RF）信号を中間周波数
（intermediate frequency: IF）信号に変換するための
ダウンコンバータや、ＩＦ信号をベースバンド信号に変
換するためのダウンコンバータが用いられる。ダイレク
トコンバージョン方式の受信機では、ＲＦ信号をベース
バンド信号に変換するためのダウンコンバータが用いら
れる。逆に、スーパーヘテロダイン方式の送信機では、
ベースバンド信号をＩＦ信号に変換するためのアップコ
ンバータや、ＩＦ信号をＲＦ信号に変換するためのアッ
プコンバータが用いられる。ダイレクトコンバージョン
方式の送信機ではベースバンド信号をＲＦ信号に変換す
るためのアップコンバータが用いられる。これらの周波
数変換を実行するためには、ミキシング用の能動素子
に、所定の周波数を有する局部発振（local oscillatio
n:LO）信号をも入力する必要がある。
【０００５】図７には、ＲＦ信号をＩＦ信号に変換する
ためのダウンコンバータが示されている。このダウンコ
ンバータ５００は、ミキシング用の能動素子として、ド
レインＤ、ソースＳおよびゲートＧを有するＦＥＴ１を
用いている。ＲＦ信号およびＬＯ信号はそれぞれ入力整
合回路３または４を介してゲートＧに入力されている。
入力整合回路３および４は、それぞれ、ＲＦ信号または
ＬＯ信号中の直流成分を阻止するためのカップリングキ
ャパシタＣ１またはＣ２を有している。カップリングキ
ャパシタＣ１は、ゲートＧと接地との間に直列接続され
たインピーダンス素子Ｚ１およびＺ２の接続点に接続さ
れている。カップリングキャパシタＣ２は、ゲートＧと
接地との間に直列接続されたインピーダンス素子Ｚ３お
よびＺ４の接続点に接続されている。インピーダンス素
子Ｚ１〜Ｚ４のインピーダンス値は、ＲＦ信号またはＬ
Ｏ信号の伝送線路のインピーダンスとゲートＧの入力イ
ンピーダンスとが整合するように、それぞれ設定されて
いる。インピーダンス素子Ｚ１〜Ｚ４としては、マイク
ロストリップ線路等の分布定数線路を用いることが出来
る。
ためのダウンコンバータが示されている。このダウンコ
ンバータ５００は、ミキシング用の能動素子として、ド
レインＤ、ソースＳおよびゲートＧを有するＦＥＴ１を
用いている。ＲＦ信号およびＬＯ信号はそれぞれ入力整
合回路３または４を介してゲートＧに入力されている。
入力整合回路３および４は、それぞれ、ＲＦ信号または
ＬＯ信号中の直流成分を阻止するためのカップリングキ
ャパシタＣ１またはＣ２を有している。カップリングキ
ャパシタＣ１は、ゲートＧと接地との間に直列接続され
たインピーダンス素子Ｚ１およびＺ２の接続点に接続さ
れている。カップリングキャパシタＣ２は、ゲートＧと
接地との間に直列接続されたインピーダンス素子Ｚ３お
よびＺ４の接続点に接続されている。インピーダンス素
子Ｚ１〜Ｚ４のインピーダンス値は、ＲＦ信号またはＬ
Ｏ信号の伝送線路のインピーダンスとゲートＧの入力イ
ンピーダンスとが整合するように、それぞれ設定されて
いる。インピーダンス素子Ｚ１〜Ｚ４としては、マイク
ロストリップ線路等の分布定数線路を用いることが出来
る。
【０００６】ＦＥＴ１のソースＳは、自己バイアス用の
抵抗Ｒと交流バイパス用のキャパシタＣ３との並列回路
を介して接地されている。他方、ＦＥＴ１のドレインＤ
は、バイアス用のインピーダンス素子Ｚ５を介して正の
直流電源Ｄ１に接続されている。従って、ＦＥＴ１のゲ
ートＧに入力されるＲＦ信号およびＬＯ信号は、抵抗Ｒ
およびインピーダンス素子Ｚ１により決定されるバイア
ス条件下で、ＦＥＴ１により増幅され、同時に互いに混
合される。なお、インピーダンス素子Ｚ５も、インピー
ダンス素子Ｚ１〜Ｚ４と同様、分布定数線路にて実現で
きる。キャパシタＣ５は、安定化等のため正の直流電源
Ｄ１に接続されている。ＦＥＴ１のドレインＤは、出力
整合回路５を介して後段の回路に接続されている。出力
整合回路５は、インピーダンス素子Ｚ６〜Ｚ８、キャパ
シタＣ６およびＣ７を有している。出力整合回路５は、
ドレインＤの出力インピーダンスと後段の回路のインピ
ーダンスとを整合する機能と共に、ドレインＤの出力か
らＲＦ信号とＬＯ信号の周波数差に相当する周波数を有
する成分、すなわちＩＦ信号のみを取り出すフィルタリ
ング機能を有している。すなわち、ドレインＤに接続さ
れているインピーダンス素子Ｚ６およびその一端が接地
されているキャパシタＣ６の値は、インピーダンス素子
Ｚ６が誘導性の周波数帯域で、ＩＦ信号を取り出すロー
パスフィルタとして機能するように設計されている。そ
れぞれその一端が開放しているインピーダンス素子Ｚ７
およびＺ８は、その開放端の無限大インピーダンスをそ
の線路長に応じてインピーダンス変換する素子、すなわ
ち、オープンスタブであり、インピーダンス素子Ｚ６お
よびキャパシタＣ６と共に、インピーダンス整合の機能
を発揮し得るように、その値が設計されている。キャパ
シタＣ７は、ＩＦ信号中の直流成分を阻止する。なお、
インピーダンス素子Ｚ６〜Ｚ８も、分布定数線路にて実
現できる。
抵抗Ｒと交流バイパス用のキャパシタＣ３との並列回路
を介して接地されている。他方、ＦＥＴ１のドレインＤ
は、バイアス用のインピーダンス素子Ｚ５を介して正の
直流電源Ｄ１に接続されている。従って、ＦＥＴ１のゲ
ートＧに入力されるＲＦ信号およびＬＯ信号は、抵抗Ｒ
およびインピーダンス素子Ｚ１により決定されるバイア
ス条件下で、ＦＥＴ１により増幅され、同時に互いに混
合される。なお、インピーダンス素子Ｚ５も、インピー
ダンス素子Ｚ１〜Ｚ４と同様、分布定数線路にて実現で
きる。キャパシタＣ５は、安定化等のため正の直流電源
Ｄ１に接続されている。ＦＥＴ１のドレインＤは、出力
整合回路５を介して後段の回路に接続されている。出力
整合回路５は、インピーダンス素子Ｚ６〜Ｚ８、キャパ
シタＣ６およびＣ７を有している。出力整合回路５は、
ドレインＤの出力インピーダンスと後段の回路のインピ
ーダンスとを整合する機能と共に、ドレインＤの出力か
らＲＦ信号とＬＯ信号の周波数差に相当する周波数を有
する成分、すなわちＩＦ信号のみを取り出すフィルタリ
ング機能を有している。すなわち、ドレインＤに接続さ
れているインピーダンス素子Ｚ６およびその一端が接地
されているキャパシタＣ６の値は、インピーダンス素子
Ｚ６が誘導性の周波数帯域で、ＩＦ信号を取り出すロー
パスフィルタとして機能するように設計されている。そ
れぞれその一端が開放しているインピーダンス素子Ｚ７
およびＺ８は、その開放端の無限大インピーダンスをそ
の線路長に応じてインピーダンス変換する素子、すなわ
ち、オープンスタブであり、インピーダンス素子Ｚ６お
よびキャパシタＣ６と共に、インピーダンス整合の機能
を発揮し得るように、その値が設計されている。キャパ
シタＣ７は、ＩＦ信号中の直流成分を阻止する。なお、
インピーダンス素子Ｚ６〜Ｚ８も、分布定数線路にて実
現できる。
【０００７】
【発明が解決しようとする課題】図７に示されるダウン
コンバータ５００は、以上のようにして、ＲＦ信号をＩ
Ｆ信号に変換する。ところが、この回路には、ＲＦ信号
およびＬＯ信号が共にＦＥＴ１のゲートＧに入力されて
いるため、例えばＲＦ信号がＬＯ信号の入力端に漏れた
り、あるいは、ＬＯ信号がＲＦ信号の入力端に漏れたり
する問題、すなわち端子間アイソレーションが悪いとい
う問題がある。
コンバータ５００は、以上のようにして、ＲＦ信号をＩ
Ｆ信号に変換する。ところが、この回路には、ＲＦ信号
およびＬＯ信号が共にＦＥＴ１のゲートＧに入力されて
いるため、例えばＲＦ信号がＬＯ信号の入力端に漏れた
り、あるいは、ＬＯ信号がＲＦ信号の入力端に漏れたり
する問題、すなわち端子間アイソレーションが悪いとい
う問題がある。
【０００８】端子間アイソレーションを改善可能な第１
の回路としては、ＬＯ信号をゲートＧではなくソースＳ
に入力する構成が考えられる。これにより、ＲＦ信号と
ＬＯ信号の入力先がＦＥＴ１の異なる電極（それぞれゲ
ートＧまたはソースＳ）になるから、端子間アイソレー
ションは良くなる。しかし、ＬＯ信号をソースＳに入力
すると、ＲＦ信号に対するＩＦ信号の電力比、すなわち
変換利得が小さくなる。
の回路としては、ＬＯ信号をゲートＧではなくソースＳ
に入力する構成が考えられる。これにより、ＲＦ信号と
ＬＯ信号の入力先がＦＥＴ１の異なる電極（それぞれゲ
ートＧまたはソースＳ）になるから、端子間アイソレー
ションは良くなる。しかし、ＬＯ信号をソースＳに入力
すると、ＲＦ信号に対するＩＦ信号の電力比、すなわち
変換利得が小さくなる。
【０００９】端子間アイソレーションを改善可能な第２
の回路としては、図８に示すダウンコンバータ６００の
ように、ＦＥＴ１としてデュアルゲートＦＥＴを使用
し、そのゲートＧ１にＲＦ信号を、ゲートＧ２にＬＯ信
号を入力する回路がある。この方法でも、ＲＦ信号とＬ
Ｏ信号の入力先がＦＥＴ１の異なる電極（それぞれゲー
トＧ１またはＧ２）になるから、端子間アイソレーショ
ンは良くなる。しかし、ゲートが２個になるためチャネ
ルが長くなり、その結果、シングルゲートのＦＥＴ（図
７参照）に比べ大きな直流のドレイン電流が必要にな
る。ドレイン電流の増加は、消費電力の増加を招くと共
に、ＦＥＴ１の雑音指数（noise-figure :NF）の増加す
なわちＦＥＴ１にて発生する雑音の増加を招き、その結
果としてミキサ回路のＮＦが増加する。
の回路としては、図８に示すダウンコンバータ６００の
ように、ＦＥＴ１としてデュアルゲートＦＥＴを使用
し、そのゲートＧ１にＲＦ信号を、ゲートＧ２にＬＯ信
号を入力する回路がある。この方法でも、ＲＦ信号とＬ
Ｏ信号の入力先がＦＥＴ１の異なる電極（それぞれゲー
トＧ１またはＧ２）になるから、端子間アイソレーショ
ンは良くなる。しかし、ゲートが２個になるためチャネ
ルが長くなり、その結果、シングルゲートのＦＥＴ（図
７参照）に比べ大きな直流のドレイン電流が必要にな
る。ドレイン電流の増加は、消費電力の増加を招くと共
に、ＦＥＴ１の雑音指数（noise-figure :NF）の増加す
なわちＦＥＴ１にて発生する雑音の増加を招き、その結
果としてミキサ回路のＮＦが増加する。
【００１０】端子間アイソレーションを改善する第３の
回路としては、図９に示されるように、ＲＦ信号を増幅
するＦＥＴ１とは別にＬＯ信号を増幅するＦＥＴ２を設
けた回路がある（特開平６−１０４６５１号公報参
照）。図９に示されるダウンコンバータ７００では、Ｒ
Ｆ信号はＦＥＴ１のゲートＧに、ＬＯ信号はＦＥＴ２の
ゲートＧに、それぞれ入力されている。従って、ＲＦ信
号とＬＯ信号の入力先が異なる電極（それぞれＦＥＴ１
またはＦＥＴ２のゲートＧ）になるから、端子間アイソ
レーションが良くなる。また、ＦＥＴ１およびＦＥＴ２
のソースＳは共に接地されており、ドレインＤは抵抗Ｒ
５およびインダクタＬ５を介して、正の直流電源Ｄ１に
よりバイアスされているから、ＲＦ信号およびＬＯ信号
はそれぞれＦＥＴ１またはＦＥＴ２により増幅される。
従って、上述の第１の回路のような問題は生じない。
回路としては、図９に示されるように、ＲＦ信号を増幅
するＦＥＴ１とは別にＬＯ信号を増幅するＦＥＴ２を設
けた回路がある（特開平６−１０４６５１号公報参
照）。図９に示されるダウンコンバータ７００では、Ｒ
Ｆ信号はＦＥＴ１のゲートＧに、ＬＯ信号はＦＥＴ２の
ゲートＧに、それぞれ入力されている。従って、ＲＦ信
号とＬＯ信号の入力先が異なる電極（それぞれＦＥＴ１
またはＦＥＴ２のゲートＧ）になるから、端子間アイソ
レーションが良くなる。また、ＦＥＴ１およびＦＥＴ２
のソースＳは共に接地されており、ドレインＤは抵抗Ｒ
５およびインダクタＬ５を介して、正の直流電源Ｄ１に
よりバイアスされているから、ＲＦ信号およびＬＯ信号
はそれぞれＦＥＴ１またはＦＥＴ２により増幅される。
従って、上述の第１の回路のような問題は生じない。
【００１１】しかし、図９の回路では、ＦＥＴが２個に
なるため、両ＦＥＴ合計の直流のドレイン電流が大きく
なり、その結果、消費電力の増加が生じる。また、図９
の回路では、ＦＥＴ１およびＦＥＴ２のドレイン−ソー
ス間インピーダンスと複素共役なインピーダンスを有す
る整合回路Ｘ１をＦＥＴ１およびＦＥＴ２のドレインＤ
に接続しているため、インダクタＬ５側からＦＥＴ１お
よびＦＥＴ２のドレインＤ側への反射を抑制して、その
分だけ変換利得を改善できるとはいうものの、上記の特
開平６−１０４６５１号公報の開示によれば、局発注入
電力すなわちＬＯ信号の電カが１０ｄＢｍであるときの
変換利得を＋０ｄＢ程度まで改善できるに過ぎない。
なるため、両ＦＥＴ合計の直流のドレイン電流が大きく
なり、その結果、消費電力の増加が生じる。また、図９
の回路では、ＦＥＴ１およびＦＥＴ２のドレイン−ソー
ス間インピーダンスと複素共役なインピーダンスを有す
る整合回路Ｘ１をＦＥＴ１およびＦＥＴ２のドレインＤ
に接続しているため、インダクタＬ５側からＦＥＴ１お
よびＦＥＴ２のドレインＤ側への反射を抑制して、その
分だけ変換利得を改善できるとはいうものの、上記の特
開平６−１０４６５１号公報の開示によれば、局発注入
電力すなわちＬＯ信号の電カが１０ｄＢｍであるときの
変換利得を＋０ｄＢ程度まで改善できるに過ぎない。
【００１２】そこで、本発明の第１の目的は、ある入力
端から他の入力端への信号の漏れや入力端から出力端へ
の信号の漏れを抑制すること、すなわちミキサ回路にお
ける端子間アイソレーションを改善することにあり、こ
の目的は、入力信号毎にその入力先の電極を異なる電極
にすることにより達成される。本発明の第２の目的は、
混合の対象となる複数の信号のうちいずれかが増幅され
ないことで生じる変換利得の低下を防止することにあ
り、この目的は、第２能動素子の駆動電極に流れる直流
電流が飽和領域に属しているとき、制御電極に供給され
ている交流信号を、駆動電極に供給されている第１能動
素子からの増幅された交流信号と混合することによって
達成される。本発明の第３の目的は、本発明を周波数変
換器として実現した場合にＬＯ信号の電力を抑制できる
ようにすることにあり、この目的は第２の目的の達成を
通じ達成される。本発明の第４の目的は、ミキサ回路を
構成する能動素子のＮＦを低減すること、ひいては低雑
音のミキサ回路を実現することにあり、この目的は、そ
の制御電極（ＦＥＴではゲート）が１個しかない能動素
子を使用可能にすることにより達成される。本発明の第
５の目的は、ミキサ回路を構成する能動素子に流れる電
流を低減すること、ひいてはミキサ回路における電力消
費を低減することにあり、この目的は、直流電源から電
流供給を受ける能動素子の個数を減らすことにより達成
される。本発明の第６の目的は、電源の追加なしに第５
の目的を達成することにあり、この目的は、能動素子の
構造の設計により達成される。本発明の第７の目的は、
電源変動にかかわらずミキシング動作を安定に実行可能
にすることにあり、この目的は、主たる電源電圧が印加
されない能動素子において混合を行うことにより実現さ
れる。
端から他の入力端への信号の漏れや入力端から出力端へ
の信号の漏れを抑制すること、すなわちミキサ回路にお
ける端子間アイソレーションを改善することにあり、こ
の目的は、入力信号毎にその入力先の電極を異なる電極
にすることにより達成される。本発明の第２の目的は、
混合の対象となる複数の信号のうちいずれかが増幅され
ないことで生じる変換利得の低下を防止することにあ
り、この目的は、第２能動素子の駆動電極に流れる直流
電流が飽和領域に属しているとき、制御電極に供給され
ている交流信号を、駆動電極に供給されている第１能動
素子からの増幅された交流信号と混合することによって
達成される。本発明の第３の目的は、本発明を周波数変
換器として実現した場合にＬＯ信号の電力を抑制できる
ようにすることにあり、この目的は第２の目的の達成を
通じ達成される。本発明の第４の目的は、ミキサ回路を
構成する能動素子のＮＦを低減すること、ひいては低雑
音のミキサ回路を実現することにあり、この目的は、そ
の制御電極（ＦＥＴではゲート）が１個しかない能動素
子を使用可能にすることにより達成される。本発明の第
５の目的は、ミキサ回路を構成する能動素子に流れる電
流を低減すること、ひいてはミキサ回路における電力消
費を低減することにあり、この目的は、直流電源から電
流供給を受ける能動素子の個数を減らすことにより達成
される。本発明の第６の目的は、電源の追加なしに第５
の目的を達成することにあり、この目的は、能動素子の
構造の設計により達成される。本発明の第７の目的は、
電源変動にかかわらずミキシング動作を安定に実行可能
にすることにあり、この目的は、主たる電源電圧が印加
されない能動素子において混合を行うことにより実現さ
れる。
【００１３】
【課題を解決するための手段】第１の観点では、本発明
は、少なくとも制御電極および駆動電極を有し、且つ、
駆動電極に電源電圧が印加されているとき、制御電極に
供給されている交流信号を増幅し、増幅された交流信号
を駆動電極から出力する第１能動素子と、少なくとも制
御電極および駆動電極を有し、且つ、制御電極に供給さ
れている交流信号を駆動電極に供給されている交流信号
と混合し、混合により得られた交流信号を駆動電極から
出力する第２能動素子と、前記第１能動素子の駆動電極
に電源電圧を印加しながら前記第１能動素子の制御電極
に第１交流信号を供給する第１駆動手段と、前記第１能
動素子の駆動電極から出力される交流信号を前記第２能
動素子の駆動電極に供給しながら前記第２能動素子の制
御電極に第２交流信号を供給する第２駆動手段と、前記
第２能動素子の駆動電極に現れる信号から、前記第１交
流信号の周波数と前記第２交流信号の周波数の和または
差に相当する周波数を有する混合信号を取り出す出力手
段とを備えると共に、前記第１能動素子および前記第２
能動素子がそれぞれ電界効果トランジスタであり、前記
第２能動素子のｋｎｅｅ電圧を下げることにより、前記
第２能動素子の駆動電極に流れる直流電流が飽和領域に
属している状態を保持する飽和手段を備えることを特徴
とするミキサ回路を提供する。上記第１の観点のミキサ
回路では、第１交流信号（例えばＲＦ信号）が入力され
る能動素子と、第２交流信号（例えばＬＯ信号）が入力
される能動素子とが、異なる能動素子であるから、端子
間アイソレーションが良好になる。また、いずれの能動
素子もその制御電極は１個でよいから、各能動素子のＮ
Ｆを低減できる。さらに、第２能動素子の駆動電極に
は、第１能動素子の駆動電極と異なり、直流電圧が加わ
らないから、電力消費を低減できる。加えて、混合動作
を実行しているのは直流電源の供給を受けない第２能動
素子であるから、電源変動にかかわらずミキシング動作
を安定に実行できる。
は、少なくとも制御電極および駆動電極を有し、且つ、
駆動電極に電源電圧が印加されているとき、制御電極に
供給されている交流信号を増幅し、増幅された交流信号
を駆動電極から出力する第１能動素子と、少なくとも制
御電極および駆動電極を有し、且つ、制御電極に供給さ
れている交流信号を駆動電極に供給されている交流信号
と混合し、混合により得られた交流信号を駆動電極から
出力する第２能動素子と、前記第１能動素子の駆動電極
に電源電圧を印加しながら前記第１能動素子の制御電極
に第１交流信号を供給する第１駆動手段と、前記第１能
動素子の駆動電極から出力される交流信号を前記第２能
動素子の駆動電極に供給しながら前記第２能動素子の制
御電極に第２交流信号を供給する第２駆動手段と、前記
第２能動素子の駆動電極に現れる信号から、前記第１交
流信号の周波数と前記第２交流信号の周波数の和または
差に相当する周波数を有する混合信号を取り出す出力手
段とを備えると共に、前記第１能動素子および前記第２
能動素子がそれぞれ電界効果トランジスタであり、前記
第２能動素子のｋｎｅｅ電圧を下げることにより、前記
第２能動素子の駆動電極に流れる直流電流が飽和領域に
属している状態を保持する飽和手段を備えることを特徴
とするミキサ回路を提供する。上記第１の観点のミキサ
回路では、第１交流信号（例えばＲＦ信号）が入力され
る能動素子と、第２交流信号（例えばＬＯ信号）が入力
される能動素子とが、異なる能動素子であるから、端子
間アイソレーションが良好になる。また、いずれの能動
素子もその制御電極は１個でよいから、各能動素子のＮ
Ｆを低減できる。さらに、第２能動素子の駆動電極に
は、第１能動素子の駆動電極と異なり、直流電圧が加わ
らないから、電力消費を低減できる。加えて、混合動作
を実行しているのは直流電源の供給を受けない第２能動
素子であるから、電源変動にかかわらずミキシング動作
を安定に実行できる。
【００１４】第２の観点では、本発明は、ゲートと，ド
レインと，ソースの各電極を１個ずつ有する第１電界効
果トランジスタおよびそれと同構成の第２電界効果トラ
ンジスタを準備する電界効果トランジスタ準備ステップ
と、前記第１電界効果トランジスタのドレイン−ソース
間に直流の電源電圧を印加しながら、前記第１電界効果
トランジスタのゲートに第１交流信号電圧を印加する第
１電界効果トランジスタ用電圧印加ステップと、前記第
１電界効果トランジスタのドレイン電流のうち交流成分
にて前記第２電界効果トランジスタが混合動作を実行し
得る程度に前記第２電界効果トランジスタのｋｎｅｅ電
圧が下がるように、前記第２電界効果トランジスタのゲ
ートに負のバイアス電圧を印加しながら、前記第２電界
効果トランジスタのゲートに第２交流信号電圧を印加す
ると共に、前記第２電界効果トランジスタのドレイン−
ソース間に前記第１電界効果トランジスタのドレイン−
ソース間電圧から直流成分を除去した信号電圧を印加す
る第２電界効果トランジスタ用電圧印加ステップと、前
記第２電界効果トランジスタのドレイン−ソース間電圧
から、前記第１交流信号電圧の周波数と前記第２交流信
号電圧の周波数の和または差に相当する周波数を有する
混合信号電圧を取り出して出力する混合信号電圧出力ス
テップとを有することを特徴とする周波数変換方法を提
供する。
レインと，ソースの各電極を１個ずつ有する第１電界効
果トランジスタおよびそれと同構成の第２電界効果トラ
ンジスタを準備する電界効果トランジスタ準備ステップ
と、前記第１電界効果トランジスタのドレイン−ソース
間に直流の電源電圧を印加しながら、前記第１電界効果
トランジスタのゲートに第１交流信号電圧を印加する第
１電界効果トランジスタ用電圧印加ステップと、前記第
１電界効果トランジスタのドレイン電流のうち交流成分
にて前記第２電界効果トランジスタが混合動作を実行し
得る程度に前記第２電界効果トランジスタのｋｎｅｅ電
圧が下がるように、前記第２電界効果トランジスタのゲ
ートに負のバイアス電圧を印加しながら、前記第２電界
効果トランジスタのゲートに第２交流信号電圧を印加す
ると共に、前記第２電界効果トランジスタのドレイン−
ソース間に前記第１電界効果トランジスタのドレイン−
ソース間電圧から直流成分を除去した信号電圧を印加す
る第２電界効果トランジスタ用電圧印加ステップと、前
記第２電界効果トランジスタのドレイン−ソース間電圧
から、前記第１交流信号電圧の周波数と前記第２交流信
号電圧の周波数の和または差に相当する周波数を有する
混合信号電圧を取り出して出力する混合信号電圧出力ス
テップとを有することを特徴とする周波数変換方法を提
供する。
【００１５】第３の観点では、本発明は、ゲートと，ド
レインと，ソースの各電極を１個ずつ有する第１電界効
果トランジスタ、および、ゲートと，ドレインと，ソー
スの各電極を１個ずつ有し且つ当該（後記第２電界効果
トランジスタの）ドレイン電流が飽和領域に属すること
となるように、ゲート幅が前記第１電界効果トランジス
タの幅に比べ狭く設定された第２電界効果トランジスタ
を準備する電界効果トランジスタ準備ステップと、前記
第１電界効果トランジスタのドレイン−ソース間に直流
の電源電圧を印加しながら、前記第１電界効果トランジ
スタのゲートに第１交流信号電圧を印加する第１電界効
果トランジスタ用電圧印加ステップと、前記第２電界効
果トランジスタのゲートに第２交流信号電圧を印加する
と共に、前記第２電界効果トランジスタのドレイン−ソ
ース間に前記第１電界効果トランジスタのドレイン−ソ
ース間電圧から直流成分を除去した信号電圧を印加する
第２電界効果トランジスタ用電圧印加ステップと、第２
電界効果トランジスタのドレイン−ソース間電圧から、
前記第１交流信号電圧の周波数と前記第２交流信号電圧
の周波数の和または差に相当する周波数を有する混合信
号電圧を取り出して出力する混合信号電圧出力ステップ
とを有することを特徴とする周波数変換方法を提供す
る。
レインと，ソースの各電極を１個ずつ有する第１電界効
果トランジスタ、および、ゲートと，ドレインと，ソー
スの各電極を１個ずつ有し且つ当該（後記第２電界効果
トランジスタの）ドレイン電流が飽和領域に属すること
となるように、ゲート幅が前記第１電界効果トランジス
タの幅に比べ狭く設定された第２電界効果トランジスタ
を準備する電界効果トランジスタ準備ステップと、前記
第１電界効果トランジスタのドレイン−ソース間に直流
の電源電圧を印加しながら、前記第１電界効果トランジ
スタのゲートに第１交流信号電圧を印加する第１電界効
果トランジスタ用電圧印加ステップと、前記第２電界効
果トランジスタのゲートに第２交流信号電圧を印加する
と共に、前記第２電界効果トランジスタのドレイン−ソ
ース間に前記第１電界効果トランジスタのドレイン−ソ
ース間電圧から直流成分を除去した信号電圧を印加する
第２電界効果トランジスタ用電圧印加ステップと、第２
電界効果トランジスタのドレイン−ソース間電圧から、
前記第１交流信号電圧の周波数と前記第２交流信号電圧
の周波数の和または差に相当する周波数を有する混合信
号電圧を取り出して出力する混合信号電圧出力ステップ
とを有することを特徴とする周波数変換方法を提供す
る。
【００１６】上記第２の観点または上記第３の周波数変
換方法では、第１能動素子および第２能動素子として第
１電界効果トランジスタおよび第２電界効果トランジス
タを使用しつつ、上記第１の観点のミキサ回路に係るミ
キシングが実行される。このとき、第２電界効果トラン
ジスタのｋｎｅｅ電圧を下げることにより、第２電界効
果トランジスタのドレインに流れる直流電流が飽和領域
に属している状態を保持することができ、これにより好
適な混合動作を実現できる。すなわち、第２の観点の周
波数変換方法においては、第２電界効果トランジスタの
ゲートを負の直流電圧でバイアスすることにより、ｋｎ
ｅｅ電圧の調整が実行される。なお、第２交流信号がバ
イアス電源に供給されないように、バイアス電源を第２
交流信号からアイソレートすることが好ましい。また、
第３の観点の周波数変換方法においては、ゲート幅の設
計により、ｋｎｅｅ電圧の調整が実行される。このとき
には、負の直流電圧を出力するバイアス電源は不要とな
る。
換方法では、第１能動素子および第２能動素子として第
１電界効果トランジスタおよび第２電界効果トランジス
タを使用しつつ、上記第１の観点のミキサ回路に係るミ
キシングが実行される。このとき、第２電界効果トラン
ジスタのｋｎｅｅ電圧を下げることにより、第２電界効
果トランジスタのドレインに流れる直流電流が飽和領域
に属している状態を保持することができ、これにより好
適な混合動作を実現できる。すなわち、第２の観点の周
波数変換方法においては、第２電界効果トランジスタの
ゲートを負の直流電圧でバイアスすることにより、ｋｎ
ｅｅ電圧の調整が実行される。なお、第２交流信号がバ
イアス電源に供給されないように、バイアス電源を第２
交流信号からアイソレートすることが好ましい。また、
第３の観点の周波数変換方法においては、ゲート幅の設
計により、ｋｎｅｅ電圧の調整が実行される。このとき
には、負の直流電圧を出力するバイアス電源は不要とな
る。
【００１７】なお、本発明を実施するに際しては、各能
動素子と伝送線路との整合を確保することが好ましい。
すなわち、第１能動素子の制御電極と第１交流信号を伝
送する伝送線路のインピーンス整合や、第２能動素子の
制御電極と第２交流信号を伝送する伝送線路のインピー
ダンス整合や、第２能動素子の駆動電極と混合信号を伝
送する伝送線路のインピーダンス整合などを考慮するこ
とが好ましい。また、カップリングキャパシタ等の素子
を適宜に付加することが好ましい。
動素子と伝送線路との整合を確保することが好ましい。
すなわち、第１能動素子の制御電極と第１交流信号を伝
送する伝送線路のインピーンス整合や、第２能動素子の
制御電極と第２交流信号を伝送する伝送線路のインピー
ダンス整合や、第２能動素子の駆動電極と混合信号を伝
送する伝送線路のインピーダンス整合などを考慮するこ
とが好ましい。また、カップリングキャパシタ等の素子
を適宜に付加することが好ましい。
【００１８】
【発明の実施の形態】以下、本発明の好適な実施形態に
関し図面に基づき説明する。なお、図７〜図９に示され
る従来の構成と同一または共通する構成要素に関しては
同一の符号を付して説明を省略する。
関し図面に基づき説明する。なお、図７〜図９に示され
る従来の構成と同一または共通する構成要素に関しては
同一の符号を付して説明を省略する。
【００１９】−第１実施形態− 図１には、本発明の第１実施形態に係るダウンコンバー
タ１００の構成が示されている。図７の従来技術ではＲ
Ｆ信号およびＬＯ信号が共にＦＥＴ１のゲートＧに入力
されていたのに対し、この実施形態では、ＲＦ信号のみ
がＦＥＴ１のゲートＧに入力され、ＬＯ信号はＦＥＴ２
のゲートＧに入力されている。ＦＥＴ１およびＦＥＴ２
は、共に、例えばＭＥＳＦＥＴ（metal semiconductor
junctionFET）であり、そのゲートＧの幅は等しい（例
えば４００μｍ）。入力整合回路３を介してＦＥＴ１の
ゲートＧに入力されたＲＦ信号は、図７の従来技術と同
様にしてＦＥＴ１により増幅される。また、ＦＥＴ１の
ドレインＤとＦＥＴ２のドレインＤはカップリングキャ
パシタＣａを介して互いに接続されており、カップリン
グキャパシタＣａはＦＥＴ１のドレインＤに現れる増幅
されたＲＦ信号から直流成分（例えば１．７ｍＡ程度）
を除去する。従って、ＦＥＴ２のドレインＤには、増幅
され且つ直流成分が除去されたＲＦ信号が供給される。
ＦＥＴ２は、入力整合回路４を介してゲートＧに入力さ
れるＬＯ信号を、ドレインＤに供給されるＲＦ信号と混
合する。ＲＦ信号とＬＯ信号を混合した結果として得ら
れる信号は、出カ整合回路５を介してＩＦ信号として出
カされる。なお、カップリングキャパシタＣａの値は、
他の回路素子の値に応じかつ目的とする機能を達し得る
ように設定する。
タ１００の構成が示されている。図７の従来技術ではＲ
Ｆ信号およびＬＯ信号が共にＦＥＴ１のゲートＧに入力
されていたのに対し、この実施形態では、ＲＦ信号のみ
がＦＥＴ１のゲートＧに入力され、ＬＯ信号はＦＥＴ２
のゲートＧに入力されている。ＦＥＴ１およびＦＥＴ２
は、共に、例えばＭＥＳＦＥＴ（metal semiconductor
junctionFET）であり、そのゲートＧの幅は等しい（例
えば４００μｍ）。入力整合回路３を介してＦＥＴ１の
ゲートＧに入力されたＲＦ信号は、図７の従来技術と同
様にしてＦＥＴ１により増幅される。また、ＦＥＴ１の
ドレインＤとＦＥＴ２のドレインＤはカップリングキャ
パシタＣａを介して互いに接続されており、カップリン
グキャパシタＣａはＦＥＴ１のドレインＤに現れる増幅
されたＲＦ信号から直流成分（例えば１．７ｍＡ程度）
を除去する。従って、ＦＥＴ２のドレインＤには、増幅
され且つ直流成分が除去されたＲＦ信号が供給される。
ＦＥＴ２は、入力整合回路４を介してゲートＧに入力さ
れるＬＯ信号を、ドレインＤに供給されるＲＦ信号と混
合する。ＲＦ信号とＬＯ信号を混合した結果として得ら
れる信号は、出カ整合回路５を介してＩＦ信号として出
カされる。なお、カップリングキャパシタＣａの値は、
他の回路素子の値に応じかつ目的とする機能を達し得る
ように設定する。
【００２０】ＦＥＴ２は、ＦＥＴ１と異なりドレインＤ
への電源供給を受けておらず、ゲートＧに負のバイアス
電圧を印加するようにしている。このように、ＦＥＴ２
のゲートＧに負のバイアス電圧を印加する理由は、ＦＥ
Ｔ２のｋｎｅｅ電圧を下げるためである。ｋｎｅｅ電圧
とは一般に、ＦＥＴのドレインに流れる直流電流を飽和
領域に達しせしめるドレイン−ソース間直流電圧をい
う。また、一般に、ドレイン−ソース間直流電圧がｋｎ
ｅｅ電圧近傍にあるときに、ＦＥＴによるミキシング性
能は良好になる。言い換えれば、ＦＥＴ２のゲートＧに
負のバイアス電圧を印加することにより、ＦＥＴ２のド
レイン−ソース間に正の直流電源Ｄ１から直流電圧を印
加することなしに、すなわちＲＦ信号という低い電圧を
印加するのみで、ＲＦ信号とＬＯ信号をミキシングでき
る。ＦＥＴ２のドレインＤに多大な電流が流れることも
ない。
への電源供給を受けておらず、ゲートＧに負のバイアス
電圧を印加するようにしている。このように、ＦＥＴ２
のゲートＧに負のバイアス電圧を印加する理由は、ＦＥ
Ｔ２のｋｎｅｅ電圧を下げるためである。ｋｎｅｅ電圧
とは一般に、ＦＥＴのドレインに流れる直流電流を飽和
領域に達しせしめるドレイン−ソース間直流電圧をい
う。また、一般に、ドレイン−ソース間直流電圧がｋｎ
ｅｅ電圧近傍にあるときに、ＦＥＴによるミキシング性
能は良好になる。言い換えれば、ＦＥＴ２のゲートＧに
負のバイアス電圧を印加することにより、ＦＥＴ２のド
レイン−ソース間に正の直流電源Ｄ１から直流電圧を印
加することなしに、すなわちＲＦ信号という低い電圧を
印加するのみで、ＲＦ信号とＬＯ信号をミキシングでき
る。ＦＥＴ２のドレインＤに多大な電流が流れることも
ない。
【００２１】また、このバイアス電圧をＦＥＴ２のゲー
トＧに印加できるようにするため、入力整合回路４は、
インピーダンス素子Ｚ３から見て接地側において、負の
直流電源Ｄ２と接続されている。インピーダンス素子Ｚ
３と接地の間に介在するキャパシタＣ４は、負の直流電
源Ｄ２を交流バイパスするためのキャパシタである。キ
ャパシタＣ４は、前述の機能に加え、負の直流電源Ｄ２
の出力がＬＯ信号出力端に現れることを阻止する機能も
有している。
トＧに印加できるようにするため、入力整合回路４は、
インピーダンス素子Ｚ３から見て接地側において、負の
直流電源Ｄ２と接続されている。インピーダンス素子Ｚ
３と接地の間に介在するキャパシタＣ４は、負の直流電
源Ｄ２を交流バイパスするためのキャパシタである。キ
ャパシタＣ４は、前述の機能に加え、負の直流電源Ｄ２
の出力がＬＯ信号出力端に現れることを阻止する機能も
有している。
【００２２】本実施形態では、このように、ＲＦ信号お
よびＬＯ信号の入力先をそれぞれ異なるＦＥＴ（ＲＦ信
号に対してはＦＥＴ１、ＬＯ信号に対してはＦＥＴ２）
にしている。従って、図７の従来技術に比べて、端子間
アイソレーションが良くなる。本実施形態によれば、例
えば、ＲＦ信号入力電力に対しＬＯ信号入力端へのＲＦ
信号漏れ電力が１３ｄＢ小さく、ＬＯ信号入カ電力に対
しＲＦ信号入カ端へのＬＯ信号漏れ電力が５８ｄＢ小さ
く、ＲＦ信号入力電力に対しＩＦ信号出力端へのＲＦ信
号漏れ電力が１４ｄＢ小さく、ＬＯ信号入力電力に対し
ＩＦ信号出力端へのＬＯ信号漏れ電力が２９ｄＢ小さい
ダウンコンバータを、実現することができる。
よびＬＯ信号の入力先をそれぞれ異なるＦＥＴ（ＲＦ信
号に対してはＦＥＴ１、ＬＯ信号に対してはＦＥＴ２）
にしている。従って、図７の従来技術に比べて、端子間
アイソレーションが良くなる。本実施形態によれば、例
えば、ＲＦ信号入力電力に対しＬＯ信号入力端へのＲＦ
信号漏れ電力が１３ｄＢ小さく、ＬＯ信号入カ電力に対
しＲＦ信号入カ端へのＬＯ信号漏れ電力が５８ｄＢ小さ
く、ＲＦ信号入力電力に対しＩＦ信号出力端へのＲＦ信
号漏れ電力が１４ｄＢ小さく、ＬＯ信号入力電力に対し
ＩＦ信号出力端へのＬＯ信号漏れ電力が２９ｄＢ小さい
ダウンコンバータを、実現することができる。
【００２３】同時に、本実施形態では、図７の従来技術
に係る構成において、ＬＯ信号の入力先をＦＥＴ１のソ
ースＳに変更した構成に比べ、変換利得が良い値にな
る。具体的には、例えば、図２に示されるような局発注
入電力対変換利得の特性を実現できる。すなわち、０ｄ
Ｂｍ程度の局発注入電力にて＋４ｄＢ程度の変換利得を
得ることができ、また、−７ｄＢｍ以上の局発注入電力
にて少なくとも＋１ｄＢ程度の変換利得を得ることが出
来る。これは、１０ｄＢｍ程度の局発注入電力にて０ｄ
Ｂ程度の変換利得しか得られなかった上記の特開平６−
１０４６５１号公報の内容と比べても、顕著な改善であ
る。これにより、ＬＯ信号の電力を低減でき、本実施形
態のダウンコンバータを使用する受信機の小形化および
電源の簡素化を実現できる。
に係る構成において、ＬＯ信号の入力先をＦＥＴ１のソ
ースＳに変更した構成に比べ、変換利得が良い値にな
る。具体的には、例えば、図２に示されるような局発注
入電力対変換利得の特性を実現できる。すなわち、０ｄ
Ｂｍ程度の局発注入電力にて＋４ｄＢ程度の変換利得を
得ることができ、また、−７ｄＢｍ以上の局発注入電力
にて少なくとも＋１ｄＢ程度の変換利得を得ることが出
来る。これは、１０ｄＢｍ程度の局発注入電力にて０ｄ
Ｂ程度の変換利得しか得られなかった上記の特開平６−
１０４６５１号公報の内容と比べても、顕著な改善であ
る。これにより、ＬＯ信号の電力を低減でき、本実施形
態のダウンコンバータを使用する受信機の小形化および
電源の簡素化を実現できる。
【００２４】本実施形態では、また、シングルゲートの
ＦＥＴをＦＥＴ１およびＦＥＴ２として使用している。
従って、図８に示される従来技術に比べ、各ＦＥＴのＮ
Ｆを低減することが出来る。例えば、図３に示されるよ
うに、１．８６ＧＨｚから１．９４ＧＨｚに亘る広い周
波数帯域で、ＳＳＢＮＦを６ｄＢ以下に抑制できる。こ
の結果、低雑音のダウンコンバータを実現できる。な
お、図３では、局発注入電力が−５ｄＢｍであると仮定
している。
ＦＥＴをＦＥＴ１およびＦＥＴ２として使用している。
従って、図８に示される従来技術に比べ、各ＦＥＴのＮ
Ｆを低減することが出来る。例えば、図３に示されるよ
うに、１．８６ＧＨｚから１．９４ＧＨｚに亘る広い周
波数帯域で、ＳＳＢＮＦを６ｄＢ以下に抑制できる。こ
の結果、低雑音のダウンコンバータを実現できる。な
お、図３では、局発注入電力が−５ｄＢｍであると仮定
している。
【００２５】さらに、本実施形態では、正の直流電源Ｄ
１からドレイン電流の供給を受けるＦＥＴの個数が１個
（ＦＥＴ１のみ）である。従って、電力消費が低減され
る。また、混合動作は、ＦＥＴ２、特にそのドレインＤ
にて実行されている。従って、図４に示されるように、
正の直流電源Ｄ１の電圧が通常時の値、例えば＋３Ｖか
ら、より低い値、例えば＋２Ｖに低下したとしても、通
常時と同程度の変換利得、例えば＋２．４ｄＢを得るこ
とができる。これは、ミキシング動作が電源電圧変動に
対して安定であることを意味する。
１からドレイン電流の供給を受けるＦＥＴの個数が１個
（ＦＥＴ１のみ）である。従って、電力消費が低減され
る。また、混合動作は、ＦＥＴ２、特にそのドレインＤ
にて実行されている。従って、図４に示されるように、
正の直流電源Ｄ１の電圧が通常時の値、例えば＋３Ｖか
ら、より低い値、例えば＋２Ｖに低下したとしても、通
常時と同程度の変換利得、例えば＋２．４ｄＢを得るこ
とができる。これは、ミキシング動作が電源電圧変動に
対して安定であることを意味する。
【００２６】−第２実施形態− 図５には、本発明の第２実施形態に係るダウンコンバー
タ２００の構成が示されている。ここでは、説明の簡略
化のため、第１実施形態と同様または対応する構成には
同一の符号を付して説明を省略する。この実施形態にお
ける入力整合回路３は、ＦＥＴ１のゲートＧと接地とを
接続するインダクタＬ１を有している。また、入力整合
回路４は、ＦＥＴ２のゲートＧと接地とを接続するイン
ダクタＬ２を有している。従って、ＦＥＴ１およびＦＥ
Ｔ２のゲートＧには、直流電圧は加わらない。また、負
の直流電源Ｄ２およびキャパシタＣ４は廃止されてい
る。負の直流電源Ｄ２およびキャパシタＣ４を廃止でき
る理由は、ＦＥＴ２のゲートＧの幅をＦＥＴ１のそれに
比べて例えば１／４以上１／１．３以下程度の幅まで狭
くしているからである。言い換えれば、この実施形態で
は、ＦＥＴのゲートの幅を狭くすると一般にｋｎｅｅ電
圧が低くなることを利用している。従って、本実施形態
に係るダウンコンバータ２００では、図６に示されるよ
うに、ＦＥＴ２のゲートＧの幅が狭くなるにつれ変換利
得が増大する。このように、本実施形態では、ＦＥＴ２
のゲートＧの幅の設定により、負の直流電源Ｄ２を用い
ることなしに第１実施形態と同様の効果を実現してい
る。この結果、第１実施形態に比べて、回路構成が簡素
になる。なお、この図は、ＦＥＴ１のゲートＧの幅が４
００μｍであるとして描いた説明図である。図中、▲
（上向きの黒い三角形）で示されている点は、ＦＥＴ１
およびＦＥＴ２のゲートＧの幅がいずれも４００μｍ
で、かつ、図１に示されるように負の直流電源Ｄ２を用
いた場合の変換利得を表している。
タ２００の構成が示されている。ここでは、説明の簡略
化のため、第１実施形態と同様または対応する構成には
同一の符号を付して説明を省略する。この実施形態にお
ける入力整合回路３は、ＦＥＴ１のゲートＧと接地とを
接続するインダクタＬ１を有している。また、入力整合
回路４は、ＦＥＴ２のゲートＧと接地とを接続するイン
ダクタＬ２を有している。従って、ＦＥＴ１およびＦＥ
Ｔ２のゲートＧには、直流電圧は加わらない。また、負
の直流電源Ｄ２およびキャパシタＣ４は廃止されてい
る。負の直流電源Ｄ２およびキャパシタＣ４を廃止でき
る理由は、ＦＥＴ２のゲートＧの幅をＦＥＴ１のそれに
比べて例えば１／４以上１／１．３以下程度の幅まで狭
くしているからである。言い換えれば、この実施形態で
は、ＦＥＴのゲートの幅を狭くすると一般にｋｎｅｅ電
圧が低くなることを利用している。従って、本実施形態
に係るダウンコンバータ２００では、図６に示されるよ
うに、ＦＥＴ２のゲートＧの幅が狭くなるにつれ変換利
得が増大する。このように、本実施形態では、ＦＥＴ２
のゲートＧの幅の設定により、負の直流電源Ｄ２を用い
ることなしに第１実施形態と同様の効果を実現してい
る。この結果、第１実施形態に比べて、回路構成が簡素
になる。なお、この図は、ＦＥＴ１のゲートＧの幅が４
００μｍであるとして描いた説明図である。図中、▲
（上向きの黒い三角形）で示されている点は、ＦＥＴ１
およびＦＥＴ２のゲートＧの幅がいずれも４００μｍ
で、かつ、図１に示されるように負の直流電源Ｄ２を用
いた場合の変換利得を表している。
【００２７】なお、上記第１実施形態および第２実施形
態では、ＲＦ信号をＩＦ信号に変換するダウンコンバー
タについて例説した。しかし、本発明は、その他の用途
に用いるダウンコンバータとしても実現できるし、アッ
プコンバータとしても実現できる。本発明は、さらに、
周波数変換器にとどまらず、複数の信号を混合するミキ
サ回路一般に適用できる。また、以上の説明では、増幅
用および混合用の能動素子の例としてＦＥＴを示した
が、その駆動電極（ＦＥＴではドレイン）に信号電圧程
度の低い電圧を印加するのみで増幅および混合動作を実
行できる能動素子であれば、他の種類の能動素子を用い
てもよい。
態では、ＲＦ信号をＩＦ信号に変換するダウンコンバー
タについて例説した。しかし、本発明は、その他の用途
に用いるダウンコンバータとしても実現できるし、アッ
プコンバータとしても実現できる。本発明は、さらに、
周波数変換器にとどまらず、複数の信号を混合するミキ
サ回路一般に適用できる。また、以上の説明では、増幅
用および混合用の能動素子の例としてＦＥＴを示した
が、その駆動電極（ＦＥＴではドレイン）に信号電圧程
度の低い電圧を印加するのみで増幅および混合動作を実
行できる能動素子であれば、他の種類の能動素子を用い
てもよい。
【００２８】
【発明の効果】本発明のミキサ回路および周波数変換方
法によれば、比較的に簡単な回路構成にして、良好な端
子間アイソレーション特性や、高い変換利得を実現し、
ＮＦや消費電力を低減し、しかも安定したミキシング動
作を行なうことが出来る。特に、マイクロ波帯（例えば
１〜３ＧＨｚ）の無線ＬＡＮ（Local Area Network）の
各局や、ＰＨＳ（Personal Handy Phone System）やＤ
ＥＣＴ（Digital European Cordless Telephone）等の
携帯電話機の無線機部分の用途に有用である。
法によれば、比較的に簡単な回路構成にして、良好な端
子間アイソレーション特性や、高い変換利得を実現し、
ＮＦや消費電力を低減し、しかも安定したミキシング動
作を行なうことが出来る。特に、マイクロ波帯（例えば
１〜３ＧＨｚ）の無線ＬＡＮ（Local Area Network）の
各局や、ＰＨＳ（Personal Handy Phone System）やＤ
ＥＣＴ（Digital European Cordless Telephone）等の
携帯電話機の無線機部分の用途に有用である。
【図１】本発明の第１実施形態に係るダウンコンバータ
の構成を示す回路図である。
の構成を示す回路図である。
【図２】図１の実施形態における局発注入電力対変換利
得特性を示す説明図である。
得特性を示す説明図である。
【図３】図１の実施形態におけるＲＦ信号周波数対単一
側波帯（single-side-band:SSB）ＮＦ特性を示す説明図
である。
側波帯（single-side-band:SSB）ＮＦ特性を示す説明図
である。
【図４】図１の実施形態における電源電圧対変換利得特
性を示す説明図である。
性を示す説明図である。
【図５】本発明の第２実施形態に係るダウンコンバータ
の構成を示す回路図である。
の構成を示す回路図である。
【図６】図５の実施形態における局発側ＦＥＴゲート幅
対変換利得特性を示す説明図である。
対変換利得特性を示す説明図である。
【図７】第１の従来技術に係るダウンコンバータの構成
を示す回路図である。
を示す回路図である。
【図８】第２の従来技術に係るダウンコンバータの構成
を示す回路図である。
を示す回路図である。
【図９】第３の従来技術に係るダウンコンバータの構成
を示す回路図である。
を示す回路図である。
１００，２００ ダウンコンバータ １，２ ＦＥＴ ３，４ 入力整合回路 ５ 出力整合回路 Ｒ１ 自己バイアス用抵抗 Ｃ１，…，Ｃ７ キャパシタ Ｃａ カップリングキャパシタ Ｌ１，Ｌ２ インダクタ Ｄ１ 正の直流電源 Ｄ２ 負の直流電源
Claims (9)
- 【請求項１】 少なくとも制御電極および駆動電極を有
し、且つ、駆動電極に電源電圧が印加されているとき、
制御電極に供給されている交流信号を増幅し、増幅され
た交流信号を駆動電極から出力する第１能動素子と、 少なくとも制御電極および駆動電極を有し、且つ、制御
電極に供給されている交流信号を駆動電極に供給されて
いる交流信号と混合し、混合により得られた交流信号を
駆動電極から出力する第２能動素子と、 前記第１能動素子の駆動電極に電源電圧を印加しながら
前記第１能動素子の制御電極に第１交流信号を供給する
第１駆動手段と、 前記第１能動素子の駆動電極から出力される交流信号を
前記第２能動素子の駆動電極に供給しながら前記第２能
動素子の制御電極に第２交流信号を供給する第２駆動手
段と、 前記第２能動素子の駆動電極に現れる信号から、前記第
１交流信号の周波数と前記第２交流信号の周波数の和ま
たは差に相当する周波数を有する混合信号を取り出す出
力手段とを備えると共に、 前記第１能動素子および前記第２能動素子がそれぞれ電
界効果トランジスタであり、前記第２能動素子のｋｎｅ
ｅ電圧を下げることにより、前記第２能動素子の駆動電
極に流れる直流電流が飽和領域に属している状態を保持
する飽和手段を備える ことを特徴とするミキサ回路。 - 【請求項２】 請求項１に記載のミキサ回路であって、
飽和手段は、前記第２能動素子の制御電極に負の直流電
圧を印加することにより、前記第１能動素子の駆動電極
から前記第２能動素子の駆動電極に供給される交流電流
にて前記第２能動素子が混合動作を実行しうるよう、前
記第２能動素子のｋｎｅｅ電圧を下げるバイアス電源を
有することを特徴とするミキサ回路。 - 【請求項３】 請求項２に記載のミキサ回路であって、
飽和手段は、前記第２交流信号がバイアス電源に供給さ
れないようにバイアス電源を前記第２交流信号からアイ
ソレートするアイソレート手段を有することを特徴とす
るミキサ回路。 - 【請求項４】 請求項１に記載のミキサ回路であって、
前記第２能動素子の制御電極の幅が前記第１能動素子の
制御電極の幅より狭いことを特徴とするミキサ回路。 - 【請求項５】 請求項１に記載のミキサ回路であって、
前記第１駆動手段は、前記第１能動素子の制御電極のイ
ンピーダンスを第１交流信号を伝送する伝送線路のイン
ピーダンスと整合するインピーダンス整合手段と、前記
第１能動素子の制御電極に第１交流信号を伝送する伝送
線路から直流電流が流れ込むのを阻止する直流電流阻止
手段とを有することを特徴とするミキサ回路。 - 【請求項６】 請求項１に記載のミキサ回路であって、
前記第２駆動手段は、前記第２能動素子の制御電極のイ
ンピーダンスを第２交流信号を伝送する伝送線路のイン
ピーダンスと整合するインピーダンス整合手段と、前記
第２能動素子の制御電極に第２交流信号を伝送する伝送
線路から直流電流が流れ込むのを阻止する直流電流阻止
手段と、前記第２能動素子の駆動電極に前記第１能動素
子の駆動電極から直流電流が流れ込むのを阻止する直流
電流阻止手段とを有することを特徴とするミキサ回路。 - 【請求項７】 請求項１に記載のミキサ回路であって、
前記出力手段は、前記第２能動素子の駆動電極のインピ
ーダンスを混合信号が伝送する伝送線路のインピーダン
スと整合するインピーダンス整合手段と、混合信号が伝
送する伝送線路に前記第２能動素子の駆動電極から直流
電流が流れ込むのを阻止する直流電流阻止手段とを有す
ることを特徴とするミキサ回路。 - 【請求項８】 ゲートと，ドレインと，ソースの各電極
を１個ずつ有する第１電界効果トランジスタおよびそれ
と同構成の第２電界効果トランジスタを準備する電界効
果トランジスタ準備ステップと、 前記第１電界効果トランジスタのドレイン−ソース間に
直流の電源電圧を印加しながら、前記第１電界効果トラ
ンジスタのゲートに第１交流信号電圧を印加する第１電
界効果トランジスタ用電圧印加ステップと、 前記第１電界効果トランジスタのドレイン電流のうち交
流成分にて前記第２電界効果トランジスタが混合動作を
実行し得る程度に前記第２電界効果トランジスタのｋｎ
ｅｅ電圧が下がるように、前記第２電界効果トランジス
タのゲートに負 のバイアス電圧を印加しながら、前記第
２電界効果トランジスタのゲートに第２交流信号電圧を
印加すると共に、前記第２電界効果トランジスタのドレ
イン−ソース間に前記第１電界効果トランジスタのドレ
イン−ソース間電圧から直流成分を除去した信号電圧を
印加する第２電界効果トランジスタ用電圧印加ステップ
と、 前記第２電界効果トランジスタのドレイン−ソース間電
圧から、前記第１交流信号電圧の周波数と前記第２交流
信号電圧の周波数の和または差に相当する周波数を有す
る混合信号電圧を取り出して出力する混合信号電圧出力
ステップとを有することを特徴とする周波数変換方法 。 - 【請求項９】 ゲートと，ドレインと，ソースの各電極
を１個ずつ有する第１電界効果トランジスタ、および、
ゲートと，ドレインと，ソースの各電極を１個ずつ有し
且つ当該（後記第２電界効果トランジスタの）ドレイン
電流が飽和領域に属することとなるように、ゲート幅が
前記第１電界効果トランジスタの幅に比べ狭く設定され
た第２電界効果トランジスタを準備する電界効果トラン
ジスタ準備ステップと、 前記第１電界効果トランジスタのドレイン−ソース間に
直流の電源電圧を印加しながら、前記第１電界効果トラ
ンジスタのゲートに第１交流信号電圧を印加する第１電
界効果トランジスタ用電圧印加ステップと、 前記第２電界効果トランジスタのゲートに第２交流信号
電圧を印加すると共に、前記第２電界効果トランジスタ
のドレイン−ソース間に前記第１電界効果トランジスタ
のドレイン−ソース間電圧から直流成分を除去した信号
電圧を印加する第２電界効果トランジスタ用電圧印加ス
テップと、 第２電界効果トランジスタのドレイン−ソース間電圧か
ら、前記第１交流信号電圧の周波数と前記第２交流信号
電圧の周波数の和または差に相当する周波数を有する混
合信号電圧を取り出して出力する混合信号電圧出力ステ
ップとを有する ことを特徴とする周波数変換方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27868195A JP3227641B2 (ja) | 1994-10-28 | 1995-10-26 | ミキサ回路および周波数変換方法 |
| US08/825,961 US5789963A (en) | 1994-10-28 | 1997-04-04 | Low power consumption mixer and frequency conversion with inter-terminal isolation for stable mixing |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-264927 | 1994-10-28 | ||
| JP26492794 | 1994-10-28 | ||
| JP27868195A JP3227641B2 (ja) | 1994-10-28 | 1995-10-26 | ミキサ回路および周波数変換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213848A JPH08213848A (ja) | 1996-08-20 |
| JP3227641B2 true JP3227641B2 (ja) | 2001-11-12 |
Family
ID=26546743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27868195A Expired - Fee Related JP3227641B2 (ja) | 1994-10-28 | 1995-10-26 | ミキサ回路および周波数変換方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5789963A (ja) |
| JP (1) | JP3227641B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NO311780B1 (no) * | 1997-12-23 | 2002-01-21 | Nera Asa | LO-kansellerende mikser |
| US6351632B1 (en) * | 1998-10-13 | 2002-02-26 | Institute Of Microelectronics | Mixer with high order intermodulation suppression and robust conversion gain |
| JP3366314B2 (ja) * | 2000-02-29 | 2003-01-14 | 富士通カンタムデバイス株式会社 | マイクロ波周波数逓倍器 |
| US6574457B1 (en) * | 2000-03-15 | 2003-06-03 | Nokia Mobile Phones Limited | Two-transistor mixer |
| US6388501B2 (en) * | 2000-04-17 | 2002-05-14 | Prominenet Communications Inc. | MOSFET mixer for low supply voltage |
| JP4547812B2 (ja) * | 2001-02-20 | 2010-09-22 | 株式会社富士通ゼネラル | 周波数変換回路 |
| JP2002374314A (ja) * | 2001-06-12 | 2002-12-26 | Hitachi Kokusai Electric Inc | 周波数変更回路及び送信機 |
| JP3893078B2 (ja) * | 2002-05-08 | 2007-03-14 | 三星電子株式会社 | マルチチャンネル受信機 |
| US7084693B2 (en) * | 2002-11-25 | 2006-08-01 | Dragonwave, Inc. | Sub-harmonic mixer |
| TWI345369B (en) | 2004-01-28 | 2011-07-11 | Mediatek Inc | High dynamic range time-varying integrated receiver for elimination of off-chip filters |
| US7809349B1 (en) * | 2006-10-18 | 2010-10-05 | Rf Micro Devices, Inc. | Radio frequency filter using intermediate frequency impedance translation |
| KR100974574B1 (ko) * | 2008-01-16 | 2010-08-06 | 한국과학기술원 | 저항성 주파수 혼합 장치 및 이를 이용한 신호 처리 방법 |
| US11817826B2 (en) | 2021-11-08 | 2023-11-14 | Electronics And Telecommunications Research Institute | Frequency mixer including non-linear circuit |
| CN114362696B (zh) * | 2022-03-17 | 2022-05-24 | 壹甲子(成都)通讯有限公司 | 交流小信号驱动射频微波混频器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4032851A (en) * | 1976-05-07 | 1977-06-28 | Rca Corporation | Complementary symmetry fet mixer circuits |
| US4193036A (en) * | 1978-07-03 | 1980-03-11 | Motorola, Inc. | Balanced active mixer circuit |
| FR2521784B1 (fr) * | 1982-02-12 | 1985-09-20 | Thomson Csf | Melangeur a transistor pour hyperfrequences |
| FR2589652A1 (fr) * | 1985-11-05 | 1987-05-07 | Labo Electronique Physique | Dispositif semi-conducteur du type melangeur |
| FR2612018B1 (fr) * | 1987-03-06 | 1989-05-26 | Labo Electronique Physique | Melangeur hyperfrequences |
| US5083050A (en) * | 1990-11-30 | 1992-01-21 | Grumman Aerospace Corporation | Modified cascode mixer circuit |
| FR2685578A1 (fr) * | 1991-12-23 | 1993-06-25 | Philips Electronique Lab | Circuit integre comprenant un amplificateur a gain variable. |
| JPH05259745A (ja) * | 1992-03-11 | 1993-10-08 | Sumitomo Electric Ind Ltd | ミキサ回路 |
| JP3148010B2 (ja) * | 1992-09-11 | 2001-03-19 | 住友電気工業株式会社 | ミキサ回路 |
| JPH06104651A (ja) * | 1992-09-17 | 1994-04-15 | Fujitsu Ltd | ミキサー回路 |
| DE59209454D1 (de) * | 1992-09-30 | 1998-09-17 | Siemens Ag | Anordnung zur Frequenzumsetzung |
| JPH06334440A (ja) * | 1993-03-26 | 1994-12-02 | Sanyo Electric Co Ltd | ダブルバランスミキサ回路 |
-
1995
- 1995-10-26 JP JP27868195A patent/JP3227641B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-04 US US08/825,961 patent/US5789963A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5789963A (en) | 1998-08-04 |
| JPH08213848A (ja) | 1996-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057714A (en) | Double balance differential active ring mixer with current shared active input balun | |
| US5678226A (en) | Unbalanced FET mixer | |
| US6529721B1 (en) | Low-noise mixer and method | |
| JP3227641B2 (ja) | ミキサ回路および周波数変換方法 | |
| US20030114129A1 (en) | System and method for a radio frequency receiver front end utilizing a balun to couple a low-noise amplifier to a mixer | |
| US20020111152A1 (en) | Low noise mixer circuit with improved gain | |
| US6205325B1 (en) | Active radio frequency mixer circuit with feedback | |
| KR100574470B1 (ko) | 전류증폭결합기를 포함하는 선형 혼합기회로 | |
| US6539216B1 (en) | Microwave frequency converting receiver | |
| US20060057998A1 (en) | Frequency mixing apparatus | |
| JP3339892B2 (ja) | 集積回路およびその使用方法 | |
| US6861891B2 (en) | Sub-harmonic mixer | |
| US11063560B1 (en) | Mixer with series connected active devices | |
| US5963858A (en) | Method and apparatus for mixing signals | |
| JP3853604B2 (ja) | 周波数変換回路 | |
| JPH0669829A (ja) | Ｉｃ化受信装置 | |
| Bao et al. | A W-Band Up-Conversion Mixer with Integrated LO Frequency Doublers in a 60 nm GaN Technology | |
| EP0716500B1 (en) | Mixer and frequency conversion process using the same | |
| JPH05167352A (ja) | 周波数変換装置 | |
| JPS61224506A (ja) | 電界効果トランジスタ回路 | |
| JP3495142B2 (ja) | 周波数変換回路 | |
| EP0802625B1 (en) | Unbalanced fet mixer | |
| JPH0740647B2 (ja) | 電界効果トランジスタ回路 | |
| JPH05327357A (ja) | ミキサ回路 | |
| Muraguchi et al. | 1.9 GHz-band low voltage and low power consumption RF IC chip-set for personal communications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |