JPH05327357A - ミキサ回路 - Google Patents
ミキサ回路Info
- Publication number
- JPH05327357A JPH05327357A JP13091992A JP13091992A JPH05327357A JP H05327357 A JPH05327357 A JP H05327357A JP 13091992 A JP13091992 A JP 13091992A JP 13091992 A JP13091992 A JP 13091992A JP H05327357 A JPH05327357 A JP H05327357A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- signal
- terminal
- mixer
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【構成】 第１、第２および第３電界効果トランジスタ
を備え、第１および第２電界効果トランジスタについて
は、各ゲートにそれぞれ高周波信号および局部発振信号
を入力し、各ソースをそれぞれ接地し、各ドレイン間を
互に接続し、各トランジスタを電力利得が１以上になる
動作領域におくために各ゲートにバイアスを印加し、前
記ドレイン接続部に抵抗を介して電圧を印加し、第３の
電界効果トランジスタについては、ゲートに前記ドレイ
ン接続部を接続して前記高周波信号と局部発振信号との
和の信号を入力し、ソースを接地し、トランジスタをピ
ンチオフ動作領域付近におくためにゲートにバイアスを
印加し、ドレインを介して電圧を印加し、第３電界効果
トランジスタのドレインが中間周波信号を出力すること
を特徴とする。 【効果】 アイソレーション性能の高い電力合成回路部
を有するゲート注入型ミキサを構成できるため、ＭＭＩ
Ｃ化に非常に適したミキサ回路が提供される。
を備え、第１および第２電界効果トランジスタについて
は、各ゲートにそれぞれ高周波信号および局部発振信号
を入力し、各ソースをそれぞれ接地し、各ドレイン間を
互に接続し、各トランジスタを電力利得が１以上になる
動作領域におくために各ゲートにバイアスを印加し、前
記ドレイン接続部に抵抗を介して電圧を印加し、第３の
電界効果トランジスタについては、ゲートに前記ドレイ
ン接続部を接続して前記高周波信号と局部発振信号との
和の信号を入力し、ソースを接地し、トランジスタをピ
ンチオフ動作領域付近におくためにゲートにバイアスを
印加し、ドレインを介して電圧を印加し、第３電界効果
トランジスタのドレインが中間周波信号を出力すること
を特徴とする。 【効果】 アイソレーション性能の高い電力合成回路部
を有するゲート注入型ミキサを構成できるため、ＭＭＩ
Ｃ化に非常に適したミキサ回路が提供される。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、主に移動式の無線通
信装置や放送用装置の受信機のミキサ回路に関するもの
である。
信装置や放送用装置の受信機のミキサ回路に関するもの
である。
【０００２】
【従来の技術】電界効果トランジスタ（以下、ＦＥＴと
称する）の非線形特性を利用したミキサ回路には、ＦＥ
Ｔのゲートから高周波信号（以下、ＲＦ信号と称する）
と局部発振信号（以下、ＬＯ信号と称する）の両方を入
力するゲートＬＯ注入型ミキサや、２個のＦＥＴを直列
に接続するか又はデュアルゲートＦＥＴを用いて、２つ
のゲートからそれぞれＲＦ信号とＬＯ信号を入力するカ
スコードＦＥＴ型またはデュアルゲートＦＥＴ型ミキ
サ、あるいは、ゲートからＲＦ信号を、ドレインからは
ＬＯ信号をそれぞれ入力するドレインＬＯ注入型ミキサ
等が知られている。
称する）の非線形特性を利用したミキサ回路には、ＦＥ
Ｔのゲートから高周波信号（以下、ＲＦ信号と称する）
と局部発振信号（以下、ＬＯ信号と称する）の両方を入
力するゲートＬＯ注入型ミキサや、２個のＦＥＴを直列
に接続するか又はデュアルゲートＦＥＴを用いて、２つ
のゲートからそれぞれＲＦ信号とＬＯ信号を入力するカ
スコードＦＥＴ型またはデュアルゲートＦＥＴ型ミキ
サ、あるいは、ゲートからＲＦ信号を、ドレインからは
ＬＯ信号をそれぞれ入力するドレインＬＯ注入型ミキサ
等が知られている。
【０００３】このうちゲートＬＯ注入型ミキサ（以下ゲ
ート注入型ミキサという）は、ピンチオフ付近のゲート
電圧−ドレイン電流の二乗特性を利用したものである。
以下にゲート注入型ミキサの原理を簡単に説明する。Ｆ
ＥＴのゲート電圧−ドレイン電流の関係は近似的に次の
２次関数で表される。すなわち、 Ｉｄ＝Ｋ・（Ｖｇ−Ｖｔｈ）2 （１） ここで、ＩｄはＦＥＴのドレイン電流、Ｋは入力電圧出
力電流変換二乗係数いわゆるＫ値、Ｖｇはゲート電圧、
Ｖｔｈはしきい値電圧である。ここで、Ｖｇが２種の周
波数ω1 とω2 の和信号、 Ｖｇ＝ ａ1 ・ｓｉｎ（ω1 ・ｔ） ＋ａ2 ・ｓｉｎ（ω2 ・ｔ）＋Ｖｇ0 （２） であったとすると、（１）式より、Ｉｄの成分に、 ｓｉｎ（ω1 ・ｔ）×ｓｉｎ（ω2 ・ｔ） （３） の成分が発生する。周知の通り、（３）式を積から和に
変換すると、周波数として（ω1 ＋ω2 ）と｜ω1 −ω
2 ｜の入力信号周波数の和および差の信号成分が発生す
るため、周波数変換の機能を有することがわかる。
ート注入型ミキサという）は、ピンチオフ付近のゲート
電圧−ドレイン電流の二乗特性を利用したものである。
以下にゲート注入型ミキサの原理を簡単に説明する。Ｆ
ＥＴのゲート電圧−ドレイン電流の関係は近似的に次の
２次関数で表される。すなわち、 Ｉｄ＝Ｋ・（Ｖｇ−Ｖｔｈ）2 （１） ここで、ＩｄはＦＥＴのドレイン電流、Ｋは入力電圧出
力電流変換二乗係数いわゆるＫ値、Ｖｇはゲート電圧、
Ｖｔｈはしきい値電圧である。ここで、Ｖｇが２種の周
波数ω1 とω2 の和信号、 Ｖｇ＝ ａ1 ・ｓｉｎ（ω1 ・ｔ） ＋ａ2 ・ｓｉｎ（ω2 ・ｔ）＋Ｖｇ0 （２） であったとすると、（１）式より、Ｉｄの成分に、 ｓｉｎ（ω1 ・ｔ）×ｓｉｎ（ω2 ・ｔ） （３） の成分が発生する。周知の通り、（３）式を積から和に
変換すると、周波数として（ω1 ＋ω2 ）と｜ω1 −ω
2 ｜の入力信号周波数の和および差の信号成分が発生す
るため、周波数変換の機能を有することがわかる。
【０００４】図４は、ゲート注入型ミキサの従来例で、
特にダウンコンバータの回路構成を示す。この図に示す
ように、ＲＦフィルタＦ１、ＬＯフィルタＦ２から構成
された電力合成回路部により生成されたＲＦ信号とＬＯ
信号の和入力信号がＦＥＴのゲートより入力され、ドレ
インからこの２つの信号周波数の和および差の信号が出
力される。和の周波数を得ることをアップコンバート、
差の周波数を得ることをダウンコンバートという。差の
周波数の信号を一般に中間周波信号（以下ＩＦという）
という。
特にダウンコンバータの回路構成を示す。この図に示す
ように、ＲＦフィルタＦ１、ＬＯフィルタＦ２から構成
された電力合成回路部により生成されたＲＦ信号とＬＯ
信号の和入力信号がＦＥＴのゲートより入力され、ドレ
インからこの２つの信号周波数の和および差の信号が出
力される。和の周波数を得ることをアップコンバート、
差の周波数を得ることをダウンコンバートという。差の
周波数の信号を一般に中間周波信号（以下ＩＦという）
という。
【０００５】ＦＥＴのドレインから出力された信号は、
ＩＦフィルタＦ３によりＩＦ信号のみ選択され、ＩＦ端
子Ｐ３から出力される。このミキサが自動車電話やセル
ラ電話のような携帯端末の受信回路に用いられる場合、
ＬＯ信号がＲＦ端子Ｐ２より漏れる不要輻射があると、
ミキサの前段回路からさらにアンテナへ漏れて外部に輻
射され、他の端末に対する妨害信号を与える恐れがある
ため、ＬＯ信号のＲＦ端子Ｐ２への漏れを少なくする、
すなわちアイソレーションをとることが必要となる。そ
のため、電力合成回路分離のアイソレーション特性は重
要である。
ＩＦフィルタＦ３によりＩＦ信号のみ選択され、ＩＦ端
子Ｐ３から出力される。このミキサが自動車電話やセル
ラ電話のような携帯端末の受信回路に用いられる場合、
ＬＯ信号がＲＦ端子Ｐ２より漏れる不要輻射があると、
ミキサの前段回路からさらにアンテナへ漏れて外部に輻
射され、他の端末に対する妨害信号を与える恐れがある
ため、ＬＯ信号のＲＦ端子Ｐ２への漏れを少なくする、
すなわちアイソレーションをとることが必要となる。そ
のため、電力合成回路分離のアイソレーション特性は重
要である。
【０００６】
【発明が解決しようとする課題】ところが、図４におい
て、ダウンコンバートを行う場合、ＲＦ信号とＬＯ信号
の周波数は一般的に非常に近いので、ＬＯ端子Ｐ１とＲ
Ｆ端子Ｐ２のアイソレーションをとるためのＲＦフィル
タＦ１とＬＯフィルタＦ２は、各々の周波数のみ通す急
峻な特性を持つことが要求されるが、このようなミキサ
回路を半導体基板上にＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ
Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒ
ｃｕｉｔ：モノリシック化マイクロ波集積回路）化して
形成する場合には、フィルタの構成要素となるインダク
タに、サイズの制約から大きな値や、薄膜金属により作
成することから高いＱ値を持たせることが困難であるこ
と、また急峻な特性を持たせるには数多くの容量やイン
ダクタを用いればよいが、複雑な受動回路はチップ面積
をとるためのチップ当たりのコストが上昇してしまうこ
とから、高いアイソレーション性能を有するミキサのＭ
ＭＩＣ化が困難となるという問題がある。
て、ダウンコンバートを行う場合、ＲＦ信号とＬＯ信号
の周波数は一般的に非常に近いので、ＬＯ端子Ｐ１とＲ
Ｆ端子Ｐ２のアイソレーションをとるためのＲＦフィル
タＦ１とＬＯフィルタＦ２は、各々の周波数のみ通す急
峻な特性を持つことが要求されるが、このようなミキサ
回路を半導体基板上にＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ
Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒ
ｃｕｉｔ：モノリシック化マイクロ波集積回路）化して
形成する場合には、フィルタの構成要素となるインダク
タに、サイズの制約から大きな値や、薄膜金属により作
成することから高いＱ値を持たせることが困難であるこ
と、また急峻な特性を持たせるには数多くの容量やイン
ダクタを用いればよいが、複雑な受動回路はチップ面積
をとるためのチップ当たりのコストが上昇してしまうこ
とから、高いアイソレーション性能を有するミキサのＭ
ＭＩＣ化が困難となるという問題がある。
【０００７】また、通常、受動素子は損失を持っている
ため入力した信号が電力合成回路部を通る間に減衰し、
有効にミキサへ供給されないため、変換利得を向上する
ためにＬＯ電力を上げなければならず、逆にＲＦ端子Ｐ
２への漏れ電力が増加するという問題もある。この発明
は、以上のような問題点を解決するため、ＲＦ端子とＬ
Ｏ端子間に非常に高いアイソレーションを持ち、入力信
号を有効にミキサへ供給するゲート注入型のミキサ回路
を提供するものである。
ため入力した信号が電力合成回路部を通る間に減衰し、
有効にミキサへ供給されないため、変換利得を向上する
ためにＬＯ電力を上げなければならず、逆にＲＦ端子Ｐ
２への漏れ電力が増加するという問題もある。この発明
は、以上のような問題点を解決するため、ＲＦ端子とＬ
Ｏ端子間に非常に高いアイソレーションを持ち、入力信
号を有効にミキサへ供給するゲート注入型のミキサ回路
を提供するものである。
【０００８】
【課題を解決するための手段】この発明は、第１、第２
および第３の電界効果トランジスタを備え、第１および
第２の電界効果トランジスタについては、各ゲートにそ
れぞれ高周波信号および局部発振信号を入力する入力端
子と、各ソースをそれぞれ接地する接地部と、各ドレイ
ン間を互に接続するドレイン接続部と、各トランジスタ
を電力利得が１以上になる動作領域におくために各ゲー
トにバイアスを印加する第１ゲートバイアス印加部と、
前記ドレイン接続部に第１負荷抵抗を介して電圧を印加
する電源部が設けられ、第３の電界効果トランジスタに
ついては、ゲートに前記ドレイン接続部を接続して前記
高周波信号と局部発振信号との和の信号を入力する和信
号入力部と、ソースを接地する接地部と、トランジスタ
をピンチオフ動作領域付近におくためにゲートにバイア
スを印加する第２ゲートバイアス印加部と、ドレインと
前記電源部との間に挿入された第２負荷抵抗が設けら
れ、これによって、第３の電界効果トランジスタのドレ
インが中間周波信号を出力することを特徴とするミキサ
回路を提供するものである。
および第３の電界効果トランジスタを備え、第１および
第２の電界効果トランジスタについては、各ゲートにそ
れぞれ高周波信号および局部発振信号を入力する入力端
子と、各ソースをそれぞれ接地する接地部と、各ドレイ
ン間を互に接続するドレイン接続部と、各トランジスタ
を電力利得が１以上になる動作領域におくために各ゲー
トにバイアスを印加する第１ゲートバイアス印加部と、
前記ドレイン接続部に第１負荷抵抗を介して電圧を印加
する電源部が設けられ、第３の電界効果トランジスタに
ついては、ゲートに前記ドレイン接続部を接続して前記
高周波信号と局部発振信号との和の信号を入力する和信
号入力部と、ソースを接地する接地部と、トランジスタ
をピンチオフ動作領域付近におくためにゲートにバイア
スを印加する第２ゲートバイアス印加部と、ドレインと
前記電源部との間に挿入された第２負荷抵抗が設けら
れ、これによって、第３の電界効果トランジスタのドレ
インが中間周波信号を出力することを特徴とするミキサ
回路を提供するものである。
【０００９】
【作用】第１および第２の電界効果トランジスタは、電
圧利得が１を越える、いわゆる、線形動作領域にバイア
ス設定され、ドレイン接続部からの出力は局部発振信号
による歪みがないようにしている。高周波信号と局部発
振信号との和の信号は第３の電界効果トランジスタのゲ
ートに入力されるが、第３の電界効果トランジスタのゲ
ートバイアスはピンチオフ付近に設定されているので、
入力された和信号は、第３の電界効果トランジスタにて
周波数変換され、そのドレインから出力される。
圧利得が１を越える、いわゆる、線形動作領域にバイア
ス設定され、ドレイン接続部からの出力は局部発振信号
による歪みがないようにしている。高周波信号と局部発
振信号との和の信号は第３の電界効果トランジスタのゲ
ートに入力されるが、第３の電界効果トランジスタのゲ
ートバイアスはピンチオフ付近に設定されているので、
入力された和信号は、第３の電界効果トランジスタにて
周波数変換され、そのドレインから出力される。
【００１０】
【実施例】次に本発明を図に示す第１〜第３実施例を参
照して説明する。図１は本発明の第１実施例を示すミキ
サの回路図である。図１において、１６は電力合成回路
部、１７はゲート注入型ミキサ部、１，２はそれぞれ高
周波信号（以下、ＲＦ信号という）と局部発振信号（以
下、ＬＯ信号という）の入力端子、８，９はそれぞれド
レイン同士、ソース同士を接続した１組のソース接地ア
ンプをなすＦＥＴ（電界効果トランジスタ）、４，５は
それぞれＲＦ信号、ＬＯ信号入力に対するマッチング回
路、１０は電力合成回路部の出力端子、１２はゲート入
力型ミキサをなすＦＥＴ、６はＩＦ（中間周波信号）フ
ィルタ、７，１１は負荷抵抗、１３は駆動電源入力端
子、１４，１５はゲートバイアス入力端子である。
照して説明する。図１は本発明の第１実施例を示すミキ
サの回路図である。図１において、１６は電力合成回路
部、１７はゲート注入型ミキサ部、１，２はそれぞれ高
周波信号（以下、ＲＦ信号という）と局部発振信号（以
下、ＬＯ信号という）の入力端子、８，９はそれぞれド
レイン同士、ソース同士を接続した１組のソース接地ア
ンプをなすＦＥＴ（電界効果トランジスタ）、４，５は
それぞれＲＦ信号、ＬＯ信号入力に対するマッチング回
路、１０は電力合成回路部の出力端子、１２はゲート入
力型ミキサをなすＦＥＴ、６はＩＦ（中間周波信号）フ
ィルタ、７，１１は負荷抵抗、１３は駆動電源入力端
子、１４，１５はゲートバイアス入力端子である。
【００１１】電力合成回路部１６は、電圧利得が１を越
えるいわゆる線形動作領域にバイアス設定されており、
合成回路部１６の出力からＬＯ信号による歪みがないよ
うにしている。ＲＦ端子１及びＬＯ端子２から入力され
た信号は、和信号として端子１０から出力され、ゲート
注入型ミキサ部１７に入力される。
えるいわゆる線形動作領域にバイアス設定されており、
合成回路部１６の出力からＬＯ信号による歪みがないよ
うにしている。ＲＦ端子１及びＬＯ端子２から入力され
た信号は、和信号として端子１０から出力され、ゲート
注入型ミキサ部１７に入力される。
【００１２】ミキサ部１７のＦＥＴ１２のゲートバイア
スはピンチオフ付近に設定されている。入力された和信
号は、ミキサ部１７にて周波数変換され、ＩＦフィルタ
６を通りＩＦ端子３から出力される。ＲＦ端子１とＬＯ
端子２は、ドレインバイアスが印加された２つのＦＥＴ
のＣｇｄの直列容量で分離されていることになるため、
アイソレーション性能が３０〜４０ｄＢと非常に秀れて
いる。
スはピンチオフ付近に設定されている。入力された和信
号は、ミキサ部１７にて周波数変換され、ＩＦフィルタ
６を通りＩＦ端子３から出力される。ＲＦ端子１とＬＯ
端子２は、ドレインバイアスが印加された２つのＦＥＴ
のＣｇｄの直列容量で分離されていることになるため、
アイソレーション性能が３０〜４０ｄＢと非常に秀れて
いる。
【００１３】電力合成回路部１６は、ソース接地アンプ
をなしているために電圧増幅率が１以上とすることが可
能であるため、入力されたＲＦ、ＬＯ信号は、従来のよ
うに減衰せずにミキサに入力でき、不要なＬＯパワの増
加をさけることが可能となり、さらにＲＦ端子１からの
ＬＯ信号の漏れを抑制することも可能である。
をなしているために電圧増幅率が１以上とすることが可
能であるため、入力されたＲＦ、ＬＯ信号は、従来のよ
うに減衰せずにミキサに入力でき、不要なＬＯパワの増
加をさけることが可能となり、さらにＲＦ端子１からの
ＬＯ信号の漏れを抑制することも可能である。
【００１４】ＲＦ、ＬＯ入力マッチング回路４，５はそ
れぞれの周波数帯でのマッチングのみを考えればよく、
互いに他の信号周波数を考慮せずとも構成できるため、
容量やインダクタも大きなものは必要ない。よって、図
１に示す回路は、ＭＭＩＣ化に非常に適したものであ
る。
れぞれの周波数帯でのマッチングのみを考えればよく、
互いに他の信号周波数を考慮せずとも構成できるため、
容量やインダクタも大きなものは必要ない。よって、図
１に示す回路は、ＭＭＩＣ化に非常に適したものであ
る。
【００１５】図２は本発明の第２実施例を示すミキサの
回路図である。現在広く使用されている携帯電話等の信
号周波数は８００ＭＨｚ〜２ＧＨｚと比較的低いので、
受信機初段ミキサのＩＦ周波数は約数十ＭＨｚから１０
０ＭＨｚ程度である。
回路図である。現在広く使用されている携帯電話等の信
号周波数は８００ＭＨｚ〜２ＧＨｚと比較的低いので、
受信機初段ミキサのＩＦ周波数は約数十ＭＨｚから１０
０ＭＨｚ程度である。
【００１６】この辺の周波数においては、ミキサ分離の
出力インピーダンスは通常用いられる伝送線路のインピ
ーダンス５０Ωに比べて非常に高い。そのためミキサ出
力マッチングをとるための容量やインダクタは、ＭＭＩ
Ｃのエレメントとしては大きな値となってしまう。
出力インピーダンスは通常用いられる伝送線路のインピ
ーダンス５０Ωに比べて非常に高い。そのためミキサ出
力マッチングをとるための容量やインダクタは、ＭＭＩ
Ｃのエレメントとしては大きな値となってしまう。
【００１７】そこで図１のミキサ部１７の出力に２つの
ＦＥＴ３０，３１からなるソースフォロワバッファアン
プを追加してミキサ部１７ａを構成することにより、出
力マッチングをよりとり易くしたものである。電力合成
回路部１６ａの構成と動作については第１実施例の電力
合成回路部１６と同様である。
ＦＥＴ３０，３１からなるソースフォロワバッファアン
プを追加してミキサ部１７ａを構成することにより、出
力マッチングをよりとり易くしたものである。電力合成
回路部１６ａの構成と動作については第１実施例の電力
合成回路部１６と同様である。
【００１８】図３は本発明の第３実施例を示すミキサの
回路図である。携帯通信器では、小型軽量化のためシス
テム的に制約がある。ＩＣに必要となる電源回路につい
ても、より小さいことが望まれる。
回路図である。携帯通信器では、小型軽量化のためシス
テム的に制約がある。ＩＣに必要となる電源回路につい
ても、より小さいことが望まれる。
【００１９】この例では、電力合成回路部１６ｂについ
ては自分自身の電流を利用し、ミキサ部１７ｂについて
は後段のバッファアンプの電流を利用して、抵抗３２，
３５とバイパス容量３３，３５から構成された自己バイ
アス回路を備えることにより、ゲートバイアスを与えて
いる。これによりこのミキサ回路の単一電源化を行って
いる。
ては自分自身の電流を利用し、ミキサ部１７ｂについて
は後段のバッファアンプの電流を利用して、抵抗３２，
３５とバイパス容量３３，３５から構成された自己バイ
アス回路を備えることにより、ゲートバイアスを与えて
いる。これによりこのミキサ回路の単一電源化を行って
いる。
【００２０】電力合成回路１６ｂおよびミキサ部１７ｂ
のその他の構成および動作については、第２実施例の電
力合成回路１６ａおよびミキサ部１７ａと同様である。
のその他の構成および動作については、第２実施例の電
力合成回路１６ａおよびミキサ部１７ａと同様である。
【００２１】
【発明の効果】本発明によれば、アイソレーション性能
の高い小型の電力合成回路部を有するゲート注入型ミキ
サを構成できるため、回路のＭＭＩＣ化に非常に適した
ミキサ回路が提供される。
の高い小型の電力合成回路部を有するゲート注入型ミキ
サを構成できるため、回路のＭＭＩＣ化に非常に適した
ミキサ回路が提供される。
【図面の簡単な説明】
【図１】本発明の第１実施例の回路図である。
【図２】本発明の第２実施例の回路図である。
【図３】本発明の第３実施例の回路図である。
【図４】ゲート注入型ミキサの従来例回路図である。
１，２，３ 端子ＦＥＴ ４ ＲＦマッチング回路 ５ ＬＯマッチング回路 ６ ＩＦフィルタ ７，１１ 負荷抵抗 ８，９ ＦＥＴ １０ 出力端子 １２ ＦＥＴ
Claims (1)
- 【請求項１】 第１、第２および第３の電界効果トラン
ジスタを備え、 第１および第２の電界効果トランジスタについては、 各ゲートにそれぞれ高周波信号および局部発振信号を入
力する入力端子と、各ソースをそれぞれ接地する接地部
と、各ドレイン間を互に接続するドレイン接続部と、各
トランジスタを電力利得が１以上になる動作領域におく
ために各ゲートにバイアスを印加する第１ゲートバイア
ス印加部と、前記ドレイン接続部に第１負荷抵抗を介し
て電圧を印加する電源部が設けられ、 第３の電界効果トランジスタについては、 ゲートに前記ドレイン接続部を接続して前記高周波信号
と局部発振信号との和の信号を入力する和信号入力部
と、ソースを接地する接地部と、トランジスタをピンチ
オフ動作領域付近におくためにゲートにバイアスを印加
する第２ゲートバイアス印加部と、ドレインと前記電源
部との間に挿入された第２負荷抵抗が設けられ、 これによって、第３の電界効果トランジスタのドレイン
が中間周波信号を出力することを特徴とするミキサ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13091992A JP2894893B2 (ja) | 1992-05-22 | 1992-05-22 | ミキサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13091992A JP2894893B2 (ja) | 1992-05-22 | 1992-05-22 | ミキサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05327357A true JPH05327357A (ja) | 1993-12-10 |
| JP2894893B2 JP2894893B2 (ja) | 1999-05-24 |
Family
ID=15045809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13091992A Expired - Fee Related JP2894893B2 (ja) | 1992-05-22 | 1992-05-22 | ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2894893B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG91810A1 (en) * | 1998-10-13 | 2002-10-15 | Inst Of Microelectronics | A novel mixer with high order intermodulation suppression and robust conversion gain |
| JP2012244627A (ja) * | 2011-05-13 | 2012-12-10 | Intel Mobile Communications GmbH | ミキサーセル、変調器および方法 |
| US8604958B2 (en) | 2011-05-13 | 2013-12-10 | Intel Mobile Communications GmbH | RF DAC with configurable DAC mixer interface and configurable mixer |
-
1992
- 1992-05-22 JP JP13091992A patent/JP2894893B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG91810A1 (en) * | 1998-10-13 | 2002-10-15 | Inst Of Microelectronics | A novel mixer with high order intermodulation suppression and robust conversion gain |
| JP2012244627A (ja) * | 2011-05-13 | 2012-12-10 | Intel Mobile Communications GmbH | ミキサーセル、変調器および方法 |
| US8604958B2 (en) | 2011-05-13 | 2013-12-10 | Intel Mobile Communications GmbH | RF DAC with configurable DAC mixer interface and configurable mixer |
| US9143155B2 (en) | 2011-05-13 | 2015-09-22 | Intel Deutschland Gmbh | RF DAC with configurable DAC mixer interface and configurable mixer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2894893B2 (ja) | 1999-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7995972B2 (en) | Electronic component for communication device and semiconductor device for switching transmission and reception | |
| US6075414A (en) | High frequency amplifier having a variable attenuator connected to the base of an amplifier FET | |
| KR100305917B1 (ko) | 반도체전력증폭집적회로 | |
| US20050079829A1 (en) | Antenna switch | |
| US5745857A (en) | Gaas power amplifier for analog/digital dual-mode cellular phones | |
| US8442465B2 (en) | Switched capacitor detuner for low noise amplification circuit having bypass path | |
| US4890069A (en) | Gallium arsenide power monolithic microwave integrated circuit | |
| KR100340046B1 (ko) | 다중 대역 및 다중 모드용 주파수 변환 수신기 | |
| US5789963A (en) | Low power consumption mixer and frequency conversion with inter-terminal isolation for stable mixing | |
| JP2894893B2 (ja) | ミキサ回路 | |
| JP3890707B2 (ja) | 高周波回路 | |
| Shiba et al. | F-band bidirectional amplifier using 75-nm InP HEMTs | |
| JPH05167352A (ja) | 周波数変換装置 | |
| JPH09186533A (ja) | 伝送装置 | |
| JP2001102877A (ja) | 増幅回路およびこれを用いた無線装置 | |
| JP4271794B2 (ja) | 周波数変換回路 | |
| JP2002246858A (ja) | 利得制御増幅回路およびそれを用いた受信機、送信機 | |
| JPH0837425A (ja) | 低歪みミキサ | |
| KR100308835B1 (ko) | 고주파(RF)송/수신부용주파수혼합기(UpMixer)및그설계방법 | |
| JP4572032B2 (ja) | 周波数変換回路 | |
| KR970004441B1 (ko) | 이동통신 단말기의 주파수 혼합기 | |
| US6992530B2 (en) | RF amplifier with improved impedance matching | |
| KR100204597B1 (ko) | 주파수 혼합기 구조 | |
| JP2001223560A (ja) | 可変アッテネータ回路およびこれを用いた高周波半導体装置 | |
| JP2003008355A (ja) | マルチバンド周波数変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |