JP2001223560A

JP2001223560A - 可変アッテネータ回路およびこれを用いた高周波半導体装置

Info

Publication number: JP2001223560A
Application number: JP2000032391A
Authority: JP
Inventors: Noriyuki Tanba; 憲之丹波
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-02-09
Filing date: 2000-02-09
Publication date: 2001-08-17

Abstract

(57)【要約】【課題】回路構成が単純で、チップサイズの小さなＩ
Ｃからなる可変アッテネータ回路を提供する。【解決手段】切替手段により切り替え可能な入力イン
ピーダンスを設定するための入力インピーダンス設定手
段と、切替手段により切り替え可能な出力インピーダン
スを設定するための出力インピーダンス設定手段（Ｎ型
ＭＯＳＦＥＴ１４）と、切替手段により切り替え可能な
通過信号の減衰量を変更するための信号減衰回路（Ｐ型
ＭＯＳＦＥＴ１３）とを含くんで可変アッテネータ回路
を構成する。入力インピーダンス設定手段は、Ｎ型ＭＯ
Ｓ容量素子６と、回路の特性インピーダンスに設定され
た抵抗７とを直列に接続して構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、可変アッテネータ
回路およびこれを用いた高周波半導体装置に関し、特
に、ギガヘルツ帯域で動作する高周波半導体装置におい
て、出力部の特性インピーダンスを変化させることなく
減衰量を変更することが可能なアッテネータ回路および
これを用いた高周波半導体装置に関する。

【０００２】

【従来の技術】近年、ＳｉやＧａＡｓを材料に用いた高
周波トランジスタの開発が進み、これらの高周波トラン
ジスタを使用したパワーアンプ、ミキサ（以下、混合回
路と称す）、ローノイズアンプ（以下、高周波増幅回路
と称す）等に代表される集積度の高いＭＭＩＣ（Ｍｏｎ
ｏｌｉｔｈｉｃＭｉｃｒｏｗａｖｅＩｎｔｅｇｒａ
ｔｅｄＣｉｒｃｕｉｔ）が開発されている。これに伴
い、マイクロ波やミリ波を扱う携帯用無線電話、ＰＨＳ
（ＰｅｒｓｏｎａｌＨａｎｄｙＰｈｏｎｅＳｙｓ
ｔｅｍ）、ＰＤＣ（ＰｅｒｓｏｎａｌＤｉｇｉｔａｌ
ＣｅｌｌｕｌａｒＰｈｏｎｅ）等の移動体通信装置が
普及している。

【０００３】以下、代表的な移動体通信装置として、携
帯用無線電話を例にとって説明を行う。携帯用無線電話
の受信機では、受信アンテナからの微小な高周波入力信
号を高周波増幅回路により増幅し、増幅された高周波信
号を混合回路等に出力する。この過程において、高周波
入力信号として大きな信号が入力された場合には、高周
波増幅回路により増幅された信号をそのまま後段の混合
回路等に出力すると、後段の回路で信号が飽和して波形
歪が発生する等、回路の線形性が失なわれるという問題
がある。

【０００４】従来より、上述した問題を回避するため、
高周波増幅回路と後段の混合回路等との間に入力される
高周波信号の電力レベルに基づいて、伝播する信号の減
衰量を切り替えるための可変アッテネータ回路を挿入す
ることが一般的に行われている。このような回路構成と
することにより、過大な高周波信号が入力された場合に
は、アッテネータ回路の減衰量を大きくすることによ
り、後段の回路内で処理される波形の飽和を防止してい
る。

【０００５】以下、図面に基づいて、従来の可変アッテ
ネータ回路を具体的に説明する。図４は、従来例１に係
る可変アッテネータ回路のブロック図である。図４に示
すように、従来例１に係る可変アッテネータ回路では、
入力端子１から入力された信号は、デカップリング用コ
ンデンサ５を介してＮ型電解効果トランジスタ（以下、
ＦＥＴと称す）２５に入力された後、デカップリング用
コンデンサ９を介して出力端子４から出力される。

【０００６】この可変アッテネータ回路では、入力電圧
が小さく、信号出力端子４から出力される信号が後段の
回路を飽和させない場合には、制御電圧端子２１を介し
てＦＥＴ２５をＯＮさせる電圧（Ｈｉｇｈレベル）が与
えられるとともに、制御電圧端子２２を介して信号ライ
ンに並列に接続されたＦＥＴ２３，２４をＯＦＦさせる
電圧（Ｌｏｗレベル）が与えられる。なお、抵抗１５，
１７，１９，２０は、いずれも回路特性インピーダンス
に影響を与えないような十分大きい抵抗値（一般的に、
数Ω〜数十ｋΩ）に設定されている。また、抵抗１６，
１８は、回路の特性インピーダンスに近い抵抗値（一般
的に、数十Ω）に設定されている。

【０００７】このように入力電圧が小さい場合には、Ｆ
ＥＴ２５がＯＮとなっているため、信号入力端子１から
入力された信号は、ＦＥＴ２５を通してほとんど減衰す
ることなく信号出力端子４から出力される。

【０００８】一方、入力電圧が大きく、出力端子４から
出力される信号が後段の回路を飽和させる場合には、制
御電圧端子２１を介してＦＥＴ２５をＯＦＦさせる電圧
（Ｌｏｗレベル）が与えられるとともに、制御電圧端子
２２を介して信号ラインに並列に接続されたＦＥＴ２
３，２４をＯＮさせる電圧（Ｈｉｇｈレベル）が与えら
れる。

【０００９】このように入力電圧が大きい場合には、Ｆ
ＥＴ２５がＯＦＦとなっているため、抵抗２０により大
きく減衰した信号が信号出力端子４から出力される。ま
た、抵抗１６，１８が適切な特性インピーダンスとなる
ような抵抗値に設定されている場合には、ＦＥＴ２３，
２４がＯＮとなっているため、信号入力端子１および信
号出力端子４から見たインピーダンスは、アッテネータ
回路の減衰量が切り替えられたか否かにかかわらず一定
の回路の特性インピーダンスとなる。

【００１０】図５は、従来例２に係る可変アッテネータ
回路のブロック図である。なお、図５において、上述し
た従来例１に係る可変アッテネータ回路と同様の機能を
有する部材には、同一の符号を付して説明を省略する。

【００１１】上述した従来例１に係る可変アッテネータ
回路では、アッテネータ回路の減衰量を切り替えるため
に、ＨｉｇｈレベルまたはＬｏｗレベルの制御信号を、
コンプリメンタルに２つの制御電圧端子２１，２２に印
加する必要があった。

【００１２】これに対して、従来例２に係る可変アッテ
ネータ回路では、図５に示すように、Ｐ型ＭＯＳＦＥＴ
２６，Ｎ型ＭＯＳＦＥＴ２７を組み合わせてインバータ
回路を構成し、制御電圧端子３からのＨｉｇｈレベルま
たはＬｏｗレベルの制御信号により、アッテネータ回路
の減衰量の切り替えを行うような構成となっている。

【００１３】従来例２に係る可変アッテネータ回路で
は、制御電圧端子３を介してＨｉｇｈレベルの電圧を与
えることにより、ほとんど減衰のない信号が信号出力端
子４から出力される。一方、制御電圧端子３を介してＬ
ｏｗレベルの電圧を与えることにより、大きく減衰した
信号が信号出力端子４から出力される。

【００１４】なお、図５において、端子２は、正の電源
端子であり、抵抗１１，１２は、いずれも回路インピー
ダンスに影響を与えないような十分大きい抵抗値（一般
的に、数Ω〜数十ｋΩ）に設定されている。

【００１５】

【発明が解決しようとする課題】しかしながら、上述し
た従来例１に係る可変アッテネータ回路を有する高周波
利得増幅回路において、受信機への入力電圧の大小に応
じて、可変アッテネータ回路の減衰量を切り替えるため
には、２つの制御信号をコンプリメンタルに２つの制御
電圧端子２１，２２に印加する必要があり、制御が煩雑
となるという問題があった。また、上述した従来例２に
係る可変アッテネータ回路では、１つの制御信号を制御
電圧端子３に印加すればよいという利点はあるものの、
ＭＯＳＦＥＴが５石（２３〜２７）必要であるため、回
路構成が複雑となり、ＩＣチップサイズの増加を招くと
いう問題があった。

【００１６】本発明は、上述した問題点に鑑み提案され
たもので、回路構成が単純で、チップサイズの小さなＩ
Ｃからなる可変アッテネータ回路およびこれを用いた高
周波半導体装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】本発明に係る可変アッテ
ネータ回路は、上述した目的を達成するために、以下の
特徴点を備えている。

【００１８】すなわち、本発明に係る可変アッテネータ
回路は、切替手段により切り替え可能な入力インピーダ
ンスを設定するための入力インピーダンス設定手段と、
前記切替手段により切り替え可能な出力インピーダンス
を設定するための出力インピーダンス設定手段と、前記
切替手段により切り替え可能な通過信号の減衰量を変更
するための信号減衰回路とを含む可変アッテネータ回路
において、前記入力インピーダンス設定手段は、ＭＯＳ
容量素子と、回路の特性インピーダンスに設定された抵
抗とを直列に接続して構成されていることを特徴とする
ものである。

【００１９】また、前記出力インピーダンス設定手段
は、ＯＮ抵抗を回路の特性インピーダンスに設定したＭ
ＯＳトランジスタにより構成されていることが好まし
い。

【００２０】また、前記ＭＯＳトランジスタのＯＮ抵抗
は、前記切替手段により回路の特性インピーダンスに設
定されていることが好ましい。

【００２１】また、本発明に係る高周波半導体装置は、
上述した可変アッテネータ回路を一部に含んで構成され
たことを特徴とするものである。

【００２２】このような構成とすることにより、可変ア
ッテネータ回路において必要な制御電圧は１系統とな
り、回路構成が単純となる。また、制御電圧によって容
量値を変化させる素子と、回路インピーダンス値を持つ
抵抗を用いることにより、可変アッテネータ回路の減衰
量を切り替えた際に生じるインピーダンスの変化をなく
すことができる。

【００２３】

【発明の実施の形態】＜可変アッテネータ回路＞以下、
図面に基づいて、本発明に係る可変アッテネータ回路の
実施形態を説明する。図１は、本発明に係る可変アッテ
ネータ回路の一実施形態を示すブロック図である。本発
明に係る可変アッテネータ回路は、図１に示すように、
Ｐ型ＭＯＳＦＥＴ１３とＮ型ＭＯＳＦＥＴ１４を備えて
いる。この可変アッテネータ回路では、信号入力端子１
の後段に設けられた一対のＤＣカップリング用コンデン
サ５，８の間に、入力インピーダンス設定回路が信号ラ
インに対して並列に接続されている。

【００２４】この入力インピーダンス設定回路は、Ｎ型
ＭＯＳ容量素子６と、回路の特性インピーダンス値に設
定された抵抗７を直列接続することにより構成されてお
り、抵抗７の一端は接地されている。なお、本実施形態
において、Ｎ型ＭＯＳ容量素子６とは、メタルゲートと
半導体基板の間に酸化膜を有した構造の素子のことであ
る。

【００２５】Ｎ型ＭＯＳ容量素子６は、そのゲートメタ
ル側が信号ラインに接続され、基板側が抵抗７に接続さ
れている。また、Ｎ型ＭＯＳ容量素子６のメタルゲート
側には、制御電圧端子３より、抵抗１２，１０を介し
て、電圧が印加される構成となっている。なお、抵抗１
０，１２は、それぞれ回路インピーダンスに影響を与え
ないような大きな抵抗値（一般的に、数ｋ〜数１０ｋ
Ω）に設定されている。電源電圧端子２には、例えば３
Ｖが印加される。

【００２６】Ｐ型ＭＯＳＦＥＴ１３とＮ型ＭＯＳＦＥＴ
１４は、各々のドレインと、各々のゲート同士が接続さ
れている。また、Ｎ型ＭＯＳＦＥＴ１４のソースは、接
地されており、Ｐ型ＭＯＳＦＥＴのソースは、抵抗１１
を介して電源電圧端子２に接続されている。上述したＰ
型ＭＯＳＦＥＴ１３とＮ型ＭＯＳＦＥＴ１４とにより、
インバータ回路を構成している。また、Ｐ型ＭＯＳＦＥ
Ｔ１３が、信号減衰回路として機能し、Ｎ型ＭＯＳＦＥ
Ｔ１４が出力インピーダンス設定回路として機能する。

【００２７】＜動作原理＞上述した可変アッテネータ回
路の動作原理を説明する。信号入力端子１に入力された
信号の電圧が小さく、信号出力端子４から出力される信
号が後段の回路を飽和させない場合には、当該信号を可
変アッテネータ回路により減衰することなく、ほぼその
ままのレベルで信号出力端子４に出力させる必要があ
る。このような場合には、制御電圧端子３に対して、Ｌ
ｏｗレベル（例えば、０Ｖ）を印加する。この電圧は、
抵抗１０を介してＮ型ＭＯＳ容量素子６のメタルゲート
に印加される。一方、Ｎ型ＭＯＳ容量素子６の基板側
は、抵抗７を介して接地されている。

【００２８】これにより、Ｎ型ＭＯＳ容量素子６には、
酸化膜による容量値に対して、メタルゲートと基板との
仕事関数の違いから誘起される空乏領域による容量値が
直列に入ることから、その容量値が非常に小さくなる。
したがって、信号ライン（ノードＡ）から見た入力イン
ピーダンス設定回路（Ｎ型ＭＯＳ容量素子６および抵抗
７）のインピーダンスは、ほぼ無限大となる。このた
め、信号入力端子１に入力された信号は、ＤＣデカップ
リング用コンデンサ５，８を介して、ほぼ減衰すること
なくＰ型ＭＯＳＦＥＴ１３のソースに供給される。

【００２９】また、インバータ回路を構成しているＰ型
ＭＯＳＦＥＴ１３およびＮ型ＭＯＳＦＥＴ１４では、制
御電圧端子３に対してＬＯＷレベルが印加されているた
め、Ｐ型ＭＯＳＦＥＴ１３がＯＮ状態となるとともに、
Ｎ型ＭＯＳＦＥＴ１４がＯＦＦ状態となっている。した
がって、Ｐ型ＭＯＳＦＥＴ１３のソースに供給された信
号は、ＤＣデカップリング用コンデンサ９を介して信号
出力端子４から出力される。このため、信号入力端子１
に入力された信号は、ほとんど減衰されることなく可変
アッテネータ回路を通過する。

【００３０】また、信号ラインに並列に接続されている
Ｎ型ＭＯＳ容量素子６と、抵抗１０および１１と、ＯＦ
Ｆ状態となっているＮ型ＭＯＳＦＥＴ１４は、信号ライ
ンに対して十分インピーダンスが高くなっているととも
に、信号ラインは、十分にインピーダンスが低くなって
いる。したがって、上述した可変アッテネータ回路を介
しても、回路の特性インピーダンスはほとんど変化しな
い。

【００３１】次に、上述した可変アッテネータ回路で減
衰する必要があるような過大信号が入力された場合を説
明する。

【００３２】入力電圧が大きく、信号出力端子４から出
力される信号が後段の回路を飽和させる場合には、制御
電圧端子３を介して、Ｈｉｇｈレベル（例えば、２．５
Ｖ）を印加する。この電圧は、抵抗１０を介して、Ｎ型
ＭＯＳ容量素子６のメタルゲートに、正の電圧として印
加される。これにより、チャネル領域の空乏領域はなく
なり、酸化膜のみにより形成される容量値となることか
ら、Ｎ型ＭＯＳ容量素子６の容量値は大きくなる。した
がって、Ｎ型ＭＯＳ容量素子６のインピーダンスが小さ
くなり、Ｎ型ＭＯＳ容量素子６と抵抗７とが直列に接続
されて構成されている入力インピーダンス回路のインピ
ーダンスは、抵抗７により決定されることとなる。この
ため、抵抗７の抵抗値を適切に設定することにより、可
変アッテネータ回路の入力側を適切な特性インピーダン
ス（例えば、５０Ω）とすることができる。

【００３３】また、ゲートにＨｉｇｈレベル（例えば、
２．５Ｖ）を印加されたＰ型ＭＯＳＦＥＴ１３では、Ｏ
Ｎ抵抗が高くなっている。したがって、信号入力端子１
からＤＣデカップリング用コンデンサ５，８を介して、
Ｐ型ＭＯＳＦＥＴ１３のソースに供給された信号は、大
きく減衰され、ＤＣデカップリング用コンデンサ９を介
して、信号出力端子４から出力される。

【００３４】一方、Ｎ型ＭＯＳＦＥＴ１４は、ゲートに
Ｈｉｇｈレベル（例えば、２．５Ｖ）が印加されている
ため、ＯＮ抵抗が低くなっている。このため、信号出力
端子４から見た回路のインピーダンスは、このＮ型ＭＯ
ＳＦＥＴ１４のＯＮ抵抗によりほぼ決定されることとな
る。したがって、出力インピーダンス設定回路であるＮ
型ＭＯＳＦＥＴ１４のゲート幅を適切に選択して、ＯＮ
抵抗を決定することにより、可変アッテネータ回路の出
力側を適切な特性インピーダンス（例えば、５０Ω）と
することができる。

【００３５】上述した可変アッテネータ回路は、パワー
アンプ、ミキサ、ローノイズアンプ等の高周波半導体装
置の一部として利用することができる。

【００３６】＜回路動作のシミュレーション＞上述した
可変アッテネータ回路の動作をシミュレートした結果を
説明する。図２は、シミュレーションに用いた可変アッ
テネータ回路のブロック図であり、図３は、そのシミュ
レーション結果を示す説明図である。

【００３７】シミュレーションに用いた可変アッテネー
タ回路は、図２に示すように、Ｎ型ＭＯＳＦＥＴ１３お
よびＰ型ＭＯＳＦＥＴ１４のモデルと、電圧依存性を持
つＮ型ＭＯＳ容量素子６のモデルが使用されている。こ
のシミュレーションに用いた可変アッテネータ回路は、
図１に示す可変アッテネータ回路とほぼ同様の構成から
なり、各素子には、図２に示すように、具体的な値が設
定されている。

【００３８】このアッテネータ回路は、周波数を２ＧＨ
ｚとし、回路特性インピーダンスを５０Ωとしてあり、
電源電圧端子２に対して３Ｖの電源電圧が印加されると
ともに、制御電圧端子３に対する制御電圧としてＨｉｇ
ｈレベル２．５Ｖ、Ｌｏｗレベル０．０Ｖが印加され
る。

【００３９】図３（Ａ）〜（Ｆ）に、上述した可変アッ
テネータ回路を用いた線形シミュレーション結果を示
す。なお、周波数範囲は、０．１〜５．０ＧＨｚとなっ
ている。また、図中のマーカー（▽）は、２．０ＧＨｚ
のポイントを示している。

【００４０】図３（Ａ）は、アッテネータがＯＦＦとな
っている場合（信号の減衰がない場合、以下同様）の信
号入力端子１から見た回路インピーダンスを示し、図３
（Ｂ）は、アッテネータがＯＮとなっている場合（信号
を減衰させる場合、以下同様）の信号入力端子１から見
た回路インピーダンスを示し、図３（Ｃ）は、アッテネ
ータがＯＦＦとなっている場合の信号出力端子４から見
た回路インピーダンスを示し、図３（Ｄ）は、アッテネ
ータがＯＮとなっている場合の信号出力端子４から見た
回路インピーダンスを示している。いずれの場合も、回
路インピーダンスは、回路の特性インピーダンスの値で
ある５０Ω付近となっており、アッテネータの減衰量の
切り替えによる回路インピーダンスの変化が無いことが
わかる。

【００４１】また、図３（Ｅ）は、アッテネータがＯＦ
Ｆとなっている場合の信号入力端子１から信号出力端子
４への通過特性を示すもので、２ＧＨｚにおける挿入損
失は１．１５ｄＢとなっている。また、図３（Ｆ）は、
アッテネータがＯＮとなっている場合の信号入力端子１
から信号出力端子４への通過特性を示すもので、２ＧＨ
ｚにおける減衰量は２９ｄＢとなっている。

【００４２】上述したシミュレーション結果から明らか
なように、本発明に係る可変アッテネータ回路は、可変
アッテネータ回路に要求される特性を十分に満たしてい
る。

【００４３】

【発明の効果】本発明に係る可変アッテネータ回路は、
上述した構成からなるので、以下に説明する効果を奏す
ることができる。すなわち、本発明に係る可変アッテネ
ータ回路は、２個のＭＯＳＦＥＴと１個のＭＯＳ容量素
子との組み合わせを基本構成としているため、非常に簡
単な回路構成とすることができる。また、制御用電圧も
１系統でよいため、非常にシンプルな回路構成となる。
したがって、チップサイズの小さいＩＣを用いて可変ア
ッテネータ回路を構成することができるので、低コスト
化を図ることが可能となる。

【００４４】また、シンプルな回路構成であるため、高
周波増幅回路や混合回路等との１チップ化も容易とな
り、１チップ化による小型化はもちろんのこと、配線や
トランジスタの浮遊容量を低減することができるととも
に、小型化による高周波特性の向上も図ることが可能と
なる。

【００４５】また、入力インピーダンスと出力インピー
ダンスは、アッテネータの減衰量の切替に影響を受ける
ことがなく、変化しない。

【００４６】また、入力インピーダンスと出力インピー
ダンスは、それぞれ入力インピーダンス設定回路と出力
インピーダンス設定回路により自由に設定できるととも
に、周辺回路の入出力インピーダンスに合わせて設定可
能であるため、整合の自由度を広げることができる。さ
らに、制御用電圧を変化させることにより、減衰量を変
更することができる。

【００４７】また、本発明に係る可変アッテネータ装置
を一部に含んで構成された高周波半導体装置では、上述
した種々の効果を発揮することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る可変アッテネータ回
路のブロック図である。

【図２】シミュレーションに用いた可変アッテネータ回
路のブロック図である。

【図３】シミュレーション結果を示す説明図である。

【図４】従来例１に係る可変アッテネータ回路のブロッ
ク図である。

【図５】従来例２に係る可変アッテネータ回路のブロッ
ク図である。

【符号の説明】【符号の説明】

１信号入力端子２電源電圧端子３制御電圧端子４信号出力端子５ＤＣデカップリング用コンデンサ６Ｎ端ＭＯＳ容量素子７抵抗（回路特性インピーダンス値）８ＤＣデカップリング用コンデンサ９ＤＣデカップリング用コンデンサ１０抵抗（高抵抗）１１抵抗（高抵抗）１２抵抗（高抵抗）１３Ｐ型ＭＯＳＦＥＴ１４Ｎ型ＭＯＳＦＥＴ１５抵抗（高抵抗）１６抵抗（回路特性インピーダンス値）１７抵抗（高抵抗）１８抵抗（回路特性インピーダンス値）１９抵抗（高抵抗）２０抵抗（高抵抗）２１制御電圧端子２２制御電圧端子２３Ｎ型ＭＯＳＦＥＴ２４Ｎ型ＭＯＳＦＥＴ２５Ｎ型ＭＯＳＦＥＴ２６Ｐ型ＭＯＳＦＥＴ２７Ｎ型ＭＯＳＦＥＴ

Claims

【特許請求の範囲】

【請求項１】切替手段により切り替え可能な入力イン
ピーダンスを設定するための入力インピーダンス設定手
段と、前記切替手段により切り替え可能な出力インピーダンス
を設定するための出力インピーダンス設定手段と、前記切替手段により切り替え可能な通過信号の減衰量を
変更するための信号減衰回路とを含む可変アッテネータ
回路において、前記入力インピーダンス設定手段は、ＭＯＳ容量素子
と、回路の特性インピーダンスに設定された抵抗とを直
列に接続して構成されていることを特徴とする可変アッ
テネータ回路。
【請求項２】前記出力インピーダンス設定手段は、Ｏ
Ｎ抵抗を回路の特性インピーダンスに設定したＭＯＳト
ランジスタにより構成されていることを特徴とする請求
項１記載の可変アッテネータ回路。
【請求項３】前記ＭＯＳトランジスタのＯＮ抵抗は、
前記切替手段により回路の特性インピーダンスに設定さ
れていることを特徴とする請求項２記載の可変アッテネ
ータ回路。
【請求項４】請求項１〜３のうちいずれか１項記載の
可変アッテネータ回路を一部に含んで構成されているこ
とを特徴とする高周波半導体装置。