JPH10313259A

JPH10313259A - 高周波回路

Info

Publication number: JPH10313259A
Application number: JP30622397A
Authority: JP
Inventors: Takahiro Ougihara; 孝浩扇原
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-03-10
Filing date: 1997-11-07
Publication date: 1998-11-24
Anticipated expiration: 2017-11-07
Also published as: JP3890707B2

Abstract

(57)【要約】【課題】各高周波信号を扱う複数のブロック間の切替用
スイッチが、高周波トランジスタと一体形成できず、Ｍ
ＭＩＣの小型化ができない。【解決手段】複数の各回路ブロック２１，２２は、その
ブロックが選択されないときは、非選択信号にもとづい
て当該回路ブロック内を流れる直流バイアス電流ｉの経
路を遮断する直流スイッチ用トランジスタＱs1, Ｑs2を
それぞれ有する。当該トランジスタＱs1, Ｑs2のソース
に対し、ブロック間で共通な負荷素子Ｒssが共通電位と
の間に接続さている。高周波ミキサ回路の場合、ＲＦ入
力端子は各ブロックごとに、ＬＯ入力端子とＩＦ出力端
子は全ブロック間で共通とする。また、各ブロックは、
前記直流スイッチ用トランジスタを含み、非選択時の直
流電流経路を遮断し、入出力端子間の高周波絶縁性を十
分に達成する入出力遮断部をそれぞれ有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばダイバーシ
ティーアンテナを有する受信装置または移動体通信の受
信系等、複数の同一または異なる高周波信号を入力し
て、それぞれ増幅，周波数変換等の処理を行う高周波回
路に関する。

【０００２】

【従来の技術】無線通信の分野における受信装置では、
アンテナダイバーシティー、或いは周波数等が異なる複
数のシステムへの対応を実現するために、そのフロント
エンドである低雑音増幅器，ミキサ等を複数個予め用意
しておき、その中から１経路を選択的に動作させ、他の
経路を当該選択した経路から高周波的に遮断して使用す
る場合が多い。

【０００３】この複数のシステム対応が要求される無線
通信で、近年、目覚ましく発展しているものとして、携
帯電話に代表される移動体通信がある。たとえば、国内
においては、従来からの８００ＭＨｚ帯のアナログセル
ラーに加え、新たに８００ＭＨｚ帯および１．５ＧＨｚ
帯のディジタルセルラー（ＰＤＣ）が実用化され、数年
前からはパーソナルハンディフォンシステム（ＰＨＳ）
がサービスを始めている。また、海外では欧州、米国そ
れぞれに種々な方式が存在する。このように、一言で移
動体通信といってもそのシステムは多様であり、また、
周波数の割り当ても異なる。そして、これらの複数のシ
ステムによるサービスを１つの携帯端末で受けられるよ
うにする技術開発も既に始まっており、近々商品化され
る状況にある。

【０００４】複数のシステムの送受信を１つの端末で実
現しようとする場合、ＲＦ(Radio-Frequency) 段で最も
影響を受けるのはシステムによる周波数の相違である。
とくに、この周波数の相違の影響が受信系で最も大きい
と考えられるのは、周波数変換を行なう初段ミキサ部で
あり、通常、初段ミキサ部はシステム（使用する周波数
帯域）ごと分けて構成される。なぜなら、ミキサ部では
イメージ帯やhalfＩＦによる２次歪み抑圧のために、使
用帯域のＲＦ信号のみを通過させる狭帯域な帯域通過フ
ィルタをミキサ部前段に設ける必要があるからである。
一方、バッテリーにより駆動される携帯端末とって小型
化および低消費電力化を如何に図るかは重要な課題であ
り、このため優れた高周波特性を有し低消費電力化に有
利なＧａＡｓＭＭＩＣ(Monolithic microwave integrat
ed circuits)によるミキサ部の開発が盛んに進められて
いる。ＧａＡｓＭＭＩＣでミキサ部を実現した場合、低
消費電力で優れた高周波特性を得ることができる周波数
帯域幅は比較的に狭いことから、この意味でも初段ミキ
サ部を周波数帯域ごとのブロックに分けて構成する必要
性は高い。

【０００５】図９は、従来の複数システムの受信が可能
な初段ミキサ回路の構成例として、ＲＦ1 とＲＦ2 とい
った２つのＲＦ信号を選択して周波数のダウンコンバー
トが可能なデュアルバンド対応ミキサ回路のブロック図
を示す。この従来のミキサ回路１００は、第１ミキサ回
路ブロック１０１と、第２ミキサ回路ブロック１０２
と、両ミキサ回路ブロック１０１，１０２のＬＯ入力端
子ＬＯin1 とＬＯin2 の間に接続され、図示せぬ局部発
振器からの発振信号（ＬＯ信号）の入力方向を選択的に
切り替えるＬＯ入力高周波スイッチ１０３と、ミキサ回
路ブロック１０１と１０２の出力端子ＩＦout1とＩＦou
t2の間に接続されて、出力を切り替えるＩＦ出力高周波
スイッチ１０４とから構成される。そして、ミキサ回路
ブロック１０１と１０２のＲＦ入力端子ＲＦin1 とＲＦ
in2 には、それぞれ通過帯域の異なる狭帯域フィルタ１
０５，１０６が入力を共通化して接続されている。

【０００６】２つのミキサ回路ブロック１０１と１０２
のそれぞれは、ミキサ１０１ａ又は１０２ａと、ＬＯバ
ッファアンプ１０１ｂ又は１０２ｂと、ＩＦアンプ１０
１ｃ又は１０２ｃとから構成される。

【０００７】２つの高周波スイッチ１０３および１０４
は、それぞれＧａＡｓのＦＥＴスイッチ或いはＳｉのダ
イオードスイッチ等から構成されている。図１０は、Ｇ
ａＡｓＦＥＴを用いた高周波スイッチの一般的な構成例
を示す回路図である。この高周波スイッチは、入力端子
ＲＦinに接続された入力結合容量Ｃinと第１の出力端子
ＲＦout1に接続された第１の出力結合容量Ｃout1との間
に、制御信号ＣＴＬ1 がゲートに入力されて導通する第
１の転送スイッチ用ＦＥＴＱ1 が接続されている。同様
に、第２の出力端子ＲＦout2に接続された第２の出力結
合容量Ｃout2と前記入力結合容量Ｃinとの間に、制御信
号ＣＴＬ1 と逆相の制御信号ＣＴＬ2 がゲートに入力さ
れて導通する第２の転送スイッチ用ＦＥＴＱ2 が接続さ
れている。第１の出力結合容量Ｃout1と第１の転送スイ
ッチ用ＦＥＴＱ1 との接続ノードには、接地電位との間
に、第２の制御信号ＣＬＴ2 によって導通する第３のＦ
ＥＴＱ3 とＲＦ接地用容量Ｃ3 とが直列接続されてい
る。同様に、第２の出力結合容量Ｃout2と第２の転送ス
イッチ用ＦＥＴＱ2 との接続ノードには、接地電位との
間に、第１の制御信号ＣＬＴ1 によって導通する第４の
ＦＥＴＱ4 とＲＦ接地用容量Ｃ4 とが直列接続されてい
る。また、この高周波的に接地される２つの接続ノード
間、２つの転送スイッチ用ＦＥＴＱ1,Ｑ2 の接続点と接
地電位の間、および制御信号ＣＴＬ1,ＣＴＬ2 の各入力
経路に、それぞれ図示のように抵抗Ｒ40〜Ｒ49が接続さ
ている。このように構成された高周波スイッチでは、一
方の転送スイッチ用ＦＥＴＱ１またはＱ２が選択的に
導通状態に遷移すると、他方の転送スイッチ用ＦＥＴが
非導通状態に遷移し、かつ出力端子側が高周波接地され
る。このため、入力端子ＲＦinから入力される信号は、
他方の出力端子側に漏洩することなく一方の出力端子に
導かれて出力される。

【０００８】ところで、無線通信の分野における受信装
置では、上記したミキサ回路ブロック内の各種アンプと
いった異なる周波数帯域の信号増幅用のほか、例えばア
ンテナダイバーシティー等、同じＲＦ信号を複数入力す
る受信機においても、フロントエンド増幅用等に様々な
増幅器を内蔵している。

【０００９】図１１には、その最も簡単な例として１段
の高周波増幅回路の基本構成を示す。また、図１２に
は、入力が２系統ある受信装置において、図１の基本増
幅回路を各回路ブロックに内蔵させた場合を例示する。
図１１に示す１段構成の高周波増幅回路１１０は、高周
波増幅用トランジスタＱ30、入力整合回路１１１、出力
整合回路１１２、及びバイアス回路から構成されてい
る。また、高周波増幅用トランジスタＱ30のドレインバ
イアス電流安定化の手段として最も簡便で一般的な、ソ
ース抵抗を利用した自己バイアス方式が採用されてい
る。

【００１０】電源端子Ｖddと接地電位との間に、負荷イ
ンダクタＬ、高周波増幅用トランジスタＱ30およびソー
ス抵抗素子Ｒs を直列に接続させている。電源端子Ｖdd
と接地電位との間、高周波増幅用トランジスタＱ30のソ
ースと接地電位との間に、それぞれ高周波接地用キャパ
シタＣ10，Ｃ11が接続されている。高周波増幅用トラン
ジスタＱ30のゲートは、そのドレインとの間に抵抗Ｒ3
0、接地電位との間に抵抗Ｒ31を有し、その分圧により
バイアス電圧が設定されている。また、高周波増幅用ト
ランジスタＱ30のゲートとＲＦ入力端子ＲＦinとの間に
前記入力整合回路１１１、高周波増幅用トランジスタＱ
30のドレインとＲＦ出力端子Ｔout との間に前記出力整
合回路１１２が、それぞれ接続されている。なお、入出
力整合回路１１１，１１２については、通常インダクタ
とキャパシタを使用したリアクティブ回路により構成さ
れている。

【００１１】図１２は、２系統入力の受信装置の初段部
をなす２つのブロック内に、図１１の増幅回路を備えて
いる場合を示す。この初段部１２０は、第１回路ブロッ
ク１２１、第２回路ブロック１２２を有し、それらの電
源電圧供給経路を切り替える一般的な手段として、一方
の回路ブロックのみ選択的にアクティブにする電源供給
切替部１２３を備える。各回路ブロック１２１，１２２
は、図１１の基本構成を有し、各回路ブロックごとに、
ＲＦ入力端子ＲＦin1 又はＲＦin2 と、ＲＦ出力端子Ｒ
Ｆout1又はＲＦout2、及び電源端子Ｖdd1 又はＶdd2 が
設けられている。この両電源端子Ｖdd1,Ｖdd2 に、前記
電源供給切替部１２３が接続され、これにより制御端子
Ｃntに入力される制御信号に応じて電源入力端子Ｖddか
らの電源電圧Ｖ_DDが電源端子Ｖdd1,Ｖdd2 の何れか一方
に供給されるように切替え制御がなされる。

【００１２】

【発明が解決しようとする課題】ところが、例えば図９
及び図１２に例示した複数入力の受信装置では、特にブ
ロック切替え手段をモノリシックＩＣ化する際に、以下
に示す課題があった。まず、図９に示す初段ミキサ回路
１００では、高周波スイッチ１０３，１０４が用いられ
ているが、一般に、高周波スイッチでＬＯ信号やＩＦ信
号の経路を十分に遮断するには、図１０に示す如くスイ
ッチ自体の構成が複雑になるうえ、配線のオーバラップ
部分等が特性に影響することからスイッチの小型化が図
り難い。このため、高周波スイッチでブロックを切り替
えるといった従来構成の高周波ミキサ回路は、その小型
化が図り難く、また集積化に適さないブロック構成であ
った。

【００１３】他方、図１２に例示した回路１２０では、
電源供給切替回路１２３等の手段を備え、これにより選
択すべき経路に対応するブロックの電源端子に電源電圧
を与え、他の未使用の電源端子をオフ即ち０Ｖにするこ
とで入出力端子間を高周波的に遮断するが、このため特
別に電源供給切替回路１２３等の手段を設ける必要があ
り、これがシステム設計上大きな負担となっていた。

【００１４】このブロック選択のためのバイアス電流遮
断機能を内部に備えた増幅回路としては、図１３に示す
回路が従来から知られている。この増幅回路１３０で
は、図１１の基本構成にバイアス電流遮断機能を付加し
たものとなっている。すなわち、高周波増幅用トランジ
スタＱ30のソースとソース抵抗Ｒs との間に、直流スイ
ッチ用トランジスタＱs を挿入させ、そのゲートが抵抗
Ｒ32を介してスイッチ端子ＳＷに接続されている。

【００１５】しかし、この増幅回路１３０をＧａＡｓＦ
ＥＴ集積回路においてモノリシックに実現しようとした
場合、以下の問題が生じる。増幅回路１３０を正電源の
みで動作可能とするには、少なくとも高周波増幅用トラ
ンジスタＱ30をエンハンスメント型とする必要がある。
ＧａＡｓＦＥＴとして最も一般的なＭＥＳＦＥＴの場
合、その拡散電位は０．６Ｖ〜０．７Ｖであることか
ら、ＤＣ特性のほかに高周波特性を考慮した現実的なピ
ンチオフ電圧範囲は、せいぜい０．１Ｖ〜０．３Ｖと非
常に狭く、製造プロセスのバラツキを考えると実用化は
難しい。一方、拡散電位が約１．２Ｖと高いＪＦＥＴで
あれば、ピンチオフ電圧範囲は少なくとも０．１Ｖ〜
０．６Ｖを見込め、製造プロセスのバラツキを考慮して
も実用化可能となる。ところが、現実の回路ではその動
作電圧マージンを考慮すると、ピンチオフ下限電圧を更
に高くする必要が生じる。

【００１６】図１４は、図１３と同様なバイアス電流遮
断機能を高周波ミキサ回路に適用して試作した場合にお
ける、変換利得のスイッチ端子電圧Ｖsw依存性を示すグ
ラフである。本試作例では、図１３の直流スイッチ用ト
ランジスタＱs にＧａＡｓＪＦＥＴを用い、そのピンチ
オフ電圧は０．１Ｖ〜０．２Ｖ程度、電源電圧Ｖ_DDは
２．７Ｖである。図１４より、変換利得は、スイッチ端
子電圧Ｖswがオフ電圧である０Ｖから高くなると急峻な
増加傾向を示し、この結果、オフ時の動作電圧マージン
が極めて小さいことが分かる。

【００１７】また、図１５は、図１４と同じ試作例にお
いて、バイアス電流のスイッチ端子電圧Ｖsw依存性を測
定し、その結果をグラフ化したものである。図１５にお
いて、スイッチ端子電圧Ｖswが０Ｖ付近のバイアス電流
は、図１３の高周波増幅用トランジスタＱ30のゲートバ
イアス電圧を生成する抵抗Ｒ30及びＲ31内を、電源電圧
Ｖ_DD側から流れる電流である。したがって、高周波増幅
用トランジスタＱ30のドレイン電流成分は、グラフから
読み取ったバイアス電流値からスイッチ端子電圧Ｖswが
０Ｖの時のバイアス電流値を差し引いたものにほぼ等し
く、高周波増幅用トランジスタＱ30にドレイン電流が流
れ始めるときのスイッチ端子電圧は、バイアス電流が上
昇し始めるスイッチ端子電圧Ｖsw0 である。したがっ
て、この電圧Ｖsw0 付近に高周波増幅用トランジスタＱ
30のピンチオフ電圧があり、グラフから、このピンチオ
フ電圧を境に高周波特性が急峻に変化することが分か
る。これに回路の動作電圧マージンを考慮し、このマー
ジンを０．３Ｖとした場合、ピンチオフ下限電圧として
少なくとも０．４Ｖ程度を見込む必要があり、この結
果、回路の動作電圧マージンを考慮したピンチオフ電圧
範囲が０．４Ｖ〜０．６Ｖと、ＦＥＴの拡散電圧に基づ
くピンチオフ電圧範囲０．１Ｖ〜０．６Ｖに比べ急に狭
くなってしまう。よって、製造プロセスのバラツキを考
慮すると、ＪＦＥＴであっても、図１３に示す単一電源
回路を同一基板上にモノリシックに実現することは難し
い。

【００１８】本発明は、このような実情に鑑みてなさ
れ、同一又は周波数等が異なる複数の高周波信号を受信
可能な受信装置のフロントエンド用途に好適で、各高周
波信号を扱う複数のブロック間の切替用スイッチ構成を
簡易なものとして小型化を図り、また当該スイッチをＧ
ａＡｓＦＥＴ等の他の高周波用トランジスタと一体に形
成可能とした新たな構成の高周波回路を提供することを
目的とする。

【００１９】

【課題を解決するための手段】上述した従来技術の問題
点を解決し、上記目的を達成するために、本発明の高周
波回路では、従来の高周波スイッチ、或いは電源切替え
機構に代えて、動作電圧マージンが広くできる構成のＤ
Ｃスイッチを用い、しかも、このＤＣスイッチを、複数
の高周波信号入力に対応する複数の各回路ブロック内に
それぞれ内蔵させた。

【００２０】すなわち、本発明の高周波回路では、受信
したＲＦ信号が入力される回路ブロックを複数個有し、
前記複数の各回路ブロックは、そのブロックが選択され
ないときは、入力される非選択信号にもとづいて当該回
路ブロック内を流れる直流バイアス電流の経路を遮断す
る直流スイッチ用トランジスタをそれぞれ有する。この
直流スイッチ用トランジスタは、そのソースが回路ブロ
ック間で相互に接続されて共通な負荷素子を介して共通
電圧の供給線に接続され、ゲートに前記非選択信号が印
加されたときに、前記直流バイアス電流としてのドレイ
ンとソース間電流を遮断する。また、前記直流スイッチ
用トランジスタのドレインは、当該直流スイッチ用トラ
ンジスタと同じ回路ブロック内の高周波トランジスタの
ソースに接続され、当該高周波トランジスタのソースと
前記共通電圧の供給線との間に、高周波接地用キャパシ
タが接続されている。

【００２１】このような回路構成は、増幅回路、ミキサ
回路等の種々な高周波回路に適用できる。ミキサ回路の
場合、ＲＦ信号を局部発振周波数信号と混合してＩＦ信
号を出力するミキサ回路ブロックをＲＦ信号の周波数帯
域ごとに複数個有し、前記ミキサ回路ブロックごとに、
前記ＲＦ信号が入力されるＲＦ入力端子を備え、前記局
部発振周波数信号を入力するＬＯ入力端子、前記ＩＦ信
号を出力するＩＦ出力端子それぞれが、全てのミキサ回
路ブロック間で共通化され、前記複数のミキサ回路ブロ
ックは、そのブロックに固有なＲＦ信号が選択されない
ときは、入力される非選択信号にもとづいて当該ミキサ
回路ブロック内を流れる直流バイアス電流の経路を遮断
することによって、少なくとも前記ＲＦ入力端子に対す
る前記ＩＦ出力端子の高周波的な絶縁性を十分に高める
入出力遮断部をそれぞれ有する。この場合の入出力遮断
部も、好ましくは、前述したと同様にブロック間で負荷
素子を共通化した構成を有する。

【００２２】さらに具体的なミキサ回路の構成例とし
て、例えば、前記ミキサ回路ブロックは、ドレインに電
源電圧が印加され、ソースが高周波接地用キャパシタを
介して前記共通電圧に接続され、ゲートに前記ＲＦ信号
と前記局部発振周波数信号が入力されたときにドレイン
側から前記ＩＦ信号を出力するミキサ用トランジスタを
有し、前記入出力遮断部は、前記直流スイッチ用トラン
ジスタとして、ゲートに前記非選択信号が入力されたと
きに前記ミキサ用トランジスタに流れる動作電流を遮断
する出力スイッチ用トランジスタを有する。また、他の
構成例として、例えば、前記ミキサ回路ブロックでは、
ドレインに接続された前記ＲＦ信号入力端子からＲＦ信
号が入力され、ゲートに前記局部発振周波数信号が入力
されたときに、ソースからＩＦ信号を出力するミキサ用
トランジスタと、ドレインに電源電圧が印加され、ソー
スが高周波接地用キャパシタを介して前記共通電圧に接
続され、ゲートが前記ミキサ用トランジスタのソースに
接続され、当該ゲートに入力される前記ＩＦ信号を増幅
してドレインから出力するＩＦ増幅用トランジスタとを
有し、前記入出力遮断部は、前記直流スイッチ用トラン
ジスタとして、ゲートに前記非選択信号が入力されたと
きに前記ＩＦ増幅用トランジスタに流れる動作電流を遮
断する出力スイッチ用トランジスタを有する。

【００２３】一般に、２つの異なる高周波信号を混合す
ると、広い周波数帯域内に種々の周波数成分が容易に生
成されることから、ミキサ用またはＩＦ増幅用のトラン
ジスタについて、そのサイズや構造によっては非導通時
に全ての周波数成分に対し高い絶縁性を確保することが
難しい場合がある。このため、ミキサ回路ブロック内の
入出力間で確実に高い絶縁性を確保するためには、ＬＯ
信号の入力経路を遮断して信号のミキシングそのものを
行なわないことが望ましい。この観点から、好ましく
は、上記２つの具体的な構成例において、前記ミキサ回
路ブロックは、前記ミキサ用トランジスタのゲートと前
記電源電圧供給線または前記共通電圧供給線との間に接
続され、ゲートに接続された前記ＬＯ入力端子から入力
した前記局部発振周波数信号を増幅して前記ミキサ用ト
ランジスタのゲートに出力するＬＯ増幅用トランジスタ
を更に有し、前記入出力遮断部は、第２の前記直流スイ
ッチ用トランジスタとして、ゲートに前記非選択信号が
入力されたときに前記ＬＯ増幅用トランジスタに流れる
動作電流を遮断する入力スイッチ用トランジスタを更に
有する。

【００２４】上述のように本発明をミキサ回路に適用し
た場合、出力スイッチ用トランジスタにより、一般にＧ
ａＡｓＦＥＴを用いて構成されるミキサ用トランジスタ
について、不使用時には、そのドレイン電流経路が遮断
されるので、当該ミキサ回路の入出力間高周波絶縁が充
分に確保され、ブロックの選択が実現可能となる。ま
た、局部発振周波数信号の入力経路を入力スイッチ用ト
ランジスタによりミキサ用トランジスタの入力と切り離
し、これによりミキシングそのものを止めることができ
る。入出力遮断部は、基本的構成が、単一のＦＥＴと、
これに付随した数個の受動素子で構成されている。この
ミキサ回路の場合を含め、本発明の高周波回路では、入
出力遮断部の直流スイッチ用ＦＥＴのソースが、ブロッ
ク間で相互接続されて負荷素子を介して共通電位に接続
されているので、使用ブロック内から当該負荷素子に動
作電流が流れ込むため、不使用ブロック内でオフしてい
る高周波トランジスタのソース電位が上昇し、これが当
該高周波トランジスタのピンチオフ電圧範囲を拡大する
方向に作用する。

【００２５】

【発明の実施の形態】以下、本発明に係る高周波回路
を、図面にもとづいて詳細に説明する。本発明は、前述
したように、少なくとも２以上の同一信号、又は周波数
帯域等が異なる信号を入力するシステムに対応可能な高
周波回路に関する。したがって、本発明を用いれば、３
入力、４入力或いはそれ以上の多入力システムに対応で
きるが、ここでは２入力の場合を例に、本発明を説明す
る。

【００２６】第１実施形態図１は、本発明の実施形態に係る２システム対応の高周
波ミキサ回路の構成を示すブロック図である。この高周
波ミキサ回路１は、取り扱う周波数帯域が互いに異なる
２つのミキサ回路ブロック、即ち第１ミキサ回路ブロッ
ク２と第２ミキサ回路ブロック３とをモノリシック化し
て構成されている。第１ミキサ回路ブロック２は、固有
の周波数帯域のＲＦ信号が入力されるＲＦ入力端子ＲＦ
in1 を備え、ミキサ部２ａ、ＬＯバッファアンプ２ｂお
よびＩＦアンプ２ｃ等から構成される。同様に、第２ミ
キサ回路ブロック３は、固有の周波数帯域のＲＦ信号が
入力されるＲＦ入力端子ＲＦin2 を備え、ミキサ部３
ａ、ＬＯバッファアンプ３ｂおよびＩＦアンプ３ｃ等か
ら構成される。ＬＯバッファアンプ２ｂおよび３ｂの入
力は共通化され、ＬＯ入力端子ＬＯinに接続されてい
る。ＩＦアンプ２ｃおよび３ｃの出力も共通化され、Ｉ
Ｆ出力端子ＩＦout に接続されている。なお、ＬＯバッ
ファアンプ２ｂ，３ｂは、図示せぬ局部発振器の出力が
十分に大きな場合等にあっては省略できる。また、ＩＦ
アンプ２ｃ，３ｃもそれ自体省略し、或いは後段に接続
されるＩＦ信号処理回路等に内蔵させることができる。
ミキサ回路ブロック２と３のＲＦ入力端子ＲＦin1 とＲ
Ｆin2 に、通過帯域の異なる狭帯域フィルタ１０５と１
０６が入力を共通化されて接続されていることは、従来
と同様である。

【００２７】このように相互接続される各ミキサ回路ブ
ロック２，３には、それぞれスイッチ端子ＳＷ1,ＳＷ2
が設けられている。このスイッチ端子ＳＷ1 およびＳＷ
2 は、図１では図示しない内蔵の入出力遮断部を動作さ
せる非選択信号を受け付ける。入出力遮断部は、入力さ
れる非選択信号にもとづいてミキサ回路ブロック内を流
れる直流バイアス電流の経路を遮断する。これにより、
非選択なミキサ回路ブロック内で、そのＲＦ入力端子
（ＲＦin1 又はＲＦin2 ）に対するＩＦ出力端子ＩＦou
t の高周波的な絶縁が十分に達成される。この結果、非
選択信号が入力されない選択ミキサ回路ブロックによっ
て、周波数のダウンコンバートが行なわれる。入出力遮
断部の具体的な構成については、後述する。

【００２８】ミキサ回路１は、これを具体的に実現する
デバイスの種類に制約はない。但し、好適には、ＧａＡ
ｓＦＥＴを用いてミキサ回路１を構成するとよい。なぜ
なら、ＧａＡｓＦＥＴを能動素子として用いるマイクロ
波帯ＩＣ（ＭＭＩＣ）は、準マイクロ波帯以上を扱う移
動帯通信用の高周波段のデバイスとして最も一般的であ
り、また、直流バイアス電流の遮断によって入出力間の
アイソレーションを確保しやいすいからである。

【００２９】図２は、ＧａＡｓＦＥＴのドレインバイア
ス電流遮断、即ちピンチオフ時における等価回路を示
す。ここで、ゲート幅Ｌw を２００μｍ、バイアス条件
としては、ドレイン電圧Ｖd とソース電圧Ｖs を等しく
し、ゲートとソース間電圧Ｖgsを−１Ｖ（但し、ピンチ
オフ電圧Ｖpinchoff＞Ｖgs）に設定する。この場合のゲ
ート抵抗Ｒg,ドレイン抵抗Ｒd,ソース抵抗Ｒs,ゲートと
ソース間容量Ｃgs, ゲートとドレイン間容量Ｃgd, ドレ
インとソース間容量Ｃdsの各値は、それぞれ７．５Ω，
２．５Ω，２．５Ω，７０ｆＦ，７０ｆＦ，５０ｆＦ程
度である。そして、このときのソース接地におけるゲー
トとドレイン間のアイソレーションは、２ＧＨｚにおい
て２０ｄＢ以上、また入出力インピーダンスは約６００
Ωと高く、実用上問題のないレベルを確保することがで
きる。各ＲＦ端子間にＦＥＴを多段接続すれば、更にア
イソレーションを向上させることが可能である。

【００３０】図３は、ＧａＡｓＦＥＴのドレインバイア
ス電流を遮断して入出力間のアイソレーションを行なう
入出力遮断部を付加した回路図である。トランジスタＱ
s がミキサ用トランジスタＱm のドレイン電流遮断用の
ＤＣスイッチング素子であり、端子ＳＷの電圧によりト
ランジスタＱs はオン／オフの動作が可能である。トラ
ンジスタＱs がオフ時にはトランジスタＱm のソース電
位が上昇するためトランジスタＱm がオフ、即ちピンチ
オフ状態となり、図２の等価回路に示すドレインバイア
ス電流遮断時のアイソレーションが実現される。なお、
図３のおける符号Ｒssはドレイン電流を安定化させるソ
ース抵抗素子、Ｒ01はゲートバイアス抵抗、Ｒ02はゲー
ト直列抵抗、Ｃは高周波接地用キャパシタ、Ｌは負荷イ
ンダクタを示す。

【００３１】以下、このＧａＡｓＦＥＴのドレインバイ
アス電流遮断によってブロック選択（及びブロック間ア
イソレーション）を好適に実現した高周波回路の実施形
態を、ミキサ回路と増幅回路を例として図面を参照しな
がら説明する。

【００３２】第１実施形態図４は、第１実施形態に係る高周波ミキサ回路の回路図
である。第１ミキサ回路ブロック２内に、デュアルゲー
ト構造のミキサ用トランジスタＱ11が設けられ、同様
に、第２ミキサ回路ブロック３内にもデュアルゲート構
造のミキサ用トランジスタＱ12が設けられている。これ
ら２つのミキサ用トランジスタＱ11およびＱ12は、その
ドレイン同士が相互接続され、共通なＩＦ出力端子ＩＦ
out に接続されている。ミキサ用トランジスタＱ11の第
１ゲートはＲＦ入力端子ＲＦin1 に接続され、ミキサ用
トランジスタＱ12の第１ゲートはＲＦ入力端子ＲＦin2
に接続されている。

【００３３】ミキサ用トランジスタＱ11とＱ12に、ＬＯ
増幅用トランジスタＱ13又はＱ14が高利得化のためカス
ケード接続されている。すなわち、ＬＯ増幅用トランジ
スタＱ13のドレインがミキサ用トランジスタＱ11の第２
ゲートに接続され、同様に、ＬＯ増幅用トランジスタＱ
14のドレインがミキサ用トランジスタＱ12の第２ゲート
に接続されている。なお、ミキサ用トランジスタＱ11と
ＬＯ増幅用トランジスタＱ13との間に結合容量Ｃ1 、ミ
キサ用トランジスタＱ12とＬＯ増幅用トランジスタＱ14
との間に結合容量Ｃ2 がそれぞれ介在している。ミキサ
用トランジスタＱ11, Ｑ12の各第１ゲートは、それぞれ
抵抗Ｒ1 又はＲ2 を介して接地されている。同様に、ミ
キサ用トランジスタＱ11, Ｑ12の各第２ゲートは、それ
ぞれ抵抗Ｒ3 又はＲ4 を介して接地されている。各結合
容量Ｃ1,Ｃ2 とＬＯ増幅用トランジスタＱ13, Ｑ14のド
レイン間の接続ノードが、それぞれ電源電圧の供給端子
Ｖdd1 又はＶdd2 に接続されている。ＬＯ増幅用トラン
ジスタＱ13, Ｑ14は、その第１ゲートが共通なＬＯ入力
端子ＬＯinに接続され、それぞれ抵抗Ｒ5 又はＲ６を介
して接地電位に接続されている。ＬＯ増幅用トランジス
タＱ１３，Ｑ14の第２ゲートは、それぞれ抵抗Ｒ7 と
容量Ｃ3 、又は抵抗Ｒ8 と容量Ｃ4 を接地電位との間に
並列接続させて高周波的な接地がとられている。

【００３４】ミキサ用トランジスタＱ11，Ｑ12のソース
と接地電位との間に、出力スイッチ用トランジスタＱ1
5, Ｑ16とソース抵抗素子Ｒss1 との直列回路が、それ
ぞれ接地容量Ｃ5 又はＣ6 と並列に接続されている。同
様に、ＬＯ増幅用トランジスタＱ13, Ｑ14のソースと接
地電位との間に、入力スイッチ用トランジスタＱ17, Ｑ
18とソース抵抗素子Ｒss2 との直列回路が、それぞれ接
地容量Ｃ7 又はＣ8 と並列に接続されている。これらス
イッチ用トランジスタＱ15, Ｑ16，Ｑ17およびＱ18は、
シングルゲート構造を有している。スイッチ用トランジ
スタＱ15, Ｑ17のゲートは、それぞれ抵抗Ｒ9 又はＲ11
を介して第１のスイッチ端子ＳＷ1 に接続され、スイッ
チ用トランジスタＱ16, Ｑ18のゲートは、それぞれ抵抗
Ｒ10又はＲ12を介して第２のスイッチ端子ＳＷ2 に接続
されている。これら高抵抗Ｒ9 〜Ｒ12とスイッチ用トラ
ンジスタＱ15〜Ｑ18により、本発明の“入出力遮断部”
が構成され、また、ブロック間で共通に設けられたソー
ス抵抗素子Ｒss1,Ｒss2 は本発明の“負荷素子”に該当
する。

【００３５】なお、図４において、入出力の整合回路等
については省略してある。また、ＲＦ信号とＬＯ信号の
ミキサ用トランジスタへの入力は逆、即ち第１ゲートに
ＬＯ信号を入力し、第２ゲートにＲＦ信号を入力しても
よい。本実施形態の回路構成では、ミキサ部（ミキサ用
トランジスタ）で変換利得を得ることができるため、Ｉ
Ｆアンプは特に設けていないが、更に変換利得を高める
ためＩＦアンプをミキサ部の後段に設けてもよい。

【００３６】つぎに、このように構成される高周波ミキ
サ回路１の動作について、第１ミキサ回路ブロック２を
選択し、第２ミキサ回路ブロック３を非選択とする場合
を例に説明する。この場合、選択信号が第１ミキサ回路
ブロック２のスイッチ端子ＳＷ1 に印加され、選択信号
と逆相の非選択信号が第２ミキサ回路ブロック３のスイ
ッチ端子ＳＷ2 に印加される。このため、第１ミキサ回
路ブロック２内の２つの直流スイッチ用トランジスタＱ
15, Ｑ17がともに導通状態となり、第２ミキサ回路ブロ
ック３内の２つの直流スイッチ用トランジスタＱ16, Ｑ
18がともに非導通状態となる。

【００３７】第１ミキサ回路ブロック２内では、ミキサ
用トランジスタＱ11にはＩＦ出力端子ＩＦout から電源
電圧Ｖ_DDによるドレインバイアス電流の経路が確保され
動作状態が整えられる。また、ＬＯ増幅用トランジスタ
Ｑ13についても、ドレインバイアス電流の経路が確保さ
れ動作状態が整えられる。この状態で、ＬＯ入力端子Ｌ
ＯinからＬＯ信号が入力されると、ＬＯ信号はＬＯ増幅
用トランジスタＱ13で増幅され、結合容量Ｃ1 を介して
ミキサ用トランジスタＱ11の第２ゲートに入力される。
また、ＲＦ入力端子ＲＦin1 からＲＦ信号が入力され、
ミキサ用トランジスタＱ11の第１ゲートに印加される
と、このミキサ用トランジスタＱ11によってＲＦ信号が
ＬＯ信号とミキシングされる。ミキサ用トランジスタＱ
11の出力には、ＬＯ信号とＲＦ信号の周波数の相違に応
じて、ＩＦ信号を含む種々の周波数の信号が現れＩＦ出
力端子ＩＦout に導かれる。以後は、このＩＦ出力端子
ＩＦout からの信号をローパスフィルタを通過させるこ
と等によってＩＦ信号が取り出される。

【００３８】一方、第２ミキサ回路ブロック３は、２つ
のスイッチ用トランジスタＱ16, Ｑ18がともに非導通状
態となることから、ミキサ用トランジスタＱ12およびＬ
Ｏ増幅用トランジスタＱ14がともにドレイン電流遮断
（ピンチオフ）状態となる。このため、第２ミキサ回路
ブロック３の動作が停止されるとともに、図４に示すＲ
Ｆ入力側のＰ1 点、ミキシング出力側のＰ2 点、および
ＬＯ入力側のＰ3 点について、その相互間の高周波的な
アイソレーションが充分に達成される。この結果、第２
ミキサ回路ブロック３のＲＦ入力端子ＲＦin2 に信号が
入力されたとしても、これがＩＦ出力端子ＩＦout から
の信号に殆ど影響を及ぼすことがなく、システム間の干
渉が実用上問題のないレベルまで低減される。

【００３９】第２実施形態本実施形態は、図１の第１及び第２の高周波回路ブロッ
ク２，３の他の形態を例示するものであり、図１〜図３
は本実施形態においても適用される。

【００４０】図５は、本実施形態に係る高周波ミキサ回
路の回路図である。この高周波ミキサ回路１０は、エン
ハンスメント型ＧａＡｓＦＥＴによる正電源電圧による
動作が可能な２系統のＲＦ入力端子をもった回路例を示
すものであり、第１実施形態の場合と同様、整合回路等
については省略してある。

【００４１】本回路構成におけるミキサ用トランジスタ
Ｑ19, Ｑ20は、シングルゲート構造を有し、ドレインと
ソース間に電圧を印加しないスイッチ型として用いてい
る。すなわち、ゲートにＬＯ信号を入力し、ソースとド
レインの一方にＲＦ信号を入力し、ソースとドレインの
他方からミキシング後の信号を取り出すように接続され
ている。より詳しい接続関係を述べると、ミキサ用トラ
ンジスタＱ19, Ｑ20のソースとドレインの一方にＲＦ入
力端子ＲＦin1 又はＲＦin2 が接続され、ミキサ用トラ
ンジスタＱ19, Ｑ20のゲートに、第１実施形態と同様
に、デュアルゲート構造のＬＯ増幅用トランジスタＱ13
又はＱ14が、それぞれ結合容量Ｃ1 又はＣ2 を介して接
続されている。ＬＯ増幅用トランジスタＱ13又はＱ14
は、その第１ゲートが共通なＬＯ入力端子ＬＯinに接続
され、第２ゲートが高周波接地用キャパシタＣ3 又はＣ
4 によって高周波的に接地されている。このＬＯ増幅用
トランジスタＱ13とＱ14の第１及び第２ゲートのバイア
ス電圧は、抵抗Ｒ５〜Ｒ７のほかに、Ｒ２１〜Ｒ２４に
よって設定されている。ミキサ用トランジスタＱ19, Ｑ
20のソースとドレインの他方側は、抵抗Ｒ13又はＲ14を
介して接地電位に接続されるとともに、結合容量Ｃ9 又
はＣ10を介して、シングルゲート構造のＩＦ増幅用トラ
ンジスタＱ21またはＱ22のゲートに接続されている。こ
のＩＦ増幅用トランジスタＱ21, Ｑ22のドレインが共通
化され、この共通接続点がＩＦ出力端子ＩＦout に接続
されている。ＩＦ出力端子ＩＦout から電源電圧Ｖ_DDの
供給を受ける構成を採用していることは第１実施形態の
場合と同様である。このため、ＩＦ増幅用トランジスタ
Ｑ21, Ｑ22のドレインと接地電位の間には２つの抵抗Ｒ
15とＲ16、又はＲ17とＲ18がそれぞれ直列接続され、そ
の抵抗分割によってゲートバイアス点を設定している。

【００４２】また、本実施形態のミキサ用トランジスタ
Ｑ19, Ｑ20のゲートには、バイアス回路が接続されてい
る。このバイアス回路では、バイアス供給点（この場
合、ＩＦ増幅用トランジスタＱ21, Ｑ22のゲート）と接
地電位との間に、負荷抵抗ＲL1またはＲL2と、例えば２
００μｍ程度とゲート幅Ｗg が比較的に大きなトランジ
スタＱ23またはＱ24とがそれぞれ直列接続されている。
このトランジスタＱ23,Ｑ24のゲートとドレインは短絡
され、しかも容量Ｃ11又はＣ12を介して接地電位に接続
されている。また、このトランジスタＱ23, Ｑ24のゲー
トは、高インピーダンス素子（ここでは、抵抗Ｒ19又は
Ｒ20）を介してミキサ用トランジスタＱ19またはＱ20の
ゲートに接続されている。

【００４３】このようにバイアス回路を構成しているの
は、本回路構成におけるミキサ用トランジスタＱ19, Ｑ
20を、ドレインとソース間に電圧を印加しないスイッチ
型として用いているからである。一般に、ドレインとソ
ース間に電圧を印加せず、特性がゲートバイアス電圧に
大きく依存する場合、バイアス回路として通常多用され
る電流帰還型を用いることはできない。スイッチ型のミ
キサ用トランジスタＱ19, Ｑ20は、その変換効率（ミキ
シング効率）がゲートバイアス電圧Ｖggに大きく依存
し、例えばゲート閾値電圧Ｖthの製造上のバラツキによ
りゲートバイアス電圧Ｖggが設定値からずれるとミキシ
ングロスが発生する。このバイアス回路において、トラ
ンジスタＱ23, Ｑ24のゲート幅Ｗg と負荷抵抗ＲL1, Ｒ
L2を十分大きな値に設定すれば、ゲートバイアス電圧Ｖ
ggをゲート閾値電圧Ｖthに近づけ、しかもゲート閾値電
圧Ｖthとともに変化させることができ、この結果、ミキ
シングロスの発生を有効に防止することができる。

【００４４】本実施形態においても、第１実施形態とほ
ぼ同様な構成の入出力遮断部を各ミキサ回路ブロック内
に内蔵している。ただし、本実施形態の場合、ミキサ用
トランジスタＱ19, Ｑ20にはドレイン電流が本来的に流
れない構成としていることから、出力スイッチ用トラン
ジスタＱ15, Ｑ16は、ミキサ用トランジスタＱ19, Ｑ20
ではなく、ＩＦ増幅用トランジスタＱ19, Ｑ20のソース
に接続させている。このＩＦ増幅用トランジスタＱ19,
Ｑ20のソースは、それぞれ容量Ｃ13又はＣ14を介して接
地電位に接続されている。

【００４５】本実施形態のミキサ回路は、正電源で対応
可能なこと、バイアス回路によりゲートバイアス電圧Ｖ
ggが最適化されたミキサ用トランジスタＱ19, Ｑ20のド
レインまたはソース側からＲＦ信号が入力されること、
及びミキシング後の信号がＩＦ増幅用トランジスタＱ2
1, Ｑ22で増幅されて取り出されること以外、その基本
的な動作は第１実施形態とほぼ同様である。また、第１
実施形態と同様な効果、即ちスイッチング端子ＳＷ1,Ｓ
Ｗ2 に入力される信号の論理状態に応じて、トランジス
タＱ15, Ｑ17、トランジスタＱ16, Ｑ18の何れか一方の
ペアが選択的に非導通状態になって、その一方のミキサ
回路ブロックの動作を停止させ、ＩＦ出力端子ＩＦout
に対する高周波的な絶縁が充分に達成される。

【００４６】第３実施形態本実施形態では、本発明がミキサ回路以外にも適用可能
なことを例示するため、２系統からなる１段構成の高周
波増幅回路について説明する。

【００４７】図６は、この高周波増幅回路の概略構成を
示す回路図である。この高周波増幅回路２０は、図１２
に示す従来回路１２０の電源供給切替回路１２３に代え
て、各ブロック内の基本構成にドレインバイアス遮断機
能を付加したものである。図６における入力整合回路１
１１、出力整合回路１１２、高周波増幅用トランジスタ
Ｑ30、ゲートバイアス抵抗Ｒ30, Ｒ31、高周波接地用キ
ャパシタＣ10, Ｃ11、負荷インダクタＬの各構成は、従
来と同様である。また、各ブロックごとに、ＲＦ入力端
子ＲＦin1 又はＲＦin2 と、ＲＦ出力端子ＲＦout1又は
ＲＦout2を備えることも従来と同様である。

【００４８】本実施形態の高周波増幅回路２０の２つの
回路ブロック２１，２２が従来構成と異なる点は、高周
波増幅用トランジスタＱ30のソースと接地電位との間
に、直流スイッチ用トランジスタＱs1又はＱs2とソース
抵抗素子Ｒssが直列接続され、しかもソース抵抗素子Ｒ
ssがブロック間で共通化されていることである。つま
り、第１及び第２回路ブロック２１，２２内の２つの直
流スイッチ用トランジスタＱs1, Ｑs2のソース同士が短
絡され、その接続点と接地電位との間に上記ソース抵抗
素子Ｒssが挿入されている。また、スイッチ端子が各回
路ブロックごとに設けられ、各直流スイッチ用トランジ
スタＱs のゲートは、それぞれゲート直列抵抗Ｒ32を介
してスイッチ端子ＳＷ1 又はＳＷ2 に接続されている。
さらに、電源端子Ｖddと接地容量Ｃ10は一方の回路ブロ
ック（図６では、第１回路ブロック２１）にのみ設けら
れ、他方の回路ブロックの負荷インダクタＬの一方端
が、一方の回路ブロックの電源端子Ｖddに接続されてい
る。

【００４９】このような構成の高周波増幅回路２０で
は、電源端子Ｖddに電源電圧Ｖ_DDを供給し、選択的に一
つの回路ブロックを動作させる。いま、例えば第２回路
ブロック２２のスイッチ端子電圧Ｖsw2 をハイレベル、
第１回路ブロック２１のスイッチ端子電圧Ｖsw1 をロー
レベルとする。これにより、第２回路ブロック２２内の
直流スイッチ用トランジスタＱs2がオン、第１回路ブロ
ック２１内の直流スイッチ用トランジスタＱs1がオフ
し、第２回路ブロック２２内の高周波増幅用トランジス
タＱ30のみ、ドレインバイアス電流（動作電流）が流れ
る。この第２回路ブロック２２が選択され、第１回路ブ
ロック２１が非選択となった状態では、ＲＦ入力端子Ｒ
Ｆin2 に入力されるＲＦ信号が、増幅後にＲＦ出力端子
ＲＦout2から出力されるが、他方のＲＦ出力端子ＲＦou
t1からは増幅後の信号が出力されない。

【００５０】この動作において、第２回路ブロック２２
内でオン状態にある直流スイッチ用トランジスタＱs2か
ら、動作電流ｉがソース抵抗素子Ｒssに流れる。この結
果、他方の第１回路ブロック２１内でオフ状態にある直
流スイッチ用トランジスタＱs1のソース電位が、図１３
に示すソース抵抗が共通化されてない単独の場合に比較
して、ソース抵抗素子Ｒssの電圧降下分Ｖs だけ上昇す
る。これは、従来に比べ、オフ状態のトランジスタのゲ
ートとドレイン間の電圧Ｖds(off) を相対的にＶs だけ
負電圧方向にシフトさせることを意味する。その結果、
ローレベルのスイッチ端子電圧Ｖsw1 をハイレベルに遷
移させたときに、回路ブロックの選択動作におけるオフ
状態の動作電圧マージンが拡大される。

【００５１】なお、先の説明では詳述しなかったが、前
記第１及び第２の実施形態においても、高周波トランジ
スタのソースに直流スイッチ用トランジスタを接続し、
そのソースをブロック間で短絡して負荷素子を介して接
地する構成は、この第３実施形態と同様であり、同様な
効果を奏する。第１実施形態ではミキサ用トランジスタ
Ｑ11，Ｑ12、第２実施形態ではＩＦ増幅用トランジスタ
Ｑ21，Ｑ22が、本発明の“高周波トランジスタ”に該当
する。

【００５２】最後に、このオフ状態の動作電圧マージン
拡大を具体的な試作例において検証した結果について、
高周波ミキサ回路への適用例において述べる。

【００５３】図７及び図８に、上記図５の回路を試作し
た場合における、変換利得のスイッチ端子電圧依存性を
示す。ここでの試作サンプルは、従来の課題を指摘した
際に用いた図１４及び図１５の場合と同様、デバイスは
ＧａＡｓＪＦＥＴであり、そのピンチオフ電圧Ｖpincho
ffは０．１Ｖ〜０．２Ｖ程度であった。また、試作した
高周波ミキサ回路１０（図５）におけるソース短絡点の
電位ｖs が１．２Ｖ〜１．３Ｖとなるように、ソース抵
抗素子Ｒss1 ，Ｒss2 の抵抗値が設定されている。な
お、本回路測定時の電源電圧Ｖ_DDは２．７Ｖとした。

【００５４】図７は、図５において第１ミキサ回路ブロ
ック２をオフ状態、第２ミキサ回路ブロック３をオン状
態とし、第１ミキサ回路ブロック２においてスイッチ端
子ＳＷ1 の端子電圧Ｖsw1 を変化させたときの第２ミキ
サ回路ブロック３での変換利得の推移を示すグラフであ
る。パラメータとして、他方のスイッチ端子ＳＷ2 の端
子電圧Ｖsw2 をとり、これが２．０Ｖと２．７Ｖの場合
を示している。このグラフより、変換利得が大きく減少
し始める端子電圧Ｖsw1 は１．３Ｖ〜１．４Ｖであり、
これはソース抵抗端電圧ｖs とピンチオフ電圧の和に等
しく、従ってオフ時の動作電圧のマージン（Ｖsw1 −Ｖ
pinchoff）は１Ｖ以上確保できていることが判る。この
オフ時の動作電圧マージンは、スイッチ端子ＳＷ2 の端
子電圧Ｖsw2 を２．７Ｖから２．０Ｖに下げても、これ
に殆ど影響を受けていない。

【００５５】図８は、第１ミキサ回路ブロック２をオ
ン、第２ミキサ回路ブロック３をオフとし、第２ミキサ
回路ブロック３の端子電圧Ｖsw2 をオン方向に変化させ
たときの第２ミキサ回路ブロック３での変換利得の推移
を示すグラフである。この変換利得は、オン状態のブロ
ックの端子電圧Ｖsw1 に若干依存するものの、図７の場
合と同様、高周波特性はオフ時の端子電圧Ｖsw2 が１．
３Ｖ〜１．４Ｖ付近で大きく変化しており、これよりオ
フ時の動作マージンが拡大して端子電圧Ｖsw2 が１Ｖ以
下であれば安定した高周波遮断特性が得られていること
が判る。

【００５６】この試作例では、オフ時の動作電圧マージ
ンが１Ｖ以上確保できることから、オフ時の高周波遮断
特性を確保した上で、スイッチ動作の電圧マージン上限
を０．３Ｖと仮定すれが、高周波トランジスタの下限ピ
ンチオフ電圧は、余裕をみても−０．６Ｖ程度までは許
容できる。したがって、高周波トランジスタがＭＥＳＦ
ＥＴの場合のピンチオフ電圧範囲は−０．６Ｖ〜＋０．
３Ｖ程度に、又、ＪＦＥＴの場合であれば−０．６Ｖ〜
＋０．６Ｖ程度に拡大できる。その結果、製造プロセス
のバラツキを考慮しても、ＧａＡｓＦＥＴ等、高周波特
性に優れるが拡散電位に基づくピンチオフ電圧範囲が狭
いデバイスから構成された高周波回路について、その動
作が安定し、バイアス電流遮断機能のモノリシック化が
可能となる。

【００５７】

【発明の効果】本発明に係る高周波回路によれば、選択
回路ブロック内を流れる動作電流が共通ソースに接続さ
れた負荷素子を流れるときの電圧降下によって、非選択
な回路ブロック内でオフ状態にある高周波トランジスタ
のピンチオフ電圧が拡大し、その結果、当該非選択回路
ブロックのオフ状態の動作電圧マージンが拡大する。こ
のため、もともとピンチオフ電圧範囲が狭くバイアス電
流遮断機能のモノリシック化が困難であった高特性な高
周波デバイスを用いて、優れた特性の小型で高機能なＭ
ＭＩＣが種々実現可能となる。

【００５８】また、本発明をミキサ回路に適用した場
合、例えばＧａＡｓＦＥＴ等のドレイン電流遮断時にお
ける各端子間の高アイソレーション特性を利用すること
等によって、複数のＲＦ周波数帯域に対応したマルチシ
ステム対応型ミキサ回路を、高周波スイッチ等による複
雑な回路構成を必要とせず、簡単に省スペースで構成す
ることが可能となる。

【図面の簡単な説明】

【図１】本発明の実施形態に係る２システム対応の高周
波ミキサ回路の構成を示すブロック図である。

【図２】ＧａＡｓＦＥＴのドレインバイアス電流遮断、
即ちピンチオフ時における等価回路を示す。

【図３】ＧａＡｓＦＥＴに、そのドレインバイアス電流
を遮断して入出力間のアイソレーションを行なう入出力
遮断部を付加した回路図である。

【図４】本発明の第１実施形態に係る高周波ミキサ回路
の回路図である。

【図５】本発明の第２実施例に係る高周波ミキサ回路の
回路図である。

【図６】本発明の第３実施形態に係る高周波増幅回路の
概略構成を示す回路図である。

【図７】図５の回路を試作し第２ミキサ回路ブロックを
選択した場合、第２ミキサ回路ブロックの変換利得につ
いて、その第１ミキサ回路ブロックのスイッチ端子電圧
依存性を示すグラフである。

【図８】図５の回路を試作し第１ミキサ回路ブロックを
選択した場合、第２ミキサ回路ブロックの変換利得につ
いて、その第２ミキサ回路ブロックのスイッチ端子電圧
依存性を示すグラフである。

【図９】従来のデュアルバンド対応ミキサ回路のブロッ
ク図である。

【図１０】ＧａＡｓＦＥＴを用いた高周波スイッチの一
般的な構成例を示す回路図である。

【図１１】従来の高周波増幅器の基本構成を示す回路図
である。

【図１２】入力が２系統ある従来の受信装置において、
図１１の基本増幅回路を各回路ブロックに内蔵させた場
合の回路図である。

【図１３】図１１の基本構成にバイアス電流遮断機能を
もたせた場合の回路図である。

【図１４】図１３と同様なバイアス電流遮断機能を高周
波ミキサ回路に適用して試作した場合における、変換利
得のスイッチ端子電圧Ｖsw依存性を示すグラフである。

【図１５】図１４と同じ試作例において、バイアス電流
のスイッチ端子電圧Ｖsw依存性を測定し、その結果をグ
ラフ化したものである。

【符号の説明】

１…高周波ミキサ回路（高周波回路）、２…第１ミキサ
回路ブロック、３…第２ミキサ回路ブロック、２ａ，３
ａ…ミキサ部、２ｂ，３ｂ…ＬＯバッファアンプ、２
ｃ，３ｃ…ＩＦバッファアンプ、２０…高周波増幅回路
（高周波回路）、２１…第１回路ブロック、２２…第２
回路ブロック、１１１…入力整合回路、１１２…出力整
合回路、１０５，１０６…狭帯域フィルタ、Ｑ11, Ｑ1
2, Ｑ19, Ｑ20…ミキサ用トランジスタ、Ｑ13, Ｑ14…
ＬＯ増幅用トランジスタ、Ｑ15, Ｑ16…出力スイッチ用
トランジスタ、Ｑ17, Ｑ18…入力スイッチ用トランジス
タ、Ｑ21, Ｑ22…ＩＦ増幅用トランジスタ、Ｑ23, Ｑ24
…ゲートバイアス設定用トランジスタ、Ｑ30…高周波増
幅用トランジスタ、Ｑs1, Ｑs2…直流スイッチ用トラン
ジスタ、Ｒss, Ｒss1,Ｒss2 …ソース抵抗素子（負荷抵
抗）、ＲL1, ＲL2…バイアス回路の負荷抵抗、ＲＦin1,
ＲＦin2 …ＲＦ入力端子、ＬＯin…ＬＯ信号入力端子、
Ｖdd…電源端子、ＳＷ1,ＳＷ2 …スイッチ端子。

Claims

【特許請求の範囲】

【請求項１】受信したＲＦ信号が入力される回路ブロッ
クを複数個有し、前記複数の各回路ブロックは、そのブロックが選択され
ないときに、入力される非選択信号にもとづいて当該回
路ブロック内を流れる直流バイアス電流の経路を遮断す
る直流スイッチ用トランジスタをそれぞれ有する高周波
回路。
【請求項２】前記直流スイッチ用トランジスタは、その
ソースが回路ブロック間で相互に接続されて共通な負荷
素子を介して共通電圧の供給線に接続され、ゲートに前
記非選択信号が印加されたときに、前記直流バイアス電
流としてのドレインとソース間電流を遮断する請求項１
に記載の高周波回路。
【請求項３】前記直流スイッチ用トランジスタのドレイ
ンは、当該直流スイッチ用トランジスタと同じ回路ブロ
ック内の高周波トランジスタのソースに接続され、当該高周波トランジスタのソースと前記共通電圧の供給
線との間に、高周波接地用キャパシタが接続されている
請求項１に記載の高周波回路。
【請求項４】前記高周波トランジスタとして、ゲートに
入力されたＲＦ信号を増幅してドレイン側から出力する
高周波増幅用トランジスタを有する請求項３に記載の高
周波回路。
【請求項５】前記高周波トランジスタは、ガリウム砒素
電界効果トランジスタである請求項３に記載の高周波回
路。
【請求項６】ＲＦ信号を局部発振周波数信号と混合して
ＩＦ信号を出力するミキサ回路ブロックをＲＦ信号の周
波数帯域ごとに複数個有し、前記ミキサ回路ブロックごとに、前記ＲＦ信号が入力さ
れるＲＦ入力端子を備え、前記局部発振周波数信号を入力するＬＯ入力端子、前記
ＩＦ信号を出力するＩＦ出力端子それぞれが、全てのミ
キサ回路ブロック間で共通化され、前記複数のミキサ回路ブロックは、そのブロックに固有
なＲＦ信号が選択されないときは、入力される非選択信
号にもとづいて当該ミキサ回路ブロック内を流れる直流
バイアス電流の経路を遮断することによって、少なくと
も前記ＲＦ入力端子に対する前記ＩＦ出力端子の高周波
的な絶縁性を十分に高める入出力遮断部をそれぞれ有す
る高周波回路。
【請求項７】前記入出力遮断部は、ソースが回路ブロッ
ク間で相互に接続されて共通な負荷素子を介して共通電
圧の供給線に接続され、ゲートに前記非選択信号が印加
されたときに、前記直流バイアス電流としてのドレイン
とソース間電流を遮断する直流スイッチ用トランジスタ
を有する請求項６に記載の高周波回路。
【請求項８】前記ミキサ回路ブロックは、ドレインに電
源電圧が印加され、ソースが高周波接地用キャパシタを
介して前記共通電圧に接続され、ゲートに前記ＲＦ信号
と前記局部発振周波数信号が入力されたときにドレイン
側から前記ＩＦ信号を出力するミキサ用トランジスタを
有し、前記入出力遮断部は、前記直流スイッチ用トランジスタ
として、ゲートに前記非選択信号が入力されたときに前
記ミキサ用トランジスタに流れる動作電流を遮断する出
力スイッチ用トランジスタを有する請求項７に記載の高
周波回路。
【請求項９】前記ミキサ回路ブロックは、ドレインに接
続された前記ＲＦ入力端子からＲＦ信号が入力され、ゲ
ートに前記局部発振周波数信号が入力されたときに、ソ
ースからＩＦ信号を出力するミキサ用トランジスタと、ドレインに電源電圧が印加され、ソースが高周波接地用
キャパシタを介して前記共通電圧に接続され、ゲートが
前記ミキサ用トランジスタのソースに接続され、当該ゲ
ートに入力される前記ＩＦ信号を増幅してドレインから
出力するＩＦ増幅用トランジスタとを有し、前記入出力遮断部は、前記直流スイッチ用トランジスタ
として、ゲートに前記非選択信号が入力されたときに前
記ＩＦ増幅用トランジスタに流れる動作電流を遮断する
出力スイッチ用トランジスタを有する請求項７に記載の
高周波回路。
【請求項１０】前記ミキサ回路ブロックは、前記ミキサ
用トランジスタのゲートと前記電源電圧供給線または前
記共通電圧供給線との間に接続され、ゲートに接続され
た前記ＬＯ入力端子から入力した前記局部発振周波数信
号を増幅して前記ミキサ用トランジスタのゲートに出力
するＬＯ増幅用トランジスタを更に有し、前記入出力遮断部は、第２の前記直流スイッチ用トラン
ジスタとして、ゲートに前記非選択信号が入力されたと
きに前記ＬＯ増幅用トランジスタに流れる動作電流を遮
断する入力スイッチ用トランジスタを更に有する請求項
８に記載の高周波回路。
【請求項１１】前記ミキサ回路ブロックは、前記ミキサ
用トランジスタのゲートと前記電源電圧供給線または前
記共通電圧供給線との間に接続され、ゲートに接続され
た前記ＬＯ入力端子から入力した前記局部発振周波数信
号を増幅して前記ミキサ用トランジスタのゲートに出力
するＬＯ増幅用トランジスタを更に有し、前記入出力遮断部は、第２の前記直流スイッチ用トラン
ジスタとして、ゲートに前記非選択信号が入力されたと
きに前記ＬＯ増幅用トランジスタに流れる動作電流を遮
断する入力スイッチ用トランジスタを更に有する請求項
９に記載の高周波回路。
【請求項１２】前記ミキサ用トランジスタは、前記ＲＦ
入力端子に接続された第１のゲート電極と、前記局部発
振周波数信号が入力される第２のゲート電極とを有する
デュアルゲート構造のガリウム砒素電界効果トランジス
タである請求項８に記載の高周波回路。
【請求項１３】前記直流スイッチ用トランジスタは、ガ
リウム砒素電界効果トランジスタである請求項７に記載
の高周波回路。