JP2002335138A - 利得切換付き増幅器デバイス - Google Patents
利得切換付き増幅器デバイスInfo
- Publication number
- JP2002335138A JP2002335138A JP2002082748A JP2002082748A JP2002335138A JP 2002335138 A JP2002335138 A JP 2002335138A JP 2002082748 A JP2002082748 A JP 2002082748A JP 2002082748 A JP2002082748 A JP 2002082748A JP 2002335138 A JP2002335138 A JP 2002335138A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- load
- transistor
- transistors
- amplifier device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Amplifiers (AREA)
- Telephone Function (AREA)
- Control Of Amplification And Gain Control (AREA)
- Transceivers (AREA)
Abstract
つ、「低利得」モードにおける出力ダイナミック・レン
ジを最適化する。 【解決手段】利得切換付き増幅器デバイスおよびそのよ
うな増幅器デバイスを組み込んだ無線周波数受信機が提
供される。増幅手段(Q1)と、誘導素子(L2)を含
み、2つの異なるインピーダンス値を有する2種類の構
成をそれぞれ呈示することができる構成可能負荷回路
(M1、M2)と、負荷回路の2つの構成のうちのいず
れか一方を選択するために増幅手段と負荷回路の間に接
続された制御可能切換手段(Q2、Q3)とを備える。
負荷回路は、三極モードで動作する直列に接続された2
個の絶縁ゲート電界効果負荷トランジスタ(M1、M
2)と、電源端子と切換回路の間で一対の負荷トランジ
スタに並列に接続されたインダクタとを含む。
Description
器デバイスに関し、より具体的には、無線周波数信号を
受信するためのフロント・エンドに使用されるような低
雑音増幅器デバイス(LNA)に関する。本発明は、排
他的ではないが、特に移動電話回路用の利得切換付き低
雑音増幅器および無線周波数受信フロント・エンドに適
用される。
入力増幅器は、最初の周波数変換段に課されるダイナミ
ック・レンジ制約の緩和を可能とする利得切換えを使用
する。このような増幅器は、通常、「高利得」と呼ばれ
るモードおよび「低利得」と呼ばれるモードの2つのモ
ードに従って動作する。
関して、典型的には15dBを超える十分な利得を有し
ていなければならない。しかし、より強い電力信号が現
れるときは、増幅器の利得がカットされ、典型的には利
得が−5dBのオーダーである「低利得」動作モードに
移行する。
得モードで一定に保つために、一般的には増幅器の心臓
部を構成するバイポーラ・トランジスタである増幅手段
と、1個のインダクタおよび2個の抵抗素子を含み、そ
れぞれ2つの異なるインピーダンス値を有する2つの異
なる構成を呈示することができる構成可能負荷回路と、
該負荷回路の2つの構成のうちのいずれか一方を選択す
るために、増幅手段と負荷回路の間に接続された制御可
能切換手段とを備える種類の構造が広く使用されてい
る。通常、上記切換手段は、一方が、2個の抵抗素子の
共通端子に接続され、他方が、該抵抗素子のうちの1つ
とインダクタの間の共通端子に接続された2個のバイポ
ーラ・トランジスタによって形成されている。
「低利得」モードの間の選択は、切換手段の2個のトラ
ンジスタの一方の導通を維持しながら、他方をオフにす
ることにより行われる。「高利得」モードでは、電力利
得は、増幅手段のトランジスタのバイアス電流と、トラ
ンジスタのエミッタに接続されるデジェネラシ・インダ
クタ(degeneracy inductor)と、増幅器の入力部およ
び出力部に存在するマッチング(整合)回路の損失と、
の関数(第一次近似)である。しかしながら、電力利得
は、2個のスイッチング・トランジスタの間に接続され
た抵抗の値によって制限されるので、その値は十分に大
きくなければならない。
抵抗の比によって固定され、その比は、−5dBの減衰
を得るために1/10のオーダーでなければならず、こ
れは、「高利得」モードよりも約20db小さい値に対
応する。
(「広帯域CDMA」)規格に従って動作する種類の無
線通信システムでは、「高利得」モードにおいて、典型
的には16dBのオーダーの比較的高い利得を得るべき
と規定されている。しかしながら、使用されている抵抗
値を考慮すると、増幅器に利用可能な最大利得をこの値
に到達させるのは困難である。
抗の値よりも1/10未満でなければならない他の抵抗
の値が、2個のスイッチング・トランジスタのうちの一
方のコレクタ上の内部過電圧の原因になっている。した
がって、増幅器が減衰モードで動作している間、信号の
ダイナミック・レンジによって圧縮ポイントが制限され
る。
荷回路の抵抗素子の値が、「高利得」モードにおける利
得と「低利得」モードにおける圧縮ポイントの間の妥協
に基づいている。
にある。本発明の目的の1つは、「高利得」モードにお
いて高い利得を維持しつつ、「低利得」モードにおける
出力ダイナミック・レンジを最適化することである。
インダクタを含み、2つの異なるインピーダンス値を有
する2種類の構成をそれぞれ呈示することができる構成
可能負荷回路と、負荷回路の2つの構成のうちのいずれ
か一方を選択するために増幅手段と負荷回路の間に接続
された制御可能切換手段と、を備える利得切換付き増幅
器デバイスを提案する。
荷回路は、三極モードで動作する直列に接続された2個
の絶縁ゲート電界効果負荷トランジスタを含み、インダ
クタは、電源端子と切換回路の間で該一対の負荷トラン
ジスタに並列に接続される。
作、すなわちソースおよびドレインの間の電流の流れ
を、ゲート電圧を介して制御することにより、所望の利
得に応じてこれらの負荷トランジスタをオフまたはオン
させることができる。より正確には、負荷トランジスタ
をオフにすると、該負荷トランジスタは、最大利得をも
たらす容量回路のように動作し、該負荷トランジスタを
オンにすると、該負荷トランジスタは、利得を下げるこ
とを可能にする抵抗のように動作する。「高利得」モー
ドすなわち該トランジスタがオフの状態において、該ト
ランジスタが抵抗損をもたらすことがなくなる。
トランジスタは、両方とも、同じ制御信号(ゲート電
圧)によってゲート上で制御可能である。前記インダク
タの第1の端子は電源端子に接続され、該インダクタの
第2の端子は、切換手段の第1の切換入力に接続され
る。2個の負荷トランジスタの共通端子は、切換手段の
第2の切換入力に接続される。また、該デバイスは、−
前記構成を選択するための選択信号を切換手段に伝達
し、かつ、−該選択された構成に応じて2個のトランジ
スタをオフまたはオンにするように、制御信号を伝達す
る、ことができる選択手段を含む。
は、増幅手段および第1の切換入力の間に接続された第
1のスイッチング・トランジスタと、増幅手段および第
2の切換入力の間に接続された第2のスイッチング・ト
ランジスタとを含む。負荷回路の第1の構成(例えば高
利得モードに対応する)では、負荷トランジスタはオフ
にされ、第1のスイッチング・トランジスタはオンにさ
れ、第2のスイッチング・トランジスタはオフにされ
る。
ドに対応する)では、負荷トランジスタはオンにされ、
第1のスイッチング・トランジスタはオフにされ、第2
のスイッチング・トランジスタはオンにされる。
は、2つの切換入力の間に接続された負荷トランジスタ
が、最も高い抵抗を示さなければならない。これによ
り、この負荷トランジスタは、はるかに小さい抵抗を示
さなければならない他方の負荷トランジスタのチャネル
幅よりも狭いチャネル幅を特徴とする。このことは、第
2のスイッチング・トランジスタのコレクタとインダク
タの間に接続された、前記のより小さいトランジスタが
低い値の漂遊容量を示すので、特に有利である。ここ
で、低い値の漂遊容量値は、大きい値の容量よりも取扱
いがはるかに容易である。
スタを使用することもできるが、正の制御電圧を介し
て、そのゲート上でそれらを制御することを可能にする
PMOSタイプの負荷トランジスタを使用するのが好ま
しい。さらに、強い出力信号が存在する「高利得」モー
ドにおいて、これらのPMOSトランジスタが偶発的に
オン状態になることを回避するために、負荷トランジス
タのドレイン−基板ダイオードのしきい値電圧だけ高め
られた電源電圧の値に少なくとも等しい値が、制御電圧
用として有利に選択される。
信機、例えば本発明に従う増幅器デバイスを組み込んだ
セルラー移動電話である。
されることのない実施形態および図面についての詳細な
説明を検討することにより明らかになるであろう。
ルラー移動電話を表し、その無線周波数受信フロント・
エンドは、適切な場合、アンテナ結合器および/または
絶縁変圧器(図示せず)を通過させることによって受信
アンテナANTからの無線周波数信号(RF)を受信す
ることができる。
る。増幅器LNAの出力は、それ自体については知られ
ている従来構造の同調器TZIFに接続されている。こ
うして、同調器TZIFは、特にその2つの処理チャネ
ル上に、帯域(バンドパス)フィルタと、制御利得増幅
器(controlled-gain amplifier)と、相互に位相が9
0°シフトした2つの局部発振器信号OLを位相ロック
ループからそれぞれ受け取る2つのミキサとを備え、基
準チャネル(同相)すなわちIチャネル、および直交チ
ャネルすなわちQチャネルを定める。
によって選択される受信周波数帯域の公称周波数を規定
する。同調器TZIFは、アナログ/デジタル変換段を
経由して、一部ハードワイヤード論理によって、また一
部信号プロセッサによってハードウェアの形態で実現さ
れるデジタル処理段に結合されている。
た、当業者によく知られている。より正確に、機能的に
いうと、処理段(伝送チャネルのパルス応答を推定する
ための手段に加え、シンボル間干渉を抑制する手段(等
化器)およびチャネル復号化ユニットを含む)と、受信
された信号の復調および伝送システムを介して伝送すべ
き信号の変調を実行することができる変調/復調手段
(簡略化のため、図1には示さず)とである。
いるように、自動周波数制御手段が、パイロット信号の
復調後、位相ロックループPLLに(例えば、PLLル
ープのための基準として作用する温度安定化電圧制御発
振器(VCTXO発振器)に)制御語を伝達し、局部発
振器のOL信号の精度を管理している。
が単一入力構造を有する利得切換増幅器である一実施形
態の例についてさらに詳細に説明する。こうすることに
より、本発明を、差動構造を有する増幅器にも等しく適
用することができる。
幅器の心臓部)を形成するバイポーラ・トランジスタそ
のものを表している。このトランジスタQ1は、容量性
/誘導性入力マッチング回路に関連づけられている。よ
り正確には、入力コンデンサC1は、トランジスタQ1
のベースと増幅器LNAの入力端子Binの間に接続さ
れている。インダクタL1は、トランジスタQ1のエミ
ッタと接地の間に接続されている。
回路が接続されている。この電流切換回路は、本質的
に、2個のバイポーラ・スイッチング・トランジスタQ
2およびQ3から形成される。
ンジスタQ2のエミッタは、トランジスタQ1のコレク
タに接続されている。トランジスタQ2のベースは、選
択電圧Vp1を受け取ることができる第1の選択端子B
S1にリンクされている。トランジスタQ2のコレクタ
は、切換回路の第1の切換入力EC1を形成している。
コレクタは、第2の切換入力EC2を形成している。こ
のトランジスタQ3のエミッタは、トランジスタQ1の
コレクタにリンクされ、トランジスタQ3のベースは、
第2の選択電圧Vp2を受け取るための第2の選択端子
BS2にリンクされている。
圧Vddが供給される)と、切換回路の2つの切換入力
EC1およびEC2との間に負荷回路が接続されてい
る。
入力EC1と電源端子Balの間に直列に接続された第
1の負荷トランジスタM1および第2の負荷トランジス
タM2が含まれる。
2はPMOSトランジスタであり、その2つの各ゲート
は共に、制御電圧Vgを受け取ることができる制御端子
BCにリンクされている。
端子は、第2の切換入力EC2にリンクされている。
Balの間の一対の負荷トランジスタM1およびM2の
端子に、インダクタL2が並列に接続されている。
換入力EC1と増幅器の出力端子Boutの間に接続さ
れたコンデンサC2と共に、出力マッチング回路を形成
している。
1、Vp2およびVgを伝達するための選択手段MSを
含む。この手段MSは、例えば電圧源およびスイッチン
グ論理素子に基づいて、従来通りに実現されることがで
きる。
1の構成では、トランジスタQ2およびQ3の選択電圧
(ベース電圧)Vp1およびVp2は、例えば、約1.
8ボルトおよび1.1ボルトにそれぞれ保持され、第1
のスイッチング・トランジスタQ2をオンにし、第2の
スイッチング・トランジスタQ3をオフにする。
ランジスタのドレイン−基板ダイオードの閾値電圧だけ
高められた電源電圧Vddに少なくとも等しい値が取ら
れる。こうして、一例として、電源電圧Vddが2.7
ボルト程度とすると、電圧Vgは、少なくとも3.3ボ
ルトに等しいよう選択される。これにより、例え強力な
出力信号が存在する場合でも、各負荷トランジスタのゲ
ート−ソース電圧Vgsを十分に高く維持して、オフ状
態にあるトランジスタM1およびM2が偶発的にオン状
態になることを回避することができる。
ジスタM1およびM2が、インダクタL2に並列に接続
された2個のコンデンサのように動作する。抵抗損失が
なく、したがって、抵抗損失によって引き起こされる利
得に対する制限がない。
ピーダンスが十分に大きいため、利得を低下させること
がない。そして、例えば2GHzで20dB程度の最大
有効利得を得ることができ、抵抗素子を使用した従来の
レイアウトと比較すると改善される。
るべき信号の周波数に対して正確にセットアップするこ
とができる容量値を決めるというように、負荷トランジ
スタM1およびM2の表面積(surface area)を選択す
ることができるであろう。
よびVp2は、例えば、約1.1ボルトおよび1.8ボ
ルトにそれぞれ保持され、第1のスイッチング・トラン
ジスタQ2をオフにし、第2のスイッチング・トランジ
スタQ3をオンにする。
Vgは、例えば0ボルトに保持され、トランジスタM1
およびM2を導通状態にする。オーミック領域(ohmic r
egion)にバイアスされたこれらのトランジスタは、値の
小さい抵抗のように動作し、これにより、例えば−3d
B程度の利得を得ることができる。最小電力利得は、ト
ランジスタM1とM2の抵抗値の比、すなわちチャネル
幅W1とW2の比によって固定される。当業者ならば、
必要な最小利得を得るために、負荷トランジスタM1お
よびM2の寸法を調整することができるであろう。
ランジスタM2の抵抗値よりはるかに大きくなければな
らないことに注意されたい。したがってトランジスタM
1は、トランジスタM2の表面積よりもはるかに狭い表
面積を持つことを特徴とし、それにより、低利得モード
の動作時に得られる漂遊容量を、有利に小さくすること
ができる。
おいて、より小さい抵抗値を選択することを可能にし、
それにより、一方では出力ダイナミック・レンジが最適
化されることが可能となり、また一方では「高利得」モ
ードで高い利得が維持される。
幅器デバイスが組み込まれた受信フロント・エンドのい
くつかの構成部品を部分的に示す図。
らに詳細に示す図。
Claims (7)
- 【請求項1】増幅手段(Q1)と、 インダクタ(L2)を含み、2つの異なるインピーダン
ス値を有する2種類の構成をそれぞれ呈示することがで
きる構成可能負荷回路(M1、M2)と、 前記負荷回路の2つの構成のうちのいずれか一方を選択
するために、前記増幅手段と該負荷回路の間に接続され
た制御可能切換手段(Q2、Q3)と、を備える利得切
換付き増幅器デバイスであって、 前記負荷回路は、三極モードで動作する直列に接続され
た2個の絶縁ゲート電界効果負荷トランジスタ(M1、
M2)を含み、前記インダクタは、電源端子と前記切換
手段の間で該一対の負荷トランジスタに並列に接続され
た、増幅器デバイス。 - 【請求項2】前記2個の負荷トランジスタは、両方と
も、同一の制御信号(Vg)によってゲート上で制御可
能であり、 前記インダクタの第1の端子は、電源端子(Bal)に
接続され、該インダクタの第2の端子は、前記切換手段
の第1の切換入力(EC1)に接続され、 前記2個の負荷トランジスタの共通端子は、該切換手段
の第2の切換入力(EC2)に接続され、 前記増幅器デバイスは、さらに、 前記構成を選択するための選択信号(Vp1、Vp2)
を前記切換手段に伝達し、かつ、該選択された構成に応
じて前記2個のトランジスタをオフまたはオンにするよ
うに前記制御信号(Vg)を伝達することができる選択
手段(MS)を備える、請求項1に記載の増幅器デバイ
ス。 - 【請求項3】前記切換手段は、前記増幅手段および前記
第1の入力の間に接続された第1のスイッチング・トラ
ンジスタ(Q2)と、前記増幅手段および前記第2の入
力の間に接続された第2のスイッチング・トランジスタ
(Q3)とを含み、 前記負荷回路の第1の構成では、前記負荷トランジスタ
はオフにされ、前記第1のスイッチング・トランジスタ
はオンにされ、前記第2のスイッチング・トランジスタ
はオフにされ、 前記負荷回路の第2の構成では、前記負荷トランジスタ
はオンにされ、前記第1のスイッチング・トランジスタ
はオフにされ、前記第2のスイッチング・トランジスタ
はオンにされる、請求項2に記載の増幅器デバイス。 - 【請求項4】前記電源端子(Bal)と前記第2の切換
入力(EC2)の間に接続された前記負荷トランジスタ
(M2)は、他方の前記負荷トランジスタ(M1)のチ
ャネル幅よりも広いチャネル幅を特徴とする、請求項3
に記載の増幅器デバイス。 - 【請求項5】前記2個の負荷トランジスタは、PMOS
トランジスタであり、 該2個の負荷トランジスタは、負荷トランジスタのドレ
イン−基板ダイオードのしきい値電圧だけ高められた電
源電圧の値に少なくとも等しい値の制御電圧を介して、
そのゲート上で制御される、請求項1から請求項4のい
ずれかに記載の増幅器デバイス。 - 【請求項6】請求項1から請求項5のいずれかに記載の
増幅器デバイスを組み込む、無線周波数受信機。 - 【請求項7】前記無線周波数受信機は、セルラー移動電
話である、請求項6に記載の受信機。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0104102A FR2823031B1 (fr) | 2001-03-27 | 2001-03-27 | Dispositif amplificateur a commutation de gain, en particulier pour un telephone mobile cellulaire |
FR0104102 | 2001-03-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002335138A true JP2002335138A (ja) | 2002-11-22 |
JP2002335138A5 JP2002335138A5 (ja) | 2005-07-28 |
Family
ID=8861580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002082748A Pending JP2002335138A (ja) | 2001-03-27 | 2002-03-25 | 利得切換付き増幅器デバイス |
Country Status (4)
Country | Link |
---|---|
US (1) | US6756848B2 (ja) |
EP (1) | EP1246357A3 (ja) |
JP (1) | JP2002335138A (ja) |
FR (1) | FR2823031B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277882A (ja) * | 2007-04-25 | 2008-11-13 | Matsushita Electric Ind Co Ltd | 増幅回路および無線通信装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7081796B2 (en) * | 2003-09-15 | 2006-07-25 | Silicon Laboratories, Inc. | Radio frequency low noise amplifier with automatic gain control |
US7457605B2 (en) * | 2004-09-10 | 2008-11-25 | Silicon Laboratories, Inc. | Low noise image reject mixer and method therefor |
TW200906055A (en) * | 2007-07-27 | 2009-02-01 | Rafael Microelectronics Inc | Low noise amplify |
US7944290B2 (en) * | 2009-01-26 | 2011-05-17 | Sumitomo Electric Industries, Ltd. | Trans-impedance amplifier |
TWI672903B (zh) * | 2018-10-03 | 2019-09-21 | 立積電子股份有限公司 | 放大器電路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3538448A (en) * | 1968-01-17 | 1970-11-03 | Rca Corp | Gain controlled amplifier |
US4464635A (en) * | 1982-11-18 | 1984-08-07 | Zenith Electronics Corporation | Non-reactive limiter |
US4785259A (en) * | 1988-02-01 | 1988-11-15 | Motorola, Inc. | BIMOS memory sense amplifier system |
JPH1188082A (ja) * | 1997-09-10 | 1999-03-30 | Sony Corp | 増幅装置および携帯電話装置 |
FR2770053B1 (fr) * | 1997-10-22 | 2000-01-07 | Sgs Thomson Microelectronics | Circuit amplificateur a double gain |
US6211737B1 (en) * | 1999-07-16 | 2001-04-03 | Philips Electronics North America Corporation | Variable gain amplifier with improved linearity |
-
2001
- 2001-03-27 FR FR0104102A patent/FR2823031B1/fr not_active Expired - Fee Related
-
2002
- 2002-03-22 EP EP02290735A patent/EP1246357A3/fr not_active Withdrawn
- 2002-03-25 JP JP2002082748A patent/JP2002335138A/ja active Pending
- 2002-03-26 US US10/106,875 patent/US6756848B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277882A (ja) * | 2007-04-25 | 2008-11-13 | Matsushita Electric Ind Co Ltd | 増幅回路および無線通信装置 |
Also Published As
Publication number | Publication date |
---|---|
FR2823031B1 (fr) | 2003-07-04 |
EP1246357A3 (fr) | 2004-09-08 |
US6756848B2 (en) | 2004-06-29 |
US20020140510A1 (en) | 2002-10-03 |
FR2823031A1 (fr) | 2002-10-04 |
EP1246357A2 (fr) | 2002-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102287445B1 (ko) | 저잡음 증폭기를 바이패스하는 시스템 및 방법 | |
EP1719243B1 (en) | Radio frequency low noise amplifier with automatic gain control | |
KR101634663B1 (ko) | 개선된 선형성을 갖는 분할된 증폭기들 | |
EP3468034B1 (en) | System and method for biasing an rf circuit | |
US6657498B2 (en) | Variable gain low-noise amplifier for a wireless terminal | |
US7352241B2 (en) | Variable gain amplifier | |
US6724259B2 (en) | Variable gain amplifier | |
JP4220694B2 (ja) | 高周波可変利得増幅装置 | |
US20130078937A1 (en) | Switched capacitor detuner for low noise amplification circuit having bypass path | |
US6630861B2 (en) | Variable gain amplifier | |
US8111105B1 (en) | Variable gain BiCMOS amplifier | |
US10177715B1 (en) | Front end module with input match configurability | |
US8045951B2 (en) | Dual-LO mixer and radio | |
US20070018727A1 (en) | Variable gain amplifier and wireless communication apparatus including the same | |
JP2002335138A (ja) | 利得切換付き増幅器デバイス | |
US9673769B2 (en) | Variable gain circuit and tuner system provided with same | |
JP2002261554A (ja) | 半導体集積回路およびこれを用いた無線通信装置 | |
WO2006095416A1 (ja) | 減衰器を備えた高周波増幅器 | |
JP2006019885A (ja) | 多段電力増幅回路およびそれを用いた送信機、受信機ならびに送受信機 | |
JP2000323944A (ja) | 高周波利得可変増幅器 | |
JP2004297277A (ja) | 高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機 | |
JP3983511B2 (ja) | 利得可変増幅回路およびそれを用いた受信機ならびに送信機 | |
JP3836044B2 (ja) | スイッチ回路 | |
KR101663417B1 (ko) | 높은 이득을 가지는 단일 평형 주파수 혼합기 및 이중 평형 주파수 혼합기 | |
JPH05327357A (ja) | ミキサ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041214 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080325 |