JP3332194B2 - スイツチ半導体集積回路及び通信端末装置 - Google Patents
スイツチ半導体集積回路及び通信端末装置Info
- Publication number
- JP3332194B2 JP3332194B2 JP22703895A JP22703895A JP3332194B2 JP 3332194 B2 JP3332194 B2 JP 3332194B2 JP 22703895 A JP22703895 A JP 22703895A JP 22703895 A JP22703895 A JP 22703895A JP 3332194 B2 JP3332194 B2 JP 3332194B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- control
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
- H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Networks Using Active Elements (AREA)
- Transceivers (AREA)
Description
【０００１】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態 （１）基本回路構成 （２）実装回路例 （３）他の実施例 発明の効果
【０００２】
【発明の属する技術分野】本発明はスイツチ半導体集積
回路及び通信端末装置に関する。特に低挿入損失かつ高
アイソレーシヨンが要求される２入力２出力型のスイツ
チ回路及びこれを用いた通信端末装置に好適なものであ
る。
回路及び通信端末装置に関する。特に低挿入損失かつ高
アイソレーシヨンが要求される２入力２出力型のスイツ
チ回路及びこれを用いた通信端末装置に好適なものであ
る。
【０００３】
【従来の技術】今日、自動車電話や携帯電話等を始めと
する移動体通信ビジネスの発展はめざましく、これに伴
い都市部における通信回線の不足が深刻化しつつある。
また昨今では世界各国において様々な移動体通信システ
ムの運用が開始され始めているが、これら移動体通信シ
ステムの多くには従来のアナログ通信方式に替えてデイ
ジタル通信方式の採用が進められており、また通信帯域
としても現システムよりも周波帯域の高い準マイクロ波
帯域の採用が進められている。
する移動体通信ビジネスの発展はめざましく、これに伴
い都市部における通信回線の不足が深刻化しつつある。
また昨今では世界各国において様々な移動体通信システ
ムの運用が開始され始めているが、これら移動体通信シ
ステムの多くには従来のアナログ通信方式に替えてデイ
ジタル通信方式の採用が進められており、また通信帯域
としても現システムよりも周波帯域の高い準マイクロ波
帯域の採用が進められている。
【０００４】一方、これら準マイクロ波を通信帯域とし
て使用する移動体通信システムでは、多くの携帯端末の
信号処理部に半導体電界効果トランジスタ（ＦＥＴ）の
使用が進められている。特に携帯性が重要視される携帯
端末の場合、小型化と、低電圧駆動化と、低消費電力化
とを同時に実現できる半導体集積回路素子としてＧａＡ
ｓ・ＦＥＴを使用したモノリシツク・マイクロウエーブ
ＩＣ（以下、ＭＭＩＣ（Monolithic Microwave IC ）と
いう）が盛んに開発されている。中でも携帯端末内で高
周波信号を切り替える高周波スイツチの開発がマイクロ
波信号処理デバイスのうちで最も開発が急がれるデバイ
スの１つとなつてきている。
て使用する移動体通信システムでは、多くの携帯端末の
信号処理部に半導体電界効果トランジスタ（ＦＥＴ）の
使用が進められている。特に携帯性が重要視される携帯
端末の場合、小型化と、低電圧駆動化と、低消費電力化
とを同時に実現できる半導体集積回路素子としてＧａＡ
ｓ・ＦＥＴを使用したモノリシツク・マイクロウエーブ
ＩＣ（以下、ＭＭＩＣ（Monolithic Microwave IC ）と
いう）が盛んに開発されている。中でも携帯端末内で高
周波信号を切り替える高周波スイツチの開発がマイクロ
波信号処理デバイスのうちで最も開発が急がれるデバイ
スの１つとなつてきている。
【０００５】さてＦＥＴをスイツチングデバイスとして
使用するには、そのゲート端子に印加するバイアス電圧
を制御する必要がある。例えばゲート端子にピンチオフ
電圧より十分高いゲートバイアスを印加してドレイン−
ソース間を低インピーダンス化することによりＦＥＴを
オン状態に制御し、逆にゲート端子にピンチオフ電圧よ
り十分低いゲートバイアスを印加してドレイン−ソース
間を高インピーダンス化することによりＦＥＴをオフ状
態に制御するといつた具合である。
使用するには、そのゲート端子に印加するバイアス電圧
を制御する必要がある。例えばゲート端子にピンチオフ
電圧より十分高いゲートバイアスを印加してドレイン−
ソース間を低インピーダンス化することによりＦＥＴを
オン状態に制御し、逆にゲート端子にピンチオフ電圧よ
り十分低いゲートバイアスを印加してドレイン−ソース
間を高インピーダンス化することによりＦＥＴをオフ状
態に制御するといつた具合である。
【０００６】さて現在市販されているＧａＡｓ・ＦＥＴ
をスイツチ用ＦＥＴとして使用する場合、その等価回路
はオン状態のときドレイン−ソース間を抵抗成分Ｒonと
近似でき、オフ状態のときドレイン−ソース間を容量成
分Ｃoff と近似することができる。因にＦＥＴの抵抗値
及び容量値はそれぞれ、ＦＥＴの単位ゲート幅Ｗg 当た
り数〔Ωmm〕及び数百〔fF／mm〕程度である。例えばオ
ン抵抗Ｒon＝２〔Ωmm〕、容量成分Ｃoff ＝ 300〔fF／
mm〕となる。
をスイツチ用ＦＥＴとして使用する場合、その等価回路
はオン状態のときドレイン−ソース間を抵抗成分Ｒonと
近似でき、オフ状態のときドレイン−ソース間を容量成
分Ｃoff と近似することができる。因にＦＥＴの抵抗値
及び容量値はそれぞれ、ＦＥＴの単位ゲート幅Ｗg 当た
り数〔Ωmm〕及び数百〔fF／mm〕程度である。例えばオ
ン抵抗Ｒon＝２〔Ωmm〕、容量成分Ｃoff ＝ 300〔fF／
mm〕となる。
【０００７】さて上述の特性を有するゲート幅Ｗg が１
〔mm〕程度のＦＥＴを用いてＦＥＴスイツチを構成する
と、２〔ＧHz〕の信号帯域に対するオン状態での損失は
0.2〔dB〕程度となり、オフ状態でのドレイン−ソース
間のアイソレーシヨンは10〔dB〕以下となる。これらの
値からＦＥＴを単独で用いる場合、挿入損失は小さくて
済むがアイソレーシヨンは余り高くできないことが分か
る。このため準マイクロ波帯以上の周波数では、信号経
路に対してシリーズの位置とシヤントの位置とのそれぞ
れにＦＥＴを接続してスイツチ回路を構成することによ
り高アイソレーシヨンと低挿入損失を両立させる方法が
採られている。
〔mm〕程度のＦＥＴを用いてＦＥＴスイツチを構成する
と、２〔ＧHz〕の信号帯域に対するオン状態での損失は
0.2〔dB〕程度となり、オフ状態でのドレイン−ソース
間のアイソレーシヨンは10〔dB〕以下となる。これらの
値からＦＥＴを単独で用いる場合、挿入損失は小さくて
済むがアイソレーシヨンは余り高くできないことが分か
る。このため準マイクロ波帯以上の周波数では、信号経
路に対してシリーズの位置とシヤントの位置とのそれぞ
れにＦＥＴを接続してスイツチ回路を構成することによ
り高アイソレーシヨンと低挿入損失を両立させる方法が
採られている。
【０００８】このスイツチ回路の例としては、信号経路
に対してシリーズＦＥＴ１個とシヤントＦＥＴ１個とを
組合わせてなるＳＰＤＴ（Single Pole Dual Throw）ス
イツチがある。因にこの構成のスイツチ回路の場合、
1.9〔ＧHz〕における挿入損失特性として0.55〔dB〕〜
0.94〔dB〕を実現でき、またアイソレーシヨン特性とし
て23〜31〔dB〕を実現できる。このように高アイソレー
シヨンが得られるのは、オフ状態のシリーズＦＥＴより
容量成分Ｃoff を介して漏れてくるＲＦ信号をオン状態
にあるシヤントＦＥＴがＧＮＤに引き込むことができる
ためである。
に対してシリーズＦＥＴ１個とシヤントＦＥＴ１個とを
組合わせてなるＳＰＤＴ（Single Pole Dual Throw）ス
イツチがある。因にこの構成のスイツチ回路の場合、
1.9〔ＧHz〕における挿入損失特性として0.55〔dB〕〜
0.94〔dB〕を実現でき、またアイソレーシヨン特性とし
て23〜31〔dB〕を実現できる。このように高アイソレー
シヨンが得られるのは、オフ状態のシリーズＦＥＴより
容量成分Ｃoff を介して漏れてくるＲＦ信号をオン状態
にあるシヤントＦＥＴがＧＮＤに引き込むことができる
ためである。
【０００９】なお前述したようにシリーズＦＥＴのみで
高アイソレーシヨンを実現しようとするとＦＥＴのゲー
ト幅を小さくする必要があるが、このようにするとＦＥ
Ｔのオン抵抗Ｒonが増加するため反対に挿入損失が悪化
するのを避けらず両立は難しい。またシヤントＦＥＴの
みでスイツチ回路を構成することも考えられるが、この
ようにすると低周波域のアイソレーシヨンが十分でなく
なる問題がある。
高アイソレーシヨンを実現しようとするとＦＥＴのゲー
ト幅を小さくする必要があるが、このようにするとＦＥ
Ｔのオン抵抗Ｒonが増加するため反対に挿入損失が悪化
するのを避けらず両立は難しい。またシヤントＦＥＴの
みでスイツチ回路を構成することも考えられるが、この
ようにすると低周波域のアイソレーシヨンが十分でなく
なる問題がある。
【００１０】
【発明が解決しようとする課題】このように低挿入損失
と高アイソレーシヨンとを両立できるＳＰＤＴスイツチ
回路が現在実用化されているが、携帯端末は歩行中に用
いられるだけでなく、自動車内等で用いられることも多
い。このように高速で移動する車両内で使用する場合、
携帯端末に付属しているアンテナだけでは十分な感度を
得ることができないため多くの場合には車外に取り付け
られた外部アンテナが併用されている。
と高アイソレーシヨンとを両立できるＳＰＤＴスイツチ
回路が現在実用化されているが、携帯端末は歩行中に用
いられるだけでなく、自動車内等で用いられることも多
い。このように高速で移動する車両内で使用する場合、
携帯端末に付属しているアンテナだけでは十分な感度を
得ることができないため多くの場合には車外に取り付け
られた外部アンテナが併用されている。
【００１１】この場合、ＴＤＭＡ（Time Division Mult
ipule Access）通信方式を用いるデイジタル携帯端末で
は、付属アンテナと外部アンテナとの切り替え及び携帯
端末に内蔵されている送信部と受信部との切り替えにＤ
ＰＤＴ（Dual Pole DualThrow ）スイツチを用いること
が多い。
ipule Access）通信方式を用いるデイジタル携帯端末で
は、付属アンテナと外部アンテナとの切り替え及び携帯
端末に内蔵されている送信部と受信部との切り替えにＤ
ＰＤＴ（Dual Pole DualThrow ）スイツチを用いること
が多い。
【００１２】このＤＰＤＴスイツチを用いた携帯端末の
ＲＦ信号処理ブロツクの構成例を図７に示す。因にＤＰ
ＤＴスイツチは前述したＳＰＤＴスイツチＳＷ１及びＳ
Ｗ２の２つで構成されており、２つのスイツチＳＷ１及
びＳＷ２のうちアンテナ側に位置するＳＰＤＴスイツチ
ＳＷ１の２出力端は第１及び第２のアンテナ１及び２に
接続され、ＲＦ信号処理回路側に位置するＳＰＤＴスイ
ツチＳＷ２の２出力端には送信部３及び受信部４がそれ
ぞれ接続されるようになされている。
ＲＦ信号処理ブロツクの構成例を図７に示す。因にＤＰ
ＤＴスイツチは前述したＳＰＤＴスイツチＳＷ１及びＳ
Ｗ２の２つで構成されており、２つのスイツチＳＷ１及
びＳＷ２のうちアンテナ側に位置するＳＰＤＴスイツチ
ＳＷ１の２出力端は第１及び第２のアンテナ１及び２に
接続され、ＲＦ信号処理回路側に位置するＳＰＤＴスイ
ツチＳＷ２の２出力端には送信部３及び受信部４がそれ
ぞれ接続されるようになされている。
【００１３】ところがこのように２つのＳＰＤＴスイツ
チを用いてＤＰＤＴスイツチを構成すると、挿入損失が
ＳＰＤＴスイツチを単独で使用する場合に比して２倍に
なる問題があり、この挿入損失のためにＲＦ信号出力用
のパワーアンプの出力損失が大きくなるおそれがある。
このため損失分を補償できるだけの出力をパワーアンプ
から余分に出力させる必要があつた。因に携帯端末では
長時間の使用に耐えるために内部デバイスの消費電力を
抑えることが重要となるが、一般に携帯端末内における
消費電力の大部分をパワーアンプが占めている。
チを用いてＤＰＤＴスイツチを構成すると、挿入損失が
ＳＰＤＴスイツチを単独で使用する場合に比して２倍に
なる問題があり、この挿入損失のためにＲＦ信号出力用
のパワーアンプの出力損失が大きくなるおそれがある。
このため損失分を補償できるだけの出力をパワーアンプ
から余分に出力させる必要があつた。因に携帯端末では
長時間の使用に耐えるために内部デバイスの消費電力を
抑えることが重要となるが、一般に携帯端末内における
消費電力の大部分をパワーアンプが占めている。
【００１４】従つて前述したＳＰＤＴスイツチの低挿入
損失化は非常に重要な課題である。例えば 1.5〔dB〕の
損失を 0.5〔dB〕に抑えることができれば、それだけで
パワーアンプの出力を約20〔％〕も節約することができ
る。このように携帯端末の使用時間を延長させるために
はスイツチ回路の低挿入損失化を避けることはできな
い。この課題を解決するスイツチ回路として、図８に示
すリング型のＤＰＤＴスイツチを用いる方法が考えられ
る。
損失化は非常に重要な課題である。例えば 1.5〔dB〕の
損失を 0.5〔dB〕に抑えることができれば、それだけで
パワーアンプの出力を約20〔％〕も節約することができ
る。このように携帯端末の使用時間を延長させるために
はスイツチ回路の低挿入損失化を避けることはできな
い。この課題を解決するスイツチ回路として、図８に示
すリング型のＤＰＤＴスイツチを用いる方法が考えられ
る。
【００１５】この構成のＤＰＤＴスイツチを用いると、
第１及び第２のアンテナ１及び２に接続される入出力端
子ＲＦ１及びＲＦ３と、送信部３及び受信部４に接続さ
れる入出力端子ＲＦ２及びＲＦ４との間に接続されるシ
リーズＦＥＴの数を常に１つにできるため図９に示すよ
うに挿入損失を低下させることができる。しかもこれら
４つの入出力端子ＲＦ１〜ＲＦ４にはシヤントＦＥＴ１
５〜ＦＥＴ１８がそれぞれ接続されているため十分なア
イソレーシヨン特性も期待できる。
第１及び第２のアンテナ１及び２に接続される入出力端
子ＲＦ１及びＲＦ３と、送信部３及び受信部４に接続さ
れる入出力端子ＲＦ２及びＲＦ４との間に接続されるシ
リーズＦＥＴの数を常に１つにできるため図９に示すよ
うに挿入損失を低下させることができる。しかもこれら
４つの入出力端子ＲＦ１〜ＲＦ４にはシヤントＦＥＴ１
５〜ＦＥＴ１８がそれぞれ接続されているため十分なア
イソレーシヨン特性も期待できる。
【００１６】しかしながらこの構成を採用するには、各
シヤントＦＥＴのゲートに印加する制御電圧を独立に制
御するためだけに４系統の制御端子が必要となり、シリ
ーズＦＥＴのバイアス制御用も含めると最大８系統の制
御端子が必要になるおそれがあつた。このためＩＣパツ
ケージ全体で見るとピン数の増加及びパツケージサイズ
の大型化につながる等の問題があり、装置の小型化が要
求される携帯端末には不適当であつた。
シヤントＦＥＴのゲートに印加する制御電圧を独立に制
御するためだけに４系統の制御端子が必要となり、シリ
ーズＦＥＴのバイアス制御用も含めると最大８系統の制
御端子が必要になるおそれがあつた。このためＩＣパツ
ケージ全体で見るとピン数の増加及びパツケージサイズ
の大型化につながる等の問題があり、装置の小型化が要
求される携帯端末には不適当であつた。
【００１７】本発明は以上の点を考慮してなされたもの
で、従来に比して構成及び制御系統が小型化又は簡略化
でき、かつ低挿入損失特性と高アイソレーシヨン特性と
を両立することができるスイツチ半導体集積回路を提案
しようとするものである。またこのようなスイツチ半導
体集積回路を用いた通信端末装置を提案しようとするも
のである。
で、従来に比して構成及び制御系統が小型化又は簡略化
でき、かつ低挿入損失特性と高アイソレーシヨン特性と
を両立することができるスイツチ半導体集積回路を提案
しようとするものである。またこのようなスイツチ半導
体集積回路を用いた通信端末装置を提案しようとするも
のである。
【００１８】
【課題を解決するための手段】かかる課題を解決するた
め本発明のスイツチ半導体集積回路においては、リング
形状に配置される第１〜第４の信号経路のうち、第１及
び第４の信号経路の接続中点に当たる第１の信号端子
と、第２及び第３の信号経路の接続中点に当たる第３の
信号端子とのそれぞれに各信号線路に対してシヤントの
位置関係にある第５及び第６の電界効果トランジスタ段
を接続するようにする。また第１〜第４の信号経路のう
ち互いに向かい合う信号経路にシリーズに接続された電
界効果トランジスタ段に同じ制御電圧を与えるものと
し、このとき隣合う信号線路に互いに相補的な制御電圧
を印加するようにする。例えば第１の信号経路をオン状
態に制御する場合、第１、第３及び第６の電界効果トラ
ンジスタ段を第１の制御電圧及び第２の制御電圧に対し
て相補的な制御電圧によつてオン状態とし、第２、第
４、第５の電界効果トランジスタ段を第１の制御電圧に
対して相補的な制御電圧及び第２の制御電圧によつてオ
フ状態とする。また第２の信号経路をオン状態に制御す
る場合、第２、第４及び第５の電界効果トランジスタ段
を第１の制御電圧に対して相補的な制御電圧及び第２の
制御電圧によつてオン状態とし、第１、第３、第６の電
界効果トランジスタ段を第１の制御電圧及び第２の制御
電圧に対して相補的な制御電圧によつてオフ状態とす
る。同様に第３の信号経路をオン状態に制御する場合、
第１、第３及び第５の電界効果トランジスタ段を第１及
び第２の制御電圧によつてオン状態とし、第２、第４、
第６の電界効果トランジスタ段をそれぞれ第１及び第２
の制御電圧に対して相補的な制御電圧によつてオフ状態
とする。同様に第４の信号経路をオン状態に制御する場
合、第２、第４及び第６の電界効果トランジスタ段をそ
れぞれ第１及び第２の制御電圧に対して相補的な制御電
圧によつてオン状態とし、第１、第３、第５の電界効果
トランジスタ段をそれぞれ第１及び第２の制御電圧によ
つてオフ状態とする。
め本発明のスイツチ半導体集積回路においては、リング
形状に配置される第１〜第４の信号経路のうち、第１及
び第４の信号経路の接続中点に当たる第１の信号端子
と、第２及び第３の信号経路の接続中点に当たる第３の
信号端子とのそれぞれに各信号線路に対してシヤントの
位置関係にある第５及び第６の電界効果トランジスタ段
を接続するようにする。また第１〜第４の信号経路のう
ち互いに向かい合う信号経路にシリーズに接続された電
界効果トランジスタ段に同じ制御電圧を与えるものと
し、このとき隣合う信号線路に互いに相補的な制御電圧
を印加するようにする。例えば第１の信号経路をオン状
態に制御する場合、第１、第３及び第６の電界効果トラ
ンジスタ段を第１の制御電圧及び第２の制御電圧に対し
て相補的な制御電圧によつてオン状態とし、第２、第
４、第５の電界効果トランジスタ段を第１の制御電圧に
対して相補的な制御電圧及び第２の制御電圧によつてオ
フ状態とする。また第２の信号経路をオン状態に制御す
る場合、第２、第４及び第５の電界効果トランジスタ段
を第１の制御電圧に対して相補的な制御電圧及び第２の
制御電圧によつてオン状態とし、第１、第３、第６の電
界効果トランジスタ段を第１の制御電圧及び第２の制御
電圧に対して相補的な制御電圧によつてオフ状態とす
る。同様に第３の信号経路をオン状態に制御する場合、
第１、第３及び第５の電界効果トランジスタ段を第１及
び第２の制御電圧によつてオン状態とし、第２、第４、
第６の電界効果トランジスタ段をそれぞれ第１及び第２
の制御電圧に対して相補的な制御電圧によつてオフ状態
とする。同様に第４の信号経路をオン状態に制御する場
合、第２、第４及び第６の電界効果トランジスタ段をそ
れぞれ第１及び第２の制御電圧に対して相補的な制御電
圧によつてオン状態とし、第１、第３、第５の電界効果
トランジスタ段をそれぞれ第１及び第２の制御電圧によ
つてオフ状態とする。
【００１９】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００２０】（１）基本回路構成 この実施例では本発明に係るスイツチ回路を用いた装置
例として通信端末装置について説明する。因にこの実施
例における通信端末装置は通信帯域として準マイクロ波
帯を用いるものとし、通信方式としてＴＤＭＡ方式を用
いるものとする。図１にＴＤＭＡ方式で通信を行う通信
端末装置のうちＲＦ信号処理部分を示す。通信端末装置
１１は信号線路がリング形状に形成されてなるＤＰＤＴ
スイツチ１２をアンテナスイツチとして有し、当該ＤＰ
ＤＴスイツチ１２によつて２つのアンテナ１及び２と送
信部３及び受信部４との接続を切り換えるようになされ
ている。
例として通信端末装置について説明する。因にこの実施
例における通信端末装置は通信帯域として準マイクロ波
帯を用いるものとし、通信方式としてＴＤＭＡ方式を用
いるものとする。図１にＴＤＭＡ方式で通信を行う通信
端末装置のうちＲＦ信号処理部分を示す。通信端末装置
１１は信号線路がリング形状に形成されてなるＤＰＤＴ
スイツチ１２をアンテナスイツチとして有し、当該ＤＰ
ＤＴスイツチ１２によつて２つのアンテナ１及び２と送
信部３及び受信部４との接続を切り換えるようになされ
ている。
【００２１】ここでＤＰＤＴスイツチ１２を構成するス
イツチの数は、アンテナ１が接続される入出力端子ＲＦ
１と送信部３が接続される入出力端子ＲＦ４との間を連
絡する信号線路上に１つ、アンテナ１が接続される入出
力端子ＲＦ１と受信部４の接続される入出力端子ＲＦ２
との間を連絡する信号線路上に１つ、アンテナ２が接続
される入出力端子ＲＦ３と送信部３の接続される入出力
端子ＲＦ４との間を連絡する信号線路上に１つ、アンテ
ナ２が接続される入出力端子ＲＦ３と受信部４の接続さ
れる入出力端子ＲＦ２との間を連絡する信号線路上に１
つの計４つであり、ＲＦ信号はどの経路を通過する場合
にも１個のスイツチしか通過しなくて済むため挿入損失
が小さく済むようになされている。
イツチの数は、アンテナ１が接続される入出力端子ＲＦ
１と送信部３が接続される入出力端子ＲＦ４との間を連
絡する信号線路上に１つ、アンテナ１が接続される入出
力端子ＲＦ１と受信部４の接続される入出力端子ＲＦ２
との間を連絡する信号線路上に１つ、アンテナ２が接続
される入出力端子ＲＦ３と送信部３の接続される入出力
端子ＲＦ４との間を連絡する信号線路上に１つ、アンテ
ナ２が接続される入出力端子ＲＦ３と受信部４の接続さ
れる入出力端子ＲＦ２との間を連絡する信号線路上に１
つの計４つであり、ＲＦ信号はどの経路を通過する場合
にも１個のスイツチしか通過しなくて済むため挿入損失
が小さく済むようになされている。
【００２２】続いてＤＰＤＴスイツチ１２の具体的な回
路構成を図２に示す。なお各ＦＥＴはいずれもシングル
ゲートＧａＡｓ・ＪＦＥＴであるものとする。ＤＰＤＴ
スイツチ１２はリング状に配置された４つの信号線路の
それぞれに１つ接続された４つのシリーズＦＥＴ１１〜
１４と、対角位置に配置された２つのシヤントＦＥＴ１
５及び１６とによつて構成されている。このＤＰＤＴス
イツチ１２の特徴は図８に示すような同型のＤＰＤＴス
イツチに比してシヤントＦＥＴの数が半分の２個で良い
点及び２組の相補的な制御バイアスによつてシリーズＦ
ＥＴ及びシヤントＦＥＴをオン又はオフ制御できる点で
ある。
路構成を図２に示す。なお各ＦＥＴはいずれもシングル
ゲートＧａＡｓ・ＪＦＥＴであるものとする。ＤＰＤＴ
スイツチ１２はリング状に配置された４つの信号線路の
それぞれに１つ接続された４つのシリーズＦＥＴ１１〜
１４と、対角位置に配置された２つのシヤントＦＥＴ１
５及び１６とによつて構成されている。このＤＰＤＴス
イツチ１２の特徴は図８に示すような同型のＤＰＤＴス
イツチに比してシヤントＦＥＴの数が半分の２個で良い
点及び２組の相補的な制御バイアスによつてシリーズＦ
ＥＴ及びシヤントＦＥＴをオン又はオフ制御できる点で
ある。
【００２３】このため本発明に係るＤＰＤＴスイツチ１
２は、４つのシリーズＦＥＴ１１〜ＦＥＴ１４のうち互
いに対向する位置にある一対のＦＥＴ１１及びＦＥＴ１
３のゲートとＦＥＴ１２及びＦＥＴ１４のゲートに相補
的な制御バイアス電圧ＣＴＬ１及びＩ（Inverse ）ＣＴ
Ｌ１を印加している。また２つのシヤントＦＥＴ１５及
びＦＥＴ１６のゲートに相補的な制御バイアス電圧ＣＴ
Ｌ２及びＩ（Inverse）ＣＴＬ２を印加している。
２は、４つのシリーズＦＥＴ１１〜ＦＥＴ１４のうち互
いに対向する位置にある一対のＦＥＴ１１及びＦＥＴ１
３のゲートとＦＥＴ１２及びＦＥＴ１４のゲートに相補
的な制御バイアス電圧ＣＴＬ１及びＩ（Inverse ）ＣＴ
Ｌ１を印加している。また２つのシヤントＦＥＴ１５及
びＦＥＴ１６のゲートに相補的な制御バイアス電圧ＣＴ
Ｌ２及びＩ（Inverse）ＣＴＬ２を印加している。
【００２４】以上の構成において、通信端末装置の送受
信動作を説明する。因にこの実施例に示すＤＰＤＴスイ
ツチ１２はＴＤＭＡ方式において送信動作と受信動作が
同時に実行されないことを利用して制御バイアス電圧Ｃ
ＴＬ１及びＣＴＬ２を切り替え制御している。これら制
御バイアス電圧ＣＴＬ１及びＣＴＬ２に基づくＤＰＤＴ
スイツチ回路の動作状態を図３に示す。
信動作を説明する。因にこの実施例に示すＤＰＤＴスイ
ツチ１２はＴＤＭＡ方式において送信動作と受信動作が
同時に実行されないことを利用して制御バイアス電圧Ｃ
ＴＬ１及びＣＴＬ２を切り替え制御している。これら制
御バイアス電圧ＣＴＬ１及びＣＴＬ２に基づくＤＰＤＴ
スイツチ回路の動作状態を図３に示す。
【００２５】まず入出力端子ＲＦ１−ＲＦ２間をオン状
態として第１のアンテナ１からＲＦ信号を受信する場合
について述べる。このとき第１の制御バイアス電圧ＣＴ
Ｌ１を「Ｈ」レベルに立ち上げる一方、これと対をなす
制御バイアス電圧Ｉ（Inverse ）ＣＴＬ１を「Ｌ」レベ
ルに立ち下げる。またこのとき第２の制御バイアス電圧
ＣＴＬ２を「Ｌ」レベルに立ち上げる一方、これと対を
なす制御バイアス電圧Ｉ（Inverse ）ＣＴＬ２を「Ｈ」
レベルに立ち下げる。
態として第１のアンテナ１からＲＦ信号を受信する場合
について述べる。このとき第１の制御バイアス電圧ＣＴ
Ｌ１を「Ｈ」レベルに立ち上げる一方、これと対をなす
制御バイアス電圧Ｉ（Inverse ）ＣＴＬ１を「Ｌ」レベ
ルに立ち下げる。またこのとき第２の制御バイアス電圧
ＣＴＬ２を「Ｌ」レベルに立ち上げる一方、これと対を
なす制御バイアス電圧Ｉ（Inverse ）ＣＴＬ２を「Ｈ」
レベルに立ち下げる。
【００２６】このときシリーズＦＥＴ１１がオン、シリ
ーズＦＥＴ１２、シリーズＦＥＴ１４及びシリーズＦＥ
Ｔ１５がオフとなり、アンテナ１と受信部４とを結ぶ信
号経路ＲＦ１−ＲＦ２間が低挿入損失になる。これによ
り通信端末装置１１はアンテナ１で受信されたＲＦ信号
を挿入損失の低下した信号経路ＲＦ１−ＲＦ２を介して
受信部４に与えることができる。
ーズＦＥＴ１２、シリーズＦＥＴ１４及びシリーズＦＥ
Ｔ１５がオフとなり、アンテナ１と受信部４とを結ぶ信
号経路ＲＦ１−ＲＦ２間が低挿入損失になる。これによ
り通信端末装置１１はアンテナ１で受信されたＲＦ信号
を挿入損失の低下した信号経路ＲＦ１−ＲＦ２を介して
受信部４に与えることができる。
【００２７】因に第２のアンテナ２で受信されたＲＦ信
号は、信号経路ＲＦ２−ＲＦ３間に挿入されているシリ
ーズＦＥＴ１２がオフ状態であり、かつシヤントＦＥＴ
１６がオン状態にあるのでシヤントＦＥＴ１６を介して
グランドに引き込まれ、受信部４へは伝わらないように
なされている。このように信号経路ＲＦ２−ＲＦ３間の
アイソレーシヨンは十分である。なお信号経路ＲＦ４−
ＲＦ１間についてはオフ状態のシリーズＦＥＴ１４が接
続されているだけであり、オン状態のシヤントＦＥＴは
存在しない。従つてこのままでは信号経路ＲＦ４−ＲＦ
１について十分なアイソレーシヨンが得られないと考え
られる。
号は、信号経路ＲＦ２−ＲＦ３間に挿入されているシリ
ーズＦＥＴ１２がオフ状態であり、かつシヤントＦＥＴ
１６がオン状態にあるのでシヤントＦＥＴ１６を介して
グランドに引き込まれ、受信部４へは伝わらないように
なされている。このように信号経路ＲＦ２−ＲＦ３間の
アイソレーシヨンは十分である。なお信号経路ＲＦ４−
ＲＦ１間についてはオフ状態のシリーズＦＥＴ１４が接
続されているだけであり、オン状態のシヤントＦＥＴは
存在しない。従つてこのままでは信号経路ＲＦ４−ＲＦ
１について十分なアイソレーシヨンが得られないと考え
られる。
【００２８】ところが前述したようにＤＰＤＴスイツチ
１２の場合、ＴＤＭＡ方式の特性を利用して信号線路Ｒ
Ｆ４−ＲＦ３に挿入されたシリーズＦＥＴ１３がオン状
態になつている。従つてこのシリーズＦＥＴ１３を介し
て信号線路ＲＦ１−ＲＦ４間にあるオフ状態のシリーズ
ＦＥＴ１４にオン状態のシヤントＦＥＴ１６が接続され
た状態と等価になり、十分なアイソレーシヨンを実現す
ることができる。図４にこのＤＰＤＴスイツチ１２の挿
入損失及びアイソレーシヨン特性を示す。この図４より
実施例に示すＤＰＤＴスイツチ１２はシヤントＦＥＴの
数が図８に示す従来型のＤＰＤＴスイツチの半分でるに
も係わらず同等の特性が得られることが分かる。因に図
４はシリーズＦＥＴのゲート幅を 0.8〔mm〕とし、シヤ
ントＦＥＴのゲート幅を0.15〔mm〕としたときに得られ
る特性である。
１２の場合、ＴＤＭＡ方式の特性を利用して信号線路Ｒ
Ｆ４−ＲＦ３に挿入されたシリーズＦＥＴ１３がオン状
態になつている。従つてこのシリーズＦＥＴ１３を介し
て信号線路ＲＦ１−ＲＦ４間にあるオフ状態のシリーズ
ＦＥＴ１４にオン状態のシヤントＦＥＴ１６が接続され
た状態と等価になり、十分なアイソレーシヨンを実現す
ることができる。図４にこのＤＰＤＴスイツチ１２の挿
入損失及びアイソレーシヨン特性を示す。この図４より
実施例に示すＤＰＤＴスイツチ１２はシヤントＦＥＴの
数が図８に示す従来型のＤＰＤＴスイツチの半分でるに
も係わらず同等の特性が得られることが分かる。因に図
４はシリーズＦＥＴのゲート幅を 0.8〔mm〕とし、シヤ
ントＦＥＴのゲート幅を0.15〔mm〕としたときに得られ
る特性である。
【００２９】同様に、信号線路ＲＦ２−ＲＦ３間をオン
状態にして第２のアンテナ２で受信された電波を受信部
４で受信したい場合には、第１の制御バイアス電圧ＣＴ
Ｌ１を「Ｌ」レベルに立ち下げる一方、これと対をなす
制御バイアス電圧Ｉ（Inverse ）ＣＴＬ１を「Ｈ」レベ
ルに立ち上げる。またこのとき第２の制御バイアス電圧
ＣＴＬ２を「Ｈ」レベルに立ち上げる一方、これと対を
なす制御バイアス電圧Ｉ（Inverse ）ＣＴＬ２を「Ｌ」
レベルに立ち下げれば良い。このようにすれば第２のア
ンテナ２で受信された電波を感度良く受信することがで
きる。なお信号線路ＲＦ３−ＲＦ４間をオン状態にする
又は信号線路ＲＦ４−ＲＦ１間をオン状態にする送信時
の動作も同様である。
状態にして第２のアンテナ２で受信された電波を受信部
４で受信したい場合には、第１の制御バイアス電圧ＣＴ
Ｌ１を「Ｌ」レベルに立ち下げる一方、これと対をなす
制御バイアス電圧Ｉ（Inverse ）ＣＴＬ１を「Ｈ」レベ
ルに立ち上げる。またこのとき第２の制御バイアス電圧
ＣＴＬ２を「Ｈ」レベルに立ち上げる一方、これと対を
なす制御バイアス電圧Ｉ（Inverse ）ＣＴＬ２を「Ｌ」
レベルに立ち下げれば良い。このようにすれば第２のア
ンテナ２で受信された電波を感度良く受信することがで
きる。なお信号線路ＲＦ３−ＲＦ４間をオン状態にする
又は信号線路ＲＦ４−ＲＦ１間をオン状態にする送信時
の動作も同様である。
【００３０】以上の構成によれば、ＴＤＭＡ通信方式に
着目して、互いに向かい合う２組のシリーズＦＥＴ１１
及びＦＥＴ１３と、シリーズＦＥＴ１２及びＦＥＴ１４
とにそれぞれ同じ制御バイアス電圧を印加することと
し、その際、互いに隣接する組のシリーズＦＥＴにはそ
のゲートに印加される制御バイアス電圧を相補的に制御
し、またシヤントＦＥＴをそれぞれ相補的な制御バイア
ス電圧で制御するようにしたことにより、低挿入損失と
高アイソレーシヨンとを同時に実現できる小型ＤＰＤＴ
スイツチ１２を実現することができる。また４系統の制
御線と２組の相補的な制御バイアス電圧といつた最小の
構成でＤＰＤＴスイツチをスイツチング制御できるた
め、従来に比してＩＣパツケージが小型かつ端子数の少
ないＤＰＤＴスイツチを実現することができる。
着目して、互いに向かい合う２組のシリーズＦＥＴ１１
及びＦＥＴ１３と、シリーズＦＥＴ１２及びＦＥＴ１４
とにそれぞれ同じ制御バイアス電圧を印加することと
し、その際、互いに隣接する組のシリーズＦＥＴにはそ
のゲートに印加される制御バイアス電圧を相補的に制御
し、またシヤントＦＥＴをそれぞれ相補的な制御バイア
ス電圧で制御するようにしたことにより、低挿入損失と
高アイソレーシヨンとを同時に実現できる小型ＤＰＤＴ
スイツチ１２を実現することができる。また４系統の制
御線と２組の相補的な制御バイアス電圧といつた最小の
構成でＤＰＤＴスイツチをスイツチング制御できるた
め、従来に比してＩＣパツケージが小型かつ端子数の少
ないＤＰＤＴスイツチを実現することができる。
【００３１】（２）実装回路例 続いて図５に、各信号線路ＲＦ１−ＲＦ２、ＲＦ２−Ｒ
Ｆ３、ＲＦ３−ＲＦ４、ＲＦ４−ＲＦ１に接続されるシ
リーズＦＥＴ及び入出力端子ＲＦ１及びＲＦ３に接続さ
れるシヤントＦＥＴをそれぞれ３段構成とした場合の実
施例を説明する。この図５に示すＤＰＤＴスイツチの基
本構成は図２に示すＤＰＤＴスイツチの構成と同じであ
り、各信号線路に接続されるＦＥＴの段数を除いて同様
の構成を有している。なおこの実施例の場合、各ＦＥＴ
のゲートにはバイアス供給用に高インピーダンス素子で
ある抵抗Ｒg を接続している。
Ｆ３、ＲＦ３−ＲＦ４、ＲＦ４−ＲＦ１に接続されるシ
リーズＦＥＴ及び入出力端子ＲＦ１及びＲＦ３に接続さ
れるシヤントＦＥＴをそれぞれ３段構成とした場合の実
施例を説明する。この図５に示すＤＰＤＴスイツチの基
本構成は図２に示すＤＰＤＴスイツチの構成と同じであ
り、各信号線路に接続されるＦＥＴの段数を除いて同様
の構成を有している。なおこの実施例の場合、各ＦＥＴ
のゲートにはバイアス供給用に高インピーダンス素子で
ある抵抗Ｒg を接続している。
【００３２】さてこの図５に示すＤＰＤＴスイツチ２２
について得られる挿入損失とアイソレーシヨン特性を図
６に示す。なお図６はシリーズＦＥＴ１１Ａ〜１１Ｃ、
ＦＥＴ１２Ａ〜１２Ｃ、ＦＥＴ１３Ａ〜１３Ｃ、ＦＥＴ
１４Ａ〜１４Ｃとしてそのゲート幅が図２で説明したＦ
ＥＴのゲート幅に対して３倍の 2.4〔mm〕のものを用
い、シヤントＦＥＴ１５Ａ〜１５Ｃ、ＦＥＴ１６Ａ〜１
６Ｃとしてそのゲート幅が図２で説明したＦＥＴのゲー
ト幅に対して約５倍の 0.8〔mm〕のものを用いるものと
する。
について得られる挿入損失とアイソレーシヨン特性を図
６に示す。なお図６はシリーズＦＥＴ１１Ａ〜１１Ｃ、
ＦＥＴ１２Ａ〜１２Ｃ、ＦＥＴ１３Ａ〜１３Ｃ、ＦＥＴ
１４Ａ〜１４Ｃとしてそのゲート幅が図２で説明したＦ
ＥＴのゲート幅に対して３倍の 2.4〔mm〕のものを用
い、シヤントＦＥＴ１５Ａ〜１５Ｃ、ＦＥＴ１６Ａ〜１
６Ｃとしてそのゲート幅が図２で説明したＦＥＴのゲー
ト幅に対して約５倍の 0.8〔mm〕のものを用いるものと
する。
【００３３】そしてＤＰＤＴスイツチを小型プラスチツ
クモールドパツケージに実装した際に得られる挿入損失
とアイソレーシヨン特性との測定結果を表したのが図６
である。図６より 2〔ＧHz〕帯における挿入損失が 0.6
〔dB〕以下と低く、アイソレーシヨン特性が25〔dB〕以
上と高いことが分かる。このようにＴＤＭＡ通信方式に
着目し、最小限のＦＥＴの構成と制御方法でＤＰＤＴス
イツチ回路を形成してシヤントＦＥＴの個数を減らした
ことにより、コストの削減と制御端子の減少とを同時に
実現できるスイツチ半導体集積回路を実現できる。かく
してＩＣパツケージの小さいスイツチ半導体集積回路を
得ることができる。
クモールドパツケージに実装した際に得られる挿入損失
とアイソレーシヨン特性との測定結果を表したのが図６
である。図６より 2〔ＧHz〕帯における挿入損失が 0.6
〔dB〕以下と低く、アイソレーシヨン特性が25〔dB〕以
上と高いことが分かる。このようにＴＤＭＡ通信方式に
着目し、最小限のＦＥＴの構成と制御方法でＤＰＤＴス
イツチ回路を形成してシヤントＦＥＴの個数を減らした
ことにより、コストの削減と制御端子の減少とを同時に
実現できるスイツチ半導体集積回路を実現できる。かく
してＩＣパツケージの小さいスイツチ半導体集積回路を
得ることができる。
【００３４】（３）他の実施例 なお上述の実施例においては、ＦＥＴとしてシングルゲ
ートＦＥＴを用いる場合について述べたが、本発明はこ
れに限らず、マルチゲートＦＥＴを用いる場合にも適用
し得る。また上述の実施例においては、ＦＥＴとして接
合型ＦＥＴを用いる場合について述べたが、本発明はこ
れに限らず、他の構造のＦＥＴを用いる場合に広く適用
し得る。
ートＦＥＴを用いる場合について述べたが、本発明はこ
れに限らず、マルチゲートＦＥＴを用いる場合にも適用
し得る。また上述の実施例においては、ＦＥＴとして接
合型ＦＥＴを用いる場合について述べたが、本発明はこ
れに限らず、他の構造のＦＥＴを用いる場合に広く適用
し得る。
【００３５】さらに上述の実施例においては、シヤント
ＦＥＴのドレイン又はソースをグランドに直接接続する
場合について述べたが、本発明はこれに限らず、シヤン
トＦＥＴのドレイン又はソースとグランド間に直流分を
カツトする容量を設ける場合にも適用し得る。このよう
に直流分をカツトする容量を用いれば、シヤントＦＥＴ
のドレイン又はソースに印加されるバイアス電圧を任意
の値に設定することができる。
ＦＥＴのドレイン又はソースをグランドに直接接続する
場合について述べたが、本発明はこれに限らず、シヤン
トＦＥＴのドレイン又はソースとグランド間に直流分を
カツトする容量を設ける場合にも適用し得る。このよう
に直流分をカツトする容量を用いれば、シヤントＦＥＴ
のドレイン又はソースに印加されるバイアス電圧を任意
の値に設定することができる。
【００３６】例えばドレイン又はソースを適当な正の電
圧に設定することができれば、各ＦＥＴのゲートに印加
する制御バイアス電圧ＣＴＬ１及びＣＴＬ２を正電圧の
みとしてもソース及びドレインに対するゲート電位を相
対的に負電位に設定することもでき、全体として正電源
だけでスイツチング動作させることができるＤＰＤＴス
イツチを実現することができる。
圧に設定することができれば、各ＦＥＴのゲートに印加
する制御バイアス電圧ＣＴＬ１及びＣＴＬ２を正電圧の
みとしてもソース及びドレインに対するゲート電位を相
対的に負電位に設定することもでき、全体として正電源
だけでスイツチング動作させることができるＤＰＤＴス
イツチを実現することができる。
【００３７】また上述の実施例においては、ＩＣパツケ
ージとしてプラスチツクパツケージを用いる場合につい
て述べたが、本発明はこれに限らず、他の材質のパツケ
ージを用いても良い。さらに上述の実施例においては、
本発明に係るＤＰＤＴスイツチを実装する装置例として
通信端末装置について述べたが、本発明はこれに限ら
ず、他の電子機器に実装する場合にも広く適用し得る。
ージとしてプラスチツクパツケージを用いる場合につい
て述べたが、本発明はこれに限らず、他の材質のパツケ
ージを用いても良い。さらに上述の実施例においては、
本発明に係るＤＰＤＴスイツチを実装する装置例として
通信端末装置について述べたが、本発明はこれに限ら
ず、他の電子機器に実装する場合にも広く適用し得る。
【００３８】
【発明の効果】上述のように本発明によれば、リング状
に配置される４つの信号経路に４つの電界効果トランジ
スタ段をシリーズに接続すると共に、２つの信号線路を
挟んだ対向する位置に信号線路に対してシヤントの位置
となる２つの電界効果トランジスタ段を接続して高周波
用のスイツチを構成し、これら４つの信号線路のうち対
向する位置の信号線路に対して同じ制御電圧を印加し、
かつ隣合う信号線路に対して互いに相補的な制御電圧を
印加することにより、信号線路に対してシヤントの位置
に接続される電界効果トランジスタ段の数及びスイツチ
の制御に必要な制御線の数を従来に比して削減すること
ができる回路規模の小さいスイツチ半導体集積回路を実
現できる。
に配置される４つの信号経路に４つの電界効果トランジ
スタ段をシリーズに接続すると共に、２つの信号線路を
挟んだ対向する位置に信号線路に対してシヤントの位置
となる２つの電界効果トランジスタ段を接続して高周波
用のスイツチを構成し、これら４つの信号線路のうち対
向する位置の信号線路に対して同じ制御電圧を印加し、
かつ隣合う信号線路に対して互いに相補的な制御電圧を
印加することにより、信号線路に対してシヤントの位置
に接続される電界効果トランジスタ段の数及びスイツチ
の制御に必要な制御線の数を従来に比して削減すること
ができる回路規模の小さいスイツチ半導体集積回路を実
現できる。
【図１】本発明に係るスイツチ半導体集積回路を実装し
た装置例の説明に供する略線図である。
た装置例の説明に供する略線図である。
【図２】ＤＰＤＴスイツチの基本構成を示す接続図であ
る。
る。
【図３】図２に示すＤＰＤＴスイツチの動作説明に供す
る図表である。
る図表である。
【図４】図２に示すＤＰＤＴスイツチの挿入損失及びア
イソレーシヨン特性を示す特性曲線図である。
イソレーシヨン特性を示す特性曲線図である。
【図５】実装時に用いられるＤＰＤＴスイツチの回路例
を示す接続図である。
を示す接続図である。
【図６】図５に示すＤＰＤＴスイツチの挿入損失及びア
イソレーシヨン特性を示す特性曲線図である。
イソレーシヨン特性を示す特性曲線図である。
【図７】ＳＰＤＴスイツチを２個用いた２アンテナ式の
携帯端末の信号処理部を示す接続図である。
携帯端末の信号処理部を示す接続図である。
【図８】シヤントＦＥＴを４個用いる従来型のＤＰＤＴ
スイツチの構成を示す接続図である。
スイツチの構成を示す接続図である。
【図９】図８に示すＤＰＤＴスイツチの挿入損失及びア
イソレーシヨン特性を示す特性曲線図である。
イソレーシヨン特性を示す特性曲線図である。
１、２……アンテナ、３……送信部、４……受信部、１
１……通信端末装置、１２、２２……ＤＰＤＴスイツ
チ。
１……通信端末装置、１２、２２……ＤＰＤＴスイツ
チ。
フロントページの続き (56)参考文献 特開 平９−8627（ＪＰ，Ａ) 特開 平１−300628（ＪＰ，Ａ) 特開 平４−105417（ＪＰ，Ａ) 特開 平６−140959（ＪＰ，Ａ) 特開 平７−50559（ＪＰ，Ａ) 特開 平６−232604（ＪＰ，Ａ) 特開 平６−314985（ＪＰ，Ａ) 特開 平１−149131（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 1/44 H01P 1/15 H03H 11/02 H03K 17/693
Claims (7)
- 【請求項１】第１の信号端子と受信部に接続される第２
の信号端子とを連絡する第１の信号経路に対してシリー
ズに接続された第１の電界効果トランジスタ段と、 上記第２の信号端子と第３の信号端子とを連絡する第２
の信号経路に対してシリーズに接続された第２の電界効
果トランジスタ段と、 上記第３の信号端子と送信部に接続される第４の信号端
子とを連絡する第３の信号経路に対してシリーズに接続
された第３の電界効果トランジスタ段と、 上記第４の信号端子と上記第１の信号端子とを連絡する
第４の信号経路に対してシリーズに接続された第４の電
界効果トランジスタ段と、 上記第１の信号端子と基準電位との間に接続された第５
の電界効果トランジスタ段と、 上記第３の信号端子と上記基準電位との間に接続された
第６の電界効果トランジスタ段と、 第１の制御電圧を上記第１及び第３の電界効果トランジ
スタ段の制御端子に印加する第１の制御線と、 上記第１の制御電圧に対して相補的な制御電圧を上記第
２及び第４の電界効果トランジスタ段の制御端子に印加
する第２の制御線と、 第２の制御電圧を上記第５の電界効果トランジスタ段の
制御端子に印加する第３の制御線と、 上記第２の制御電圧に対して相補的な制御電圧を上記第
６の電界効果トランジスタ段の制御端子に印加する第４
の制御線とを具えことを特徴とするスイツチ半導体集積
回路。 - 【請求項２】上記第５及び第６の電界効果トランジスタ
段と上記基準電位とはそれぞれ、第１及び第２の容量を
介して接続されていることを特徴とする請求項１に記載
のスイツチ半導体集積回路。 - 【請求項３】上記第１及び第３の電界効果トランジスタ
段の制御端子と上記第１の制御線との間、及び上記第２
及び第４の電界効果トランジスタ段の制御端子と上記第
２の制御線との間にはそれぞれ高インピーダンス素子が
接続されていることを特徴とする請求項１に記載のスイ
ツチ半導体集積回路。 - 【請求項４】第１の信号端子と第２の信号端子とを連絡
する第１の信号経路に対してシリーズに接続された第１
の電界効果トランジスタ段と、 上記第２の信号端子と第３の信号端子とを連絡する第２
の信号経路に対してシリーズに接続された第２の電界効
果トランジスタ段と、 上記第３の信号端子と第４の信号端子とを連絡する第３
の信号経路に対してシリーズに接続された第３の電界効
果トランジスタ段と、 上記第４の信号端子と上記第１の信号端子とを連絡する
第４の信号経路に対してシリーズに接続された第４の電
界効果トランジスタ段と、 上記第１の信号端子と基準電位との間に接続された第５
の電界効果トランジスタ段と、 上記第３の信号端子と上記基準電位との間に接続された
第６の電界効果トランジスタ段と、 第１の制御電圧を上記第１及び第３の電界効果トランジ
スタ段の制御端子に印加する第１の制御線と、 上記第１の制御電圧に対して相補的な制御電圧を上記第
２及び第４の電界効果トランジスタ段の制御端子に印加
する第２の制御線と、 第２の制御電圧を上記第５の電界効果トランジスタ段の
制御端子に印加する第３の制御線と、 上記第２の制御電圧に対して相補的な制御電圧を上記第
６の電界効果トランジスタ段の制御端子に印加する第４
の制御線と を具え、 上記電界効果トランジスタ段は、 複数の電界効果トランジスタを直列接続してなる直列回
路である ことを特徴とするスイツチ半導体集積回路。 - 【請求項５】第１の信号端子と第２の信号端子とを連絡
する第１の信号経路に対してシリーズに接続された第１
の電界効果トランジスタ段と、 上記第２の信号端子と第３の信号端子とを連絡する第２
の信号経路に対してシリーズに接続された第２の電界効
果トランジスタ段と、 上記第３の信号端子と第４の信号端子とを連絡する第３
の信号経路に対してシリーズに接続された第３の電界効
果トランジスタ段と、 上記第４の信号端子と上記第１の信号端子とを連絡する
第４の信号経路に対してシリーズに接続された第４の電
界効果トランジスタ段と、 上記第１の信号端子と基準電位との間に接続された第５
の電界効果トランジスタ段と、 上記第３の信号端子と上記基準電位との間に接続された
第６の電界効果トランジスタ段と、 第１の制御電圧を上記第１及び第３の電界効果トランジ
スタ段の制御端子に印加する第１の制御線と、 上記第１の制御電圧に対して相補的な制御電圧を上記第
２及び第４の電界効果トランジスタ段の制御端子に印加
する第２の制御線と、 第２の制御電圧を上記第５の電界効果トランジスタ段の
制御端子に印加する第３の制御線と、 上記第２の制御電圧に対して相補的な制御電圧を上記第
６の電界効果トランジスタ段の制御端子に印加する第４
の制御線と を具え、 上記電界効果トランジスタ段を構成する電界効果トラン
ジスタはそれぞれ、マルチゲート電界効果トランジスタ
である ことを特徴とする半導体集積回路 - 【請求項６】上記電界効果トランジスタ段を構成する電
界効果トランジスタはそれぞれ、ガリウムヒ素接合型電
界効果トランジスタであることを特徴とする請求項１に
記載のスイツチ半導体集積回路。 - 【請求項７】第１の信号端子と第２の信号端子とを連絡
する第１の信号経路に対してシリーズに接続された第１
の電界効果トランジスタ段と、上記第２の信号端子と第
３の信号端子とを連絡する第２の信号経路に対してシリ
ーズに接続された第２の電界効果トランジスタ段と、上
記第３の信号端子と第４の信号端子とを連絡する第３の
信号経路に対してシリーズに接続された第３の電界効果
トランジスタ段と、上記第４の信号端子と上記第１の信
号端子とを連絡する第４の信号経路に対してシリーズに
接続された第４の電界効果トランジスタ段と、上記第１
の信号端子と基準電位との間に接続された第５の電界効
果トランジスタ段と、上記第３の信号端子と上記基準電
位との間に接続された第６の電界効果トランジスタ段
と、第１の制御電圧を上記第１及び第３の電界効果トラ
ンジスタ段の制御端子に印加する第１の制御線と、上記
第１の制御電圧に対して相補的な制御電圧を上記第２及
び第４の電界効果トランジスタ段の制御端子に印加する
第２の制御線と、第２の制御電圧を上記第５の電界効果
トランジスタ段の制御端子に印加する第３の制御線と、
上記第２の制御電圧に対して相補的な制御電圧を上記第
６の電界効果トランジスタ段の制御端子に印加する第４
の制御線とを有するスイツチ半導体集積回路と、 上記第１及び第３の信号端子に電気的に接続された第１
及び第２のアンテナと、 上記第２の信号端子に接続され、上記第１又は第２のア
ンテナにおいて受信された高周波信号を入力する受信部
と、 上記第４の信号端子に接続され、高周波信号を上記第１
又は第２のアンテナに出力する送信部とを具えることを
特徴とする通信端末装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22703895A JP3332194B2 (ja) | 1995-08-10 | 1995-08-10 | スイツチ半導体集積回路及び通信端末装置 |
| US08/686,864 US5812939A (en) | 1995-08-10 | 1996-08-01 | Switch semiconductor integrated circuit and communication terminal device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22703895A JP3332194B2 (ja) | 1995-08-10 | 1995-08-10 | スイツチ半導体集積回路及び通信端末装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0955682A JPH0955682A (ja) | 1997-02-25 |
| JP3332194B2 true JP3332194B2 (ja) | 2002-10-07 |
Family
ID=16854561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22703895A Expired - Lifetime JP3332194B2 (ja) | 1995-08-10 | 1995-08-10 | スイツチ半導体集積回路及び通信端末装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5812939A (ja) |
| JP (1) | JP3332194B2 (ja) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19635175A1 (de) * | 1996-08-29 | 1998-03-05 | Philips Patentverwaltung | Telekommunikationsgerät mit als Ringschaltung ausgeführter Schaltvorrichtung |
| AUPO546797A0 (en) * | 1997-03-05 | 1997-03-27 | Commonwealth Scientific And Industrial Research Organisation | A high frequency multi-port switching circuit |
| US6256495B1 (en) * | 1997-09-17 | 2001-07-03 | Agere Systems Guardian Corp. | Multiport, multiband semiconductor switching and transmission circuit |
| US5990580A (en) * | 1998-03-05 | 1999-11-23 | The Whitaker Corporation | Single pole double throw switch |
| JP2002507074A (ja) | 1998-03-11 | 2002-03-05 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 移動無線及び移動電話装置のための集積回路 |
| JP2001285122A (ja) * | 2000-03-31 | 2001-10-12 | Murata Mfg Co Ltd | 移動体通信装置及びそれに用いる高周波複合部品 |
| JP3831575B2 (ja) * | 2000-05-15 | 2006-10-11 | 三洋電機株式会社 | 化合物半導体スイッチ回路装置 |
| US6580107B2 (en) | 2000-10-10 | 2003-06-17 | Sanyo Electric Co., Ltd. | Compound semiconductor device with depletion layer stop region |
| JP3736356B2 (ja) * | 2001-02-01 | 2006-01-18 | 日本電気株式会社 | 高周波スイッチ回路 |
| JP2002246942A (ja) * | 2001-02-19 | 2002-08-30 | Sony Corp | スイッチ装置および携帯通信端末装置 |
| JP2002289790A (ja) | 2001-03-27 | 2002-10-04 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
| JP3616343B2 (ja) * | 2001-03-27 | 2005-02-02 | 松下電器産業株式会社 | 高周波スイッチ回路およびそれを用いた通信端末装置 |
| GB2374203A (en) * | 2001-04-06 | 2002-10-09 | Alexander Dodd | Transmit / receive antenna system with higher receive gain |
| TW530455B (en) | 2001-04-19 | 2003-05-01 | Sanyo Electric Co | Switch circuit device of compound semiconductor |
| JP2002353411A (ja) * | 2001-05-25 | 2002-12-06 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| JP3813869B2 (ja) | 2001-12-20 | 2006-08-23 | 松下電器産業株式会社 | 電界効果トランジスタスイッチ回路 |
| US6903596B2 (en) * | 2003-03-17 | 2005-06-07 | Mitsubishi Electric & Electronics U.S.A., Inc. | Method and system for impedance matched switching |
| JP4202852B2 (ja) * | 2003-08-27 | 2008-12-24 | 株式会社ルネサステクノロジ | 通信用電子部品および送受信切替え用半導体装置 |
| US7719343B2 (en) | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
| US7340233B2 (en) * | 2004-03-29 | 2008-03-04 | Intel Corporation | Integrated circuit and methods for third sub harmonic up conversion and down conversion of signals |
| US7221207B2 (en) * | 2004-06-04 | 2007-05-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor switching circuit for switching the paths of a high frequency signal in a mobile communications unit |
| EP1774620B1 (en) | 2004-06-23 | 2014-10-01 | Peregrine Semiconductor Corporation | Integrated rf front end |
| DE102005049247B4 (de) * | 2004-11-05 | 2018-06-07 | Infineon Technologies Ag | Hochfrequenzschalttransistor und Hochfrequenzschaltung |
| US7890891B2 (en) * | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| US7719383B2 (en) * | 2007-04-30 | 2010-05-18 | Zeji Gu | High isolation electronic multiple pole multiple throw switch |
| US7816996B2 (en) * | 2007-12-18 | 2010-10-19 | Zeji Gu | Non-reflective MPNT switch |
| EP3346611B1 (en) | 2008-02-28 | 2021-09-22 | pSemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| US9030248B2 (en) * | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
| EP2330735A3 (en) | 2008-07-18 | 2012-04-04 | Peregrine Semiconductor Corporation | Operational transconductance amplifier |
| US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
| US8208867B2 (en) * | 2009-04-09 | 2012-06-26 | Apple Inc. | Shared multiband antennas and antenna diversity circuitry for electronic devices |
| US8222949B2 (en) * | 2010-07-08 | 2012-07-17 | Triquint Semiconductor, Inc. | Balanced switch including series, shunt, and return transistors |
| WO2012023401A1 (ja) * | 2010-08-18 | 2012-02-23 | 株式会社村田製作所 | 半導体スイッチ回路 |
| US20130252562A1 (en) * | 2010-09-21 | 2013-09-26 | Dsp Group, Ltd. | High power high isolation low current cmos rf switch |
| CN103201954A (zh) * | 2010-09-21 | 2013-07-10 | Dsp集团有限公司 | Cmos工艺中的rf开关实现方式 |
| US9413362B2 (en) | 2011-01-18 | 2016-08-09 | Peregrine Semiconductor Corporation | Differential charge pump |
| JP5958814B2 (ja) * | 2012-08-10 | 2016-08-02 | 国立大学法人広島大学 | 半導体スイッチ回路及び異常組織検出装置 |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9735854B2 (en) * | 2016-01-18 | 2017-08-15 | Qorvo Us, Inc. | Systems for antenna swapping switching and methods of operation thereof |
| US9793972B1 (en) | 2016-04-04 | 2017-10-17 | Qorvo Us, Inc. | Multiple-input multiple-output (MIMO) antenna swapping circuit |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
-
1995
- 1995-08-10 JP JP22703895A patent/JP3332194B2/ja not_active Expired - Lifetime
-
1996
- 1996-08-01 US US08/686,864 patent/US5812939A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5812939A (en) | 1998-09-22 |
| JPH0955682A (ja) | 1997-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3332194B2 (ja) | スイツチ半導体集積回路及び通信端末装置 | |
| EP0723338B1 (en) | Switching circuit | |
| JP3441236B2 (ja) | 半導体集積回路装置 | |
| KR100389465B1 (ko) | 스위치회로및복합스위치회로 | |
| CN102185594B (zh) | 单极多掷开关 | |
| US6999786B2 (en) | Switch device and portable communication terminal | |
| US7505790B2 (en) | Antenna diversity switch of wireless dual-mode co-existence systems | |
| JP3616343B2 (ja) | 高周波スイッチ回路およびそれを用いた通信端末装置 | |
| JP2848502B2 (ja) | マイクロ波半導体スイッチ | |
| KR101394699B1 (ko) | 반도체 집적 회로 장치 및 고주파 모듈 | |
| US20010040479A1 (en) | Electronic switch | |
| US20050079829A1 (en) | Antenna switch | |
| CN105322933A (zh) | 用于射频开关的系统和方法 | |
| JP3263798B2 (ja) | 半導体スイツチ | |
| JPH07303001A (ja) | 高周波スイッチ | |
| JP4870644B2 (ja) | ミリメートル波帯域制御回路用高隔離度スイッチ素子 | |
| JP2004201262A (ja) | 増幅機能を備えたアンテナスイッチングモジュール | |
| JP3473790B2 (ja) | 信号切換え装置及び複合信号切換え装置 | |
| JPH098501A (ja) | 高周波スイッチ | |
| JP4105183B2 (ja) | 高周波スイッチ回路装置 | |
| JP3393441B2 (ja) | 通信端末装置 | |
| JP3238616B2 (ja) | 半導体スイッチ回路 | |
| JPH06104718A (ja) | 半導体スイッチ回路 | |
| JPH0629811A (ja) | Ｆｅｔスイッチ | |
| JP3342791B2 (ja) | 高周波単極双投スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |