KR101394699B1 - 반도체 집적 회로 장치 및 고주파 모듈 - Google Patents

반도체 집적 회로 장치 및 고주파 모듈 Download PDF

Info

Publication number
KR101394699B1
KR101394699B1 KR1020070065321A KR20070065321A KR101394699B1 KR 101394699 B1 KR101394699 B1 KR 101394699B1 KR 1020070065321 A KR1020070065321 A KR 1020070065321A KR 20070065321 A KR20070065321 A KR 20070065321A KR 101394699 B1 KR101394699 B1 KR 101394699B1
Authority
KR
South Korea
Prior art keywords
node
signal
antenna
drain
source
Prior art date
Application number
KR1020070065321A
Other languages
English (en)
Other versions
KR20080001668A (ko
Inventor
아끼시게 나까지마
야스시 시게노
다까시 오가와
신니찌로 다까따니
신야 오사까베
도모유끼 이시까와
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20080001668A publication Critical patent/KR20080001668A/ko
Application granted granted Critical
Publication of KR101394699B1 publication Critical patent/KR101394699B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/007—Switching arrangements with several input- or output terminals with several outputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Electronic Switches (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

고차 고조파 왜곡 또는 IMD를 저감 가능한 반도체 집적 회로 장치 및 고주파 모듈을 제공한다. 예를 들면, 안테나 단자 ANT와 복수의 신호 단자 Txa, Rxb, Rxc사이에 각각 복수의 트랜지스터 Qa, Qb, Qc를 구비한 소위 안테나 스위치에 대하여, 전압 공급 회로 VD_BK를 형성한다. 전압 공급 회로 VD_BK는, 전압 공급 단자 Vdd로부터 전술한 복수의 신호 단자 Txa, Rxb, Rxc 중 적어도 2개의 신호 단자(예를 들면 Rxb, Rxc)를 향하여 각각 저항 소자 Radd1, Radd2를 통하여 전압을 공급하는 회로이다. 이것에 의해, 리크 등에 의해 저하한 안테나 전압 Vant를 상승시키는 것이 가능해져서, 예를 들면 오프 상태로 되어 있는 트랜지스터 Qb, Qc를 깊은 오프 상태로 하는 것이 가능하게 된다.
Figure R1020070065321
고차 고조파 왜곡, IMD, 트랜지스터, 안테나, 신호 단자, 저항 소자, 안테나 전압, 오프 상태

Description

반도체 집적 회로 장치 및 고주파 모듈{SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND RADIO FREQUENCY MODULE}
도 1은 본 발명의 일 실시 형태에 따른 반도체 집적 회로 장치에서, 그 기본개념을 설명하는 회로도.
도 2는 본 발명의 일 실시 형태에 따른 반도체 집적 회로 장치에서, 그 전체구성의 일례를 도시하는 블록도.
도 3은 도 2의 반도체 집적 회로 장치에서, 그 스위치 회로의 상세한 구성예를 도시하는 회로도.
도 4는 도 3에 도시한 전압 공급 회로 내의 저항 소자나 트리플 게이트 트랜지스터의 제조 방법의 일례를 도시하는 것으로서, (a)∼(c)는, 각 제조 단계에서의 디바이스 구조의 개략을 도시하는 단면도.
도 5는 W-CDMA부의 구성예를 도시하는 간이 블록도.
도 6은 본 발명의 전제로서 검토한 스위치 회로의 일례를 도시하는 것으로서, (a)는 그 구성예를 도시하는 회로도, (b)는 (a)에서의 온 디바이스의 등가 회로도, (c)는 그 동작예를 도시하는 설명도.
도 7은 도 6을 변형한 구성 및 동작의 일례를 도시하는 것으로서, (a)는 그 구성예를 도시하는 회로도, (b)는 (a)의 동작예를 도시하는 설명도.
<도면의 주요 부분에 대한 부호의 설명>
Q: 트랜지스터
R: 저항
REF: 회로
Vdd: 전압 공급 단자
Tx, Rx, TRx: 단자
C: 용량
ANT: 안테나 단자
VD＿BK: 전압 공급 회로
RF＿ML: 고주파 모듈
HPA＿ML 전력 증폭부
RF＿IC: 신호 처리부
SW: 스위치 회로
SAW: SAW 필터
LNA: 로우 노이즈 앰프
W＿PA: 파워 앰프
HPA: 파워 앰프
LPF: 로우 패스 필터
CNT＿IC: 제어부
DUP: 듀플렉서
D: 다이오드
CP: 승압 회로
Vant: 안테나 전압
IS: 절연막
LY: 층
EP: 에피택셜층
SUB: 기판
SD: 소스／도레인 배선
G: 게이트 배선
SH: 급전 배선
[특허 문헌 1] 일본 특개 평8-70245호 공보
[참고 문헌 1] 일본 특원 2004-353715호
[참고 문헌 2] 일본 특원 2005-181669호
[참고 문헌 3] 일본 특원 2005-250497호
[참고 문헌 4] 일본 특원 2005-250183호
본 발명은 반도체 집적 회로 장치 및 고주파 모듈에 관한 것으로, 특히, 이 동체 통신 기기 등에 탑재되는 안테나 스위치를 포함한 반도체 집적 회로 장치 및 고주파 모듈에 적용하기에 유효한 기술에 관한 것이다.
예를 들면, 특허 문헌 1에는, FET로 구성한 SPDT(Single Pole Double Throw)스위치에서, 상기 FET를 예를 들면 듀얼 게이트 FET로 하고, 그 제1 게이트와 소스 사이, 제2 게이트와 드레인 사이에 용량 소자를 접속한 구성이 기술되어 있다. 이에 의해, 저전압 동작 가능한 저왜곡 특성을 갖는 고주파 스위치(안테나 스위치)를 실현 가능하게 된다.
본원 발명자 등은, 본원에 앞서, 안테나 스위치에 관련된 비공지의 참고 문헌1, 참고 문헌 2, 참고 문헌 3 및 참고 문헌 4를 출원하고 있다. 본원 발명자 등은, 이들 문헌을 포함해서, 안테나 스위치의 기술에 관하여 검토를 행한 결과, 이하와 같은 것이 분명하게 되었다.
예를 들면, 휴대 전화 시스템은, 제2 세대 휴대 전화에서의 음성 통신, 무선 인터넷 외에, 제3 세대 휴대 전화의 등장에 의해, TV 전화, 무선 인터넷에 의한 음성(음악)·비디오 배신(配信)(distribution)이 가능하게 되는 등, 보다 높은 기능의 실현을 향해 발전을 를 계속하고 있다. 그 다양한 서비스 실현을 위해서, 통신 방식도 다양화하고 있어, GSM(Global System for Mobile Communications)의 통신 속도를 향상시킨 EDGE(Enhanced Data rate for GSM Evolution)나, W-CDMA(Wideband Code Division Multiple Access)가 고안되었다.
또한, 사용 주파수대도 가입자 수의 증가, 통신 방식의 다양화에 수반하여 증가하여, 유럽에서는, 900㎒대의 EGSM(Extended GSM)과 1.8㎓대의 DCS(Digital Cellular System)가 있다. 한편, 미국에서는 1.9㎓대의 PCS(Personal Communication Service)와 850㎒대의 GSM이 있다. 게다가, 2㎓대를 사용하는 W-CDMA가 더해져서, 멀티 밴드·멀티 모드화가 휴대 단말기의 필수적인 조건으로 되어 있다.
휴대 전화 세트 메이커에서는, 개발 리소스가 서비스 등의 소프트 개발에 시프트되어, 부품 등의 하드웨어는, 보다 다기능 복합화·소형화가 점점 더 가속되고 있다. 특히, 고주파 전력 증폭기(HPA) 모듈 등의 고주파 모듈에서는, 멀티 밴드·멀티 모드화 및 소형화가 필수로 되고, 이것에 수반하여 복수의 고주파 신호의 절환이 가능한 고성능 스위치 디바이스가 요구되고 있다. 예를 들면, 고주파 모듈에 탑재되는 안테나 스위치는, 이러한 멀티 밴드·멀티 모드화에 수반하여, SPDT로부터 SP4T, SP6T로 고기능화가 진행되고 있다. 안테나 스위치는, 위상 변조를 이용한 GSM 외에 위상 변조와 진폭 변조를 이용한 EDGE의 도입에 의해 고선형성이 요구되어, 소형화와 함께 저왜곡화 기술이 주요한 기술 과제로 되어 있다.
저왜곡화를 실현하는 회로적 수단으로서는, 예를 들면, 「특허 문헌 1」의 도 1 중의 FET2와 같이, 수신기와 안테나의 접속·절단을 행하는 디바이스인 FET의 다단 접속(삽입 손실의 관점으로부터 멀티 게이트화가 유효)이 고려되고 있다. 송신기로부터 보내어지는 대전력을 안테나측으로 절환할 때, 오프하고 있는 FET(「특허 문헌1」의 도 1 중의 FET2)가 온하지 않게 됨으로써, 송신기로부터 입력된 전력이, 수신계에 누설되지 않고 안테나에 출력되기 때문에, 저손실의 스위치를 실현할 수 있다. 이것은, 다단 접속함으로써 FET에 걸리는 RF 전압이 분산되어져, 1단 당의 RF 전압을 작게 할 수 있는 것에 더하여, 고조파 왜곡의 발생 요인인 게이트·소스 간 용량(Cgs), 게이트·드레인 간 용량(Cgd), 온 저항에 걸리는 RF 전압이 작아지므로, 오프하고 있는 FET가 송신기로부터 입력된 전력에 의해 잘못 온하지 않게 되기 때문이다.
이 멀티 게이트화에서의 또 다른 고조파 왜곡 개선책으로서, 「참고 문헌1」에 기술된 바와 같이, 듀얼 게이트 FET의 게이트·게이트 간의 중점에 전위 공급용 배선을 형성하는 기술을 들 수 있다. 그 결과, 중간 전위가 안정됨으로써, 고조파 왜곡을 저감할 수 있다. 「참고 문헌2」에서는, 「참고 문헌1」의 전위 공급용 배선의 접속 방법을 더 변경함으로써, 리크 전류에 의한 전위의 저하량을 억제하여, 고조파 왜곡을 개선하고 있다.
「참고 문헌 3」의 도 2에 도시하는 SP6T의 스위치 회로는, 「특허 문헌 1」이나 「참고 문헌 1, 2」의 기술 외에 추가로, 한층 더 저왜곡화를 위해 FET의 게이트에 승압 회로가 형성되어 있다. 또한, 새로운 휴대 전화 서비스에 필요한 DTM(Dual Transfer Mode)이라 불리는 음성 통신(GSM)과 데이터 통신(EDGE)을 동일한 통신 단위(프레임) 내에서 사용하는 통신 방식의 도입에 의해 발생한 상승 지연의 문제는, 이 「참고 문헌 3」의 도 2에 도시되어 있는 바와 같이, 안테나 단자에 리크 패스용 저항(27)을 형성함으로써 해결할 수 있다. 「참고 문헌 4」에서는, 「참고 문헌 3」의 리크 패스용 저항(27) 대신에, 스위치 제어 단자(FET의 게이트)에 역류 방지용 회로(예를 들면 다이오드)를 형성함으로써, 상승 지연의 문제를 해 결하고 있다.
이와 같이, 「특허 문헌 1」 및 「참고 문헌1∼4」의 기술에 의해 저왜곡의 SP6T 규모의 고성능의 안테나 스위치를 실현할 수 있다. 그러나, 더욱 고기능 서비스를 위해서 도입된 W-CDMA 시스템에 대응하기 위해서, 안테나 스위치는, 종래의 SP6T로부터 SP7T로 회로 규모를 확대할 필요성이 생겨져 있다. 또한, W-CDMA 시스템은, 고속 데이터 통신에 대응할 수 있는 시스템이기 때문에, 종래보다 넓은 대역에서 고선형성(저왜곡)이 요구되고 있다. W-CDMA 시스템에 요구되는 고선형성을 나타내는 특성으로서 IMD(intermodulation distortion)가 있다.
도 5는, W-CDMA부의 구성예를 도시하는 간이 블록도이다. W-CDMA용의 송신계(송신 단자) Tx와 수신계(수신 단자) Rx는, 듀플렉서 DUP을 통하여 안테나 스위치 회로 SW에 접속된다. 여기서 문제로 되는 것은, W-CDMA 대역에서의 Tx의 송신 주파수에 대하여, 대역 외 blocker 신호(방해파)가 안테나로부터 들어감으로써 안테나 스위치 회로 SW의 비선형성에 의해 Tx 신호와 믹싱을 일으켜서, Rx 신호 대역에 왜곡 신호가 누출하는 것이다. 이 누설량을 IMD로 하고, 그 양을 저감시킬 필요가 있다. IMD의 일반적 요구 사양은, GSM·PCS대에서 요구되고 있는 왜곡 특성인 고차 고조파 왜곡(2차:2HD, 3차:3HD)의 -40dBm 이하와 비교하여, -90dBm 이하로 매우 작은 값이다.
고차 고조파 왜곡(HD)의 발생은, 오프하고 있는 디바이스(안테나와 송신계 혹은 수신계를 접속·절단하는 디바이스)로부터 주로 발생하고, 그 개선책에 대해서는 「특허 문헌 1」 및 「참고 문헌1∼4」의 기술을 이용할 수 있다. IMD의 발 생 메커니즘도 고차 고조파 왜곡과 동일하게, 오프 디바이스가 갖는 비선형 요소 (주로 게이트·소스 간 용량, 게이트·드레인 간 용량의 전압 의존성의 비선형성)로부터 발생하는 왜곡이 대부분이다.
그러나, SP7T에의 확대에 수반하여 회로 규모가 커지면, 오프 디바이스의 수가 증가한다. 또한, 고차 고조파 왜곡(HD)의 저감은, 「참고 문헌3」에서 설명되어 있는 바와 같이, 승압 회로에 의해 안테나 전압 Vant(>4.0V)를 상승시킴으로써 오프 디바이스를 보다 깊은 오프 상태로 함으로써 실현할 수 있다. 그러나, W-CDMA 시스템에서는, 송신 파워가 24dBm(GSM대 송신 파워:35dBm)로 작기 때문에, 승압 회로가 기능하지 않고, 또한, 승압 회로로부터 발생하는 왜곡이 IMD 특성을 열화시키게 될 우려가 있기 때문에, 승압 회로를 상용할 수 없다. 이 결과, 왜곡(IMD) 특성이 열화하는 문제가 발생했다. 여기에서, 안테나 전압 Vant가 왜곡에 크게 영향을 주는 것을 도 6에 도시하는 간이 스위치 회로(SPDT)로 설명한다.
도 6은, 본 발명의 전제로서 검토한 스위치 회로의 일례를 도시하는 것이며, (a)는 그 구성예를 도시하는 회로도, (b)는 (a)에서의 온 디바이스의 등가 회로도, (c)는 그 동작예를 도시하는 설명도이다. 도 6의 (a)에 도시하는 스위치 회로는, 안테나 단자 ANT와 신호 단자 Tx1a의 사이에 트랜지스터 Q1을 구비하고, ANT와 신호 단자 Tx2a의 사이에 트랜지스터 Q2를 구비하고 있다. Q1은, 게이트에 제어 전압 Vdd(≒ 3.0V)가 인가됨으로써 온 상태로 되어 있고, Q2는 게이트에 0V가 인가됨으로써 오프 상태로 되어 있다.
온 상태의 Q1의 등가 회로는, 도 6의 (b)에 도시한 바와 같이 쇼트키 다이오 드와 온 저항(Ron) 등으로 나타낼 수 있다. 게이트에 Vdd가 인가되면, 쇼트키 다이오드는 순바이어스로 되기 때문에 도통 상태로 되어, 안테나 단자 ANT에 전압이 인가된다. 여기에서, 오프하고 있는 Q2의 게이트·소스 및 게이트·드레인을 통하여 흐르는 리크 전류를 Ileak로 하고 쇼트키 다이오드의 순방향 전압을 Vf로 하고 Q1의 게이트에 접속한 저항 소자를 Rg_Q1로 하면, 안테나 전압 Vant와 Vdd의 관계는, 수학식 1과 같이 된다.
Figure 112007047804666-pat00001
또한, 일반적 수치는 Vf≒ 0.4V, Rg_Q1≒15㏀, Ileak≒10㎂이다. 오프 상태의 Q2의 게이트·소스 간 전압 Vgs(게이트·드레인 간 전압 Vgd)는, 핀치 오프 전압 Vth(≒－1.0V)보다 깊은 -Vant로 되도록 설계되어 있다. 신호 단자 Tx1a로부터 파워 Pin(고주파 전압 Vin)이 입력되면, 오프하고 있는 Q2의 드레인·소스 간에는 고주파 전압 Vin이 발생한다. Vin과 Q2의 Vgs, Vgd의 관계식은, 수학식 2로 된다.
Figure 112007047804666-pat00002
트랜지스터는, 게이트 전극에 대하여 대칭의 구조로 되어 있으므로, Vgs=Vgd로 되어, Vgs=Vin/2로 된다. 따라서, Q2의 Vgs에는, 도 6의 (c)에 도시한 바와 같이, -Vant를 중심으로 진폭 Vin/2의 고주파 전압이 인가되게 된다. Q2의 게이트·소스 간 용량 Cgs의 전압 의존성은, 도 6의 (c)에 도시하는 비선형성을 갖고 있다. 왜곡(IMD, 2HD, 3HD)은, 이 비선형성이나, Vgs가 Vth 근방에 접근한 것에 의한 Q2의 의사 온 상태에 의해서 발생한다.
왜곡 저감을 위해서는, (1) Vgs의 고주파 전압 Vin/2를 작게 하거나, (2) -Vant를 보다 깊게 하여, Vth로부터 떨어뜨리거나, (3) Cgs의 전압 의존성을 작게 하거나, (4) Vth를 보다 얕게 하여, -Vant로부터 떨어뜨리는 것 등이 고려된다. 이 중, 회로 구성으로 실현할 수 있는 해결책은, (1), (2)이다. 우선, (1)에서 설명한 Vgs의 진폭 Vin/2를 작게 하기 위해서는, 오프하고 있는 Q2를 예를 들면 싱글 게이트 트랜지스터의 다단 접속으로 구성하고, Vin을 분할 배분하면 된다. 도 7은, 도 6을 변형한 구성 및 동작의 일례를 도시하는 것이며, (a)는 그 구성예를 도시하는 회로도, (b)는 (a)의 동작예를 도시하는 설명도이다.
도 7의 (a)에 도시하는 스위치 회로는, 도 6의 (a)의 트랜지스터 Q2가, 예를 들면 3단 접속의 싱글 게이트 트랜지스터 Q2_1, Q2_2, Q2_3로 치환된 구성으로 되어 있다. Vin은 변하지 않으므로, Q2_1의 일단에 인가되는 고주파 전압은, 1/3로 된다. 도 7의 (b)에 도시한 바와 같이, Vgs는 일단일 때와 비교하여 1/3로 작은 전압 진폭으로 되어, Cgs의 전압 비선형성이 작은 영역에서 동작시킬 수 있다. 또한, Vth로부터 떨어뜨릴 수 있으므로 깊은 오프 상태를 확보할 수 있어, 왜곡을 저감할 수 있다. 또한, 이 다단 접속(또는 멀티 게이트화)은, 온 상태에서의 삽입 손실과의 트레이드 오프로 되어, 본 발명자 등의 검토에 의하면, 트리플 게이트 2단(싱글 게이트 환산으로 6단 상당) 구성이 최적으로 된다.
한편, (2)로 설명한 -Vant를 보다 깊게 하여, Vth로부터 떨어뜨리기 위해서 는, Vdd를 크게 하는 방식이 고려된다. 그러나, 시스템 사양에서는, 저소비 전력 등의 관점으로부터 예를 들면 제어 전압 3.0V에서의 동작 보증이 필요하다. 또한, 전술한 바와 같이, 승압 회로에 의해 -Vant를 깊게 하는 것도 곤란하다. 또한, SP7T에 수반하여 회로 규모가 커지면 리크 전류가 증가하여, 안테나 전압 Vant(SP6T 회로 구성 시에는 예를 들면 Vant≒ 2.3V)를 저하시키게 된다. 그렇게 하면, 도 7의 (b)에 도시한 바와 같이 -V'ant(SP7T 회로 구성 시에는 예를 들면 V'ant≒ 1.9V)와 같은 전압 저하가 발생하여, Cgs의 비선형성이 강한 영역, 및 의사 온 영역으로 되게 되어, 왜곡이 증가하게 된다.
따라서, 본 발명의 목적의 하나는, 고차 고조파 왜곡 또는 IMD를 저감 가능한 반도체 집적 회로 장치 및 고주파 모듈을 제공하는 것에 있다. 본 발명의 상기 및 그 이외의 목적과 신규인 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명확하게 될 것이다.
본원에서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 다음과 같다.
본 발명에 따른 반도체 집적 회로 장치는, 안테나 노드와, 복수의 신호 노드와, 그들의 사이에 접속되는 복수의 트랜지스터로 이루어지는 안테나 스위치에서, 바이어스 전압이 인가되는 전압 공급 노드로부터 복수의 신호 노드 중 적어도 2개에 대하여, 각각 저항 소자를 통하여 전압을 공급하는 구성으로 되어 있다.
이와 같은 구성을 이용하면, 전압 공급 노드로부터 저항 소자 및 복수의 트 랜지스터(그 소스·드레인 사이 저항 소자)를 통하여 병렬 접속으로 안테나 노드에 대하여 바이어스 전압을 공급할 수 있다. 이것에 의해, 오프 상태의 트랜지스터가, 보다 깊은 오프 상태로 되어, 의사 온 상태로 되지 않고 Cgs의 비선형성이 작은 영역에서 동작하므로, 고차 고조파 왜곡 또는 IMD를 저감하는 것이 가능하게 된다. 또한, 전압 공급 노드에 접속하는 저항 소자의 저항값은, 안테나 노드에 대하여 저항 소자를 통하여 직접 바이어스 전압을 공급하는 경우의 저항값과 비교하여 어느 정도 크게 설정할 수 있기 때문에, 저항 소자 자신에 기인하는 고차 고조파 왜곡 또는 IMD에의 영향을 작게 할 수 있다.
또한, 전술한 바와 같은 구성에서, 저항 소자를 접속하는 신호 노드는, 저항 소자 자신에 기인하는 고차 고조파 왜곡 또는 IMD에의 영향을 작게 하기 위해서, 저전력 및/또는 저주파수의 신호가 입력 또는 출력되는 것을 선택하는 것이 바람직하다. 예를 들면, 복수의 신호 노드 중에, 저주파수대의 W-CDMA 방식용과, 그보다도 높은 주파수대를 이용하는 W-CDMA 방식용과, W-CDMA 방식보다 고전력을 이용하는 GSM 방식용 등이 포함될 경우, 선택하는 신호 노드의 1개를 저주파수대의 W-CDMA 방식용으로 하면 된다. 또한, 선택하는 신호 노드의 다른 1개는, 예를 들면, 반도체 집적 회로 장치가, 복수의 수신 노드를 묶어서 안테나 노드에 접속하기 위한 공통 트랜지스터를 구비하고 있는 경우, 이 공통 트랜지스터에서의 안테나 노드와 서로 다른 측의 노드로 하면 된다.
<발명을 실시하기 위한 최량의 형태>
이하의 실시 형태에 있어서는 편의상 그 필요가 있을 때는, 복수의 섹션 또 는 실시 형태로 분할하여 설명하지만, 특별히 명시한 경우를 제외하고, 그들은 서로 무관한 것이 아니라, 한쪽은 다른쪽의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관계에 있다. 또한, 이하의 실시 형태에서, 요소의 수 등(개수, 수치, 량, 범위 등을 포함함)으로 언급하는 경우, 특별히 명시한 경우 및 원리적으로 분명히 특정한 수에 한정되는 경우 등을 제외하고, 그 특정한 수에 한정되는 것은 아니고, 특정한 수 이상이어도 이하이어도 된다.
또한, 이하의 실시 형태에서, 그 구성 요소(요소 스텝 등도 포함함)는, 특별히 명시한 경우 및 원리적으로 분명히 필수적인 것으로 생각되는 경우 등을 제외하고, 반드시 필수적인 것은 아닌 것은 물론이다. 마찬가지로, 이하의 실시 형태에서, 구성 요소 등의 형상, 위치 관계 등으로 언급할 때에는, 특별히 명시한 경우 및 원리적으로 분명히 그렇지 않다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이것은, 상기 수치 및 범위에 대해서도 마찬가지이다.
이하, 본 발명의 실시 형태를 도면에 기초하여 상세하게 설명한다. 또한, 실시 형태를 설명하기 위한 전체 도면에 있어서, 동일한 부재에는 원칙으로서 동일한 부호를 붙이고, 그 반복 설명은 생략한다.
도 1은, 본 발명의 일 실시 형태에 따른 반도체 집적 회로 장치에서, 그 기본 개념을 설명하는 회로도이다. 도 1에 도시하는 반도체 집적 회로 장치는, 예를 들면, 안테나 단자(안테나 노드) ANT와 신호 단자(신호 노드) Txa의 사이에 소스·드레인이 접속된 트랜지스터 Qa와, ANT와 신호 단자 Rxb의 사이에 소스·드레인이 접속된 트랜지스터 Qb과, ANT와 신호 단자 Rxc의 사이에 소스·드레인이 접속된 트랜지스터 Qc를 포함하고 있다. 특별히 한정되는 것은 아니지만, 여기에서는, 신호 단자 Txa가 송신 단자(송신 노드)이며, 신호 단자 Rxb, Rxc가 수신 단자(수신 노드)이다. 신호 단자 Rxb, Rxc는, 각각 용량 소자 Cb, Cc를 통하여 50Ω 등의 종단 저항에 접속되어 있다.
트랜지스터 Qa는, 예를 들면 3단 접속의 싱글 게이트 트랜지스터 Q1a, Q2a, Q3a로 이루어지고, Q1a, Q2a, Q3a의 게이트에는, 각각 저항 소자 Rg1a, Rg2a, Rg3a가 접속되고, Q1a, Q2a, Q3a의 소스·드레인 사이에는, 각각 저항 소자 Rd1a, Rd2a, Rd3a가 접속된다. 마찬가지로, 트랜지스터 Qb 및 트랜지스터 Qc도, 각각 3단 접속의 싱글 게이트 트랜지스터 Q1b, Q2b, Q3b 및 Q1c, Q2c, Q3c로 이루어진다. Q1b, Q2b, Q3b의 게이트에는, 저항 소자 Rg1b, Rg2b, Rg3b가 접속되고, 소스·드레인 사이에는, 저항 소자 Rd1b, Rd2b, Rd3b가 접속된다. Q1c, Q2c, Q3c의 게이트에는, 저항 소자 Rg1c, Rg2c, Rg3c가 접속되고, 소스·드레인 사이에는, 저항 소자 Rd1c, Rd2c, Rd3c가 접속된다.
이와 같은 구성에서, 도 1의 반도체 집적 회로 장치는, 신호 단자 Rxb과 신호 단자 Rxc에 대하여 전압 공급 회로 VD_BK가 접속되어 있는 것이 주요한 특징으로 되어 있다. VD_BK는, 전압 공급 단자(전압 공급 노드, 전압) Vdd와, Vdd와 Rxb의 사이를 접속하는 저항 소자 Radd1과, Vdd와 Rxc의 사이를 접속하는 저항 소자 Radd2에 의해 구성된다. 이 전압 공급 회로 VD_BK를 이용함으로써 이하에 설명한 바와 같이, 고차 고조파 왜곡 또는 IMD를 저감하는 것이 가능하게 된다.
우선, 안테나 전압 Vant를 상승시켜서 -Vant를 보다 깊게 하는 수단의 하나로서, 안테나 단자 ANT에 대하여 직접적으로 바이어스 전압을 공급하는 방식이 생각된다. 이용할 수 있는 전압은, 트랜지스터의 온/오프용의 제어 전압과 같은 Vdd(≒ 3.0V)뿐이다. 따라서, 고저항을 통하여 안테나 단자 ANT에 직접 Vdd를 공급하는 회로가 생각된다. 여기에서 문제로 되는 것은, 그 접속 위치와 저항값이다.
저항값에 관해서, 도 7 등에서 설명한 바와 같이, 오프 상태의 트랜지스터는, Vant가 높게 될수록(-Vant가 깊어질수록) 바람직하다. 한편, 온 상태의 트랜지스터는, Vant가 높아지면, 게이트에 인가된 Vdd와 드레인(소스)의 전압 Vant의 차가 작아진다. 이것은, 게이트의 순바이어스가 작아지는 것에 대응하기 때문에, 결과적으로 온 저항 Ron이 증가하여, 삽입 손실이 증가하게 된다. 그 때문에, Vant와 Vdd의 차에는 한계점이 존재하고, 시뮬레이션에 의하면, 예를 들면, Vant는 Vdd보다 0.3V 정도 낮은 전압이 최적점으로서 구해졌다. Vdd=3.0V 시, Vant=2.7V를 실현하기 위한 저항값은, 리크 전류 Ileak을 10㎂로 가정한 조건에서는 50㏀ 정도로 된다.
그 한편, 저항값은, 그 자신에 기인하여 고주파 신호에 영향을 주지 않도록 하기 위하여 될 수 있는 한 큰 쪽이 바람직하다. 즉, 예를 들면 「참고 문헌3」에 기재된 바와 같이, 안테나 단자 ANT와 전압 공급 단자(단 「참고 문헌3」에서는 그라운드 단자) 사이에 저항 소자를 접속할 경우, 고차 고조파 왜곡(2HD, 3HD)에 영향을 주지 않기 위해서는, 그 저항값을 100㏀ 이상으로 할 필요가 있다. 따라서, 도 1에 도시한 회로 REF와 같은 접속 위치에서는, 고차 고조파 왜곡에 영향을 주지 않고, 또한 Vant를 2.7V에 가깝게 하기 위한 적절한 저항 소자 Radd의 값을 정하는 것이 곤란하다.
따라서, 이것을 해결하는 수단이, 도 1의 전압 공급 회로 VD_BK와 같이, 저항 소자의 접속 위치를, 안테나 단자 ANT로부터 트랜지스터 Qb를 개재하여 앞의 신호 단자 Rxb과, ANT로부터 다른 트랜지스터 Qc를 개재하여 앞의 신호 단자 Rxc의 2개소로 분할하고, 각각의 단자에 저항 소자를 통하여 전압을 공급하는 것이다. 그렇게 하면, 송신 시(Qa:온, Qb, Qc:오프시), 2개의 저항 소자 Radd1, Radd2는, 오프하고 있는 Qb(Q1b, Q2b, Q3b) 및 Qc(Q1c, Q2c, Q3c)의 드레인·소스 사이에 접속되어 있는 저항 소자 Rd를 통하여 병렬 접속되어 있는 것과 등가로 된다. 따라서, Radd1, Radd2의 각각의 저항값을, 예를 들면 50㏀의 2배에 상당하는 100㏀으로 할 수 있다.
또한, 여기서는 전압 공급 단자 Vdd로부터 2개소의 신호 단자를 향하여 병렬로 저항 소자를 접속하는 구성으로 되어 있지만, 마찬가지로 하여, Vdd로부터 3개소 이상의 신호 단자를 향하여 병렬로 저항 소자를 접속하는 것도 가능하다. 이 경우, 각 저항 소자의 저항값을 더욱 크게 할 수 있다. 단, 저항값을 크게 하거나, 저항 소자의 수를 증가시키면, 그 만큼 회로 면적이 증대하고, 또한, 기생 용량이나 기생 인덕턴스와 같은 불필요한 리액턴스 성분이 증대할 우려도 있다. 이 관점으로부터는, 저항 소자를 접속하는 신호 단자를 2개소로 하는 것이 바람직하다. 또한, 저항 소자의 접속 위치에 관하여, 실제의 저항 소자에는 리액턴스 성분 이 존재하기 때문에, 이것에 의한 영향이 작은 저주파 대역의 신호 단자나, 통과 전력이 작은 신호 단자에 접속하는 것이 유효하다.
이상, 도 1과 같은 반도체 집적 회로 장치를 이용하여, 고저항(예를 들면 100㏀)을 통하여 2개소의 신호 단자에 대하여 바이어스 전압 Vdd의 공급을 행함으로써, 리크 전류에 의해 저하한 안테나 전압 Vant를 상승시킬 수 있다. 그 결과, 오프 상태의 트랜지스터 Qb(Q1b, Q2b, Q3b) 및 Qc(Q1c, Q2c, Q3c)는, 보다 깊은 오프 상태로 되어, 의사 온 상태로 되지 않고 Cgs의 비선형성이 작은 영역에서 동작하므로, 고차 고조파 왜곡 또는 IMD를 저감하는 것이 가능하게 된다. 또한, 이 때에, 각 신호 단자에 접속되는 저항 소자는 저항값(예를 들면 100㏀)이 크기 때문에, 저항 소자 자신에 기인하는 고차 고조파 왜곡 또는 IMD의 특성 열화는 특별히 문제로 되지 않는다.
도 2는, 본 발명의 일 실시 형태에 따른 반도체 집적 회로 장치에서, 그 전체 구성의 일례를 도시하는 블록도이다. 도 2에 도시하는 반도체 집적 회로 장치는, 예를 들면, 무선 통신 시스템의 하나인 휴대 전화에서 이용되는 고주파 모듈 RF_ML이다. 고주파 모듈 RF_ML은, 전력 증폭부 HPA_ML과, 신호 처리부 RF_IC와, SAW(Surface Acoustic Wave) 필터 SAW1∼SAW3과, W-CDMA용 파워앰프 W_PA1, W_PA2와, 듀플렉서 DPU1, DPU2 등으로 구성된다. RF_IC는, 로우 노이즈 앰프 LNA1∼LNA5을 포함하고 있다. HPA_ML은, 파워앰프 HPA1, HPA2와, 로우 패스 필터 LPF1, LPF2와, 제어부 CNT_IC와, 스위치 회로 SW를 포함하고 있다.
스위치 회로 SW는, 안테나가 접속되는 안테나 단자 ANT에 대하여 7개의 신호 단자(송신 단자 Tx1, Tx2, 수신 단자 Rx2∼Rx4, 송수신 단자 TRx1, TRx5) 중 어느 하나를 접속하는, 소위 SP7T의 구성으로 되어 있다. 어느 것을 접속할지는, 제어부 CNT_IC가, 베이스밴드 회로(도시 생략)로부터의 제어 신호에 기초하여 선택한다. 1.71㎓∼1.91㎓대를 이용하는 PCS 방식 또는 DCS 방식의 송신 신호는, HPA1에서 증폭되고, LPF1을 통하여 송신 단자 Tx1에 입력된다. 900㎒대를 이용하는 GSM 방식의 송신 신호는, HPA2에서 증폭되고, LPF2를 통하여 송신 단자 Tx2에 입력된다. 그리고, 이들의 송신 신호는, 제어부 CNT_IC로부터의 선택에 의해 ANT를 통하여 출력된다. 또한, 이 때, 제어부 CNT_IC는, 베이스밴드 회로로부터의 제어 신호에 기초하여, HPA1 또는 HPA2의 증폭율 등도 제어한다.
또한, CNT_IC의 선택에 의해 ANT로부터 수신 단자 Rx4에 입력된 수신 신호는, SAW1에 의해 특정 주파수(PCS:1.9㎓대)의 신호가 선택되고, LNA1에 의해 증폭 후, 복조 회로(도시 생략) 등에 출력된다. 마찬가지로, 수신 단자 Rx3에 입력된 수신 신호는, SAW2에서 특정 주파수(DCS:1.8㎓대)의 선택 후에 LNA2에서 증폭되고, 수신 단자 Rx2에 입력된 수신 신호는, SAW3에서 특정 주파수(GSM:900㎒대)의 선택 후에 LNA5에서 증폭된다. 그리고, 이들의 증폭 신호는, 도시하지 않은 복조 회로 등에 출력된다.
2.1㎓대를 이용하는 W-CDMA 방식의 송신 신호는, W_PA1에서 증폭 후, DUP1에 의한 송수신 신호의 분별을 거쳐서 송수신 단자 TRx1에 입력되고, CNT_IC로부터의 선택에 의해 ANT를 통하여 출력된다. 한편, ANT로부터 TRx1에 입력된 수신 신호는, DUP1에 의한 분별을 거쳐서 LNA3에서 증폭되고, 도시하지 않은 복조 회로 등에 출력된다. 마찬가지로, 900㎒대를 이용하는 W-CDMA 방식의 송신 신호는, W_PA2에서 증폭 후, DUP2에 의한 송수신 신호의 분별을 거쳐서 송수신 단자 TRx5에 입력되고, CNT_IC로부터의 선택에 의해 ANT를 통하여 출력된다. 한편, ANT로부터 TRx5에 입력된 수신 신호는, DUP2에 의한 분별을 거쳐서 LNA4에서 증폭되고, 도시하지 않은 복조 회로 등에 출력된다.
도 3은, 도 2의 반도체 집적 회로 장치에서, 그 스위치 회로의 상세한 구성예를 도시하는 회로도이다. 도 3에 도시하는 스위치 회로 SW는, 전술한 PCS/DCS 송신용의 Tx1과, GSM 송신용의 Tx2와, 안테나 단자(안테나 노드) ANT와, W-CDMA(900㎒대) 송수신용의 TRx5와, W-CDMA(2.1㎓대) 송수신용의 TRx1과, PCS 수신용의 Rx4와, DCS 수신용의 Rx3과, GSM 수신용의 Rx2를 구비하고 있다.
Tx1과 ANT의 사이에는, 2단 접속의 트리플 게이트 트랜지스터 Q_t11, Q_t12로 이루어지는 트랜지스터 회로 Q_t1이 접속되고, Tx1과 그라운드 단자 GND의 사이에는, 2단 접속의 더블 게이트 트랜지스터 Q5_t11, Q5_t12로 이루어지는 트랜지스터 회로 Q5_t1이 접속된다. 마찬가지로, Tx2와 ANT의 사이에는, 2단 접속의 트리플 게이트 트랜지스터 Q_t21, Q_t22로 이루어지는 트랜지스터 회로 Q_t2가 접속되고, Tx2와 GND의 사이에는, 2단 접속의 더블 게이트 트랜지스터 Q5_t21, Q5_t22로 이루어지는 트랜지스터 회로 Q5_t2가 접속된다.
TRx5와 ANT의 사이에는, 2단 접속의 트리플 게이트 트랜지스터 Q_tr51, Q_tr52로 이루어지는 트랜지스터 회로 Q_tr5가 접속되고, TRx5와 GND의 사이에는, 2단 접속의 트리플 게이트 트랜지스터 Q5_tr51, Q5_tr52로 이루어지는 트랜지스터 회로 Q5_tr5가 접속된다. 마찬가지로, TRx1과 ANT의 사이에는, 2단 접속의 트리플 게이트 트랜지스터 Q_tr11, Q_tr12로 이루어지는 트랜지스터 회로 Q_tr1이 접속되고, TRx1과 GND의 사이에는, 2단 접속의 트리플 게이트 트랜지스터 Q5_tr11, Q5_tr12로 이루어지는 트랜지스터 회로 Q5_tr1이 접속된다.
또한, ANT와 수신 공통 노드 Ncom의 사이에는, 2단 접속의 트리플 게이트 트랜지스터 Qcom1, Qcom2로 이루어지는 트랜지스터 회로 Qcom이 접속된다. 그리고, 수신 공통 노드 Ncom과 Rx2의 사이에는, 싱글 게이트 트랜지스터 Q_r2가 접속되고, Rx2와 GND의 사이에는 싱글 게이트 트랜지스터 Q5_r2가 접속된다. 마찬가지로, Ncom과 Rx3의 사이에는, 싱글 게이트 트랜지스터 Q_r3이 접속되고, Rx3과 GND의 사이에는 싱글 게이트 트랜지스터 Q5_r3이 접속되고, 또한, Ncom과 Rx4의 사이에는, 싱글 게이트 트랜지스터 Q_r4가 접속되고, Rx4와 GND의 사이에는 싱글 게이트 트랜지스터 Q5_r4가 접속된다.
이와 같이, 각 신호 단자에는, ANT에 접속하기 위한 트랜지스터(또는 트랜지스터 회로) Q와, GND에 접속하기 위한 트랜지스터(또는 트랜지스터 회로) Q5가 형성되어 있다. 여기에서, Q_t1, Q_t2, Q_tr1, Q_tr5, Qcom은, 대전력이 인가되기 때문에, 저왜곡화를 위해서 트리플 게이트의 2단 구성(싱글 6단 상당)으로 되어 있고, 또한 W-CDMA용의 신호 단자 TRx1, TRx5와 GND 간에 접속되어 있는 Q5_tr1, Q5_tr5는, IMD 저감을 위해 트리플 게이트 2단 구성으로 되어 있다.
각 트랜지스터(또는 트랜지스터 회로) Q, Q5의 구성은, 이러한 왜곡의 영향이나 통과 전력 등을 감안하여 게이트의 개수나 단수가 상이한 경우가 있지만, 기 본적으로는 거의 마찬가지의 구성으로 되어 있기 때문에, 송신 단자 Tx1에 접속된 트랜지스터 회로 Q_t1, Q5_t1을 대표로 하여 그 구성을 상세하게 설명한다. 그 이외의 것에 대해서는 간단히 설명한다. 우선, Q_t1에서는, Q_t11의 소스/드레인의 일단이 ANT에 접속되고, Q_t12의 소스/드레인의 일단이 Tx1에 접속되고, Q_t11의 타단과 Q_t12의 타단이 공통으로 접속된다.
Q_t11의 3개의 게이트는, 각각, 저항 소자 Rg1, Rg2, Rg3을 통하여 제어 단자 Tx1cL에 접속된다. 또한, Q_t11의 소스/드레인의 일단(ANT측)과, 이것에 가장 가까운 게이트와의 사이에는 용량 소자 C3이 접속된다. 마찬가지로, Q_t12의 3개의 게이트는, 각각, 저항 소자 Rg4, Rg5, Rg6을 통하여 Tx1cL에 접속되고, Q_t12의 소스/드레인의 일단(Tx1측)과, 이것에 가장 가까운 게이트와의 사이에는 용량 소자 C4가 접속된다. Q_t11의 소스/드레인의 일단과 타단의 사이에는, 저항 소자 Rd1, Rd2, Rd3이 직렬로 접속되고, Rd1-Rd2 사이의 접속 노드와 Rd2-Rd3 사이의 접속 노드로부터, Q_t11에서의 2개소의 게이트-게이트 사이 중점에 바이어스가 공급되어 있다. 마찬가지로 Q_t12의 소스/드레인의 일단과 타단의 사이에는, 저항 소자 Rd4, Rd5, Rd6이 직렬로 접속되고, Rd4-Rd5 사이의 접속 노드와 Rd5-Rd6 사이의 접속 노드로부터, Q_t12에서의 2개소의 게이트-게이트 사이 중점에 바이어스가 공급되어 있다.
이와 같이, 멀티 게이트 구성이나, 용량 소자의 부가나, 게이트-게이트 사이 중점에의 바이어스 공급에 의해, 전술한 「특허 문헌1」이나 「참고 문헌1∼4」에 기재된 바와 같이 저왜곡 특성을 실현 가능하게 된다. 또한, 도 7에서 설명한 바 와 같이, 트랜지스터의 다단 접속 구성으로 함으로써, 1단 당에 가해지는 고주파 전압을 낮출 수 있어, 고차 고조파 왜곡을 저감 가능하게 된다.
또한, 제어 단자 Tx1cL에는, 도 1의 제어부 CNT_IC로부터 제어 단자 Tx1c에 입력된 제어 전압이, 다이오드 D1(Tx1c측이 애노드, Tx1cL측이 캐소드)을 통하여 인가된다. 이 다이오드 D1은, 「참고 문헌4」에 기재된 바와 같이, Q_t1의 게이트로부터의 역류를 방지하는 기능을 담당한다. 또한, 송신 단자 Tx1에는 대전력이 입력되기 때문에, Q_t1의 게이트와 Tx1의 사이에는, 승압 회로 CP1이 접속되어 있다. 이 CP1에 의해, Q_t1이 온할 때의 게이트 전압을 승압시키는 것이 가능하게 된다.
한편, Q5_t1에서는, Q5_t11의 소스/드레인의 일단이 Tx1에 접속되고(정확하게는 용량 소자 C5을 통하여 교류적으로 접속되고), Q5_t12의 소스/드레인의 일단이 GND에 접속되고(정확하게는 용량 소자 C6을 통하여 교류적으로 접속되고), Q5_t11의 타단과 Q5_t12의 타단이 공통으로 접속된다. Q5_t11, Q5_t12는, 각각 더블 게이트로 되어 있고, 각각의 게이트는, 저항 소자를 통하여 GND에 접속된다. 또한, Q_t1과 마찬가지로, Q5_t11의 소스/드레인의 일단(Tx1측)과, 이것에 가까운 게이트와의 사이에는 용량 소자가 접속되고, Q5_t12의 소스/드레인의 일단(GND측)과, 이것에 가까운 게이트와의 사이에도 용량 소자가 접속된다. 또한, Q_t1과 마찬가지로, Q5_t11, Q5_t12의 각각의 소스-드레인 사이에는, 2개의 저항 소자가 직렬로 접속되고, 이 접속 노드로부터 각 게이트-게이트 사이 중점에 바이어스가 공급된다.
이 트랜지스터 회로 Q5_t1은, Tx1cL에 'H' 레벨 전압이 인가되어 트랜지스터 회로 Q_t1이 온으로 되었을 때에는 오프로 되고, Tx1cL에 'L' 레벨 전압이 인가되어 트랜지스터 회로 Q_t1이 오프로 되었을 때에는 온으로 된다. 따라서, Q_t1이 오프로 된 때에는, Tx1이 GND에 접속되기 때문에, Tx1보다 앞의 임피던스(예를 들면 LPF1 등)의 영향을 은폐할 수 있어, 임피던스의 변동에 수반하는 왜곡 등을 방지할 수 있다.
송신 단자 Tx2에 접속된 트랜지스터 회로 Q_t2, Q5_t2는, 전술한 트랜지스터 Q_t1, Q5_t1와 마찬가지의 구성으로 되어 있어, Q_t2의 온/오프 및 Q5_t2의 오프/온은, Q_t2의 게이트 및 Q5_t2의 소스/드레인의 일단에 접속된 제어 단자 Tx2cL에 의해 제어된다. Tx2cL에는, 도 1의 제어부 CNT_IC로부터 제어 단자 Tx2c에 입력된 제어 전압이 역류 방지용의 다이오드 D2를 통하여 인가된다. 또한, Tx2에도, Tx1과 마찬가지로 대전력이 입력되기 위해서, Tx2와 Q_t2의 게이트 사이에는, Q_t1과 마찬가지로 승압 회로 CP2가 접속된다.
송수신 단자 TRx5에 접속된 트랜지스터 회로 Q_tr 5, Q5_tr5는, Q5_tr5가 트리플 게이트 트랜지스터의 2단 접속 구성으로 되어 있는 것을 제외하고, 전술한 트랜지스터 Q_t1, Q5_t1과 마찬가지의 구성으로 되어 있다. Q_tr5의 온/오프 및 Q5_tr5의 오프/온은, Q_tr5의 게이트 및 Q5_tr5의 소스/드레인의 일단에 접속된 제어 단자 Rx5c에 의해 제어된다. 또한, 이 Rx5c에는, 전술한 바와 같은 역류 방지용의 다이오드는 특별히 필요 없고, 도 1의 제어부 CNT_IC로부터 Rx5c에 대하여 제어 전압이 직접 인가된다. 또한, Q_tr5의 게이트에는, 전술한 바와 같은 승압 회 로를 형성하지 않았다. 이것은, 송신 시에 TRx5에 입력되는 RF 전력이 작기 때문에, 승압 회로가 충분히 기능하지 않는 것이나, 승압 회로에 의해 IMD 특성이 열화할 우려가 있기 때문이다.
또한, 송수신 단자 TRx1에 접속된 트랜지스터 회로 Q_tr1, Q5_tr1도, 전술한 트랜지스터 Q_tr5, Q5_tr5와 마찬가지의 구성으로 되어 있다. Q_tr1의 온/오프 및 Q5_tr1의 오프/온은, Q_tr1의 게이트 및 Q5_tr1의 소스/드레인의 일단에 접속된 제어 단자 Rx1c에 의해 제어된다. 이 Rx1c에도, 역류 방지용의 다이오드는 특별히 필요 없고, 도 1의 제어부 CNT_IC로부터 Rx1c에 대하여 제어 전압이 직접 인가된다. 또한, Q_tr1의 게이트에도, 전술한 바와 같은 승압 회로를 형성하지 않았다.
안테나 ANT에 접속된 트랜지스터 회로 Qcom은, 트랜지스터 회로 Q_t1과 마찬가지로, 트리플 게이트 트랜지스터의 2단 접속 구성으로 되어 있고, 그 게이트 전압은, 도 1의 제어부 CNT_IC에 접속된 제어 단자 Rxcc에 의해 제어된다. 이 Qcom은, 안테나 단자 ANT로부터 수신한 신호를 수신 단자 Rx2, Rx3, Rx4 중 어느 하나에 접속할 때에 온으로 된다. 이와 같이, 각 수신 단자 Rx2∼Rx4을 Qcom에 의해 묶는 구성으로 함으로써, 안테나 단자 ANT에 대한 부하가 저감하여, 고차 고조파 왜곡 특성 등을 향상시킬 수 있다.
수신 단자 Rx2에 접속된 트랜지스터 Q_r2, Q5_r2는, 모두 싱글 게이트 트랜지스터로 구성된다. Q_r2의 소스/드레인의 일단은, 수신 공통 노드 Ncom에 접속되고, 타단은, Rx2에 접속되고, 게이트는 저항 소자를 통하여 제어 단자 Rx2c에 접속된다. Rx2c에는, 도 1의 제어부 CNT_IC로부터 제어 전압이 인가된다. Q_r2의 소 스-드레인 사이에는 저항 소자가 접속되지만, 싱글 게이트 구성이기 때문 전술한 게이트-게이트 사이 중점에의 바이어스는 존재하지 않는다. 또한, 싱글 게이트 구성이기 때문에, 게이트와 소스/드레인 사이에 용량 소자를 접속할 필요는 없다. 한편, Q5_r2의 소스/드레인의 일단은 교류적으로 Rx2에 접속되고, 타단은 교류적으로 GND에 접속되고, 게이트는 저항 소자를 통하여 GND에 접속된다. 또한, Q5_r2의 소스-드레인 사이에는 저항 소자가 형성된다. 이 수신 단자 Rx2에 관해서는, 전술한 바와 같은 역류 방지용의 다이오드나 승압 회로는 불필요하다.
수신 단자 Rx3에 접속된 트랜지스터 Q_r3, Q5_r3도, 모두 싱글 게이트 트랜지스터로 구성되고, 전술한 Q_r2, Q5_r2와 마찬가지의 구성으로 되어 있다. Q_r3의 온/오프 및 Q5_r3의 오프/온은, Q_r3의 게이트 및 Q5_r3의 소스/드레인의 일단에 접속된 제어 단자 Rx3c에 의해 제어된다. 또한, 수신 단자 Rx4에 접속된 트랜지스터 Q_r4, Q5_r4도, 모두 싱글 게이트 트랜지스터로 구성되고, 전술한 Q_r2, Q5_r2와 마찬가지의 구성으로 되어 있다. Q_r4의 온/오프 및 Q5_r4의 오프/온은, Q_r4의 게이트 및 Q5_r4의 소스/드레인의 일단에 접속된 제어 단자 Rx4c에 의해 제어된다. 또한, 제어 단자 Rx3c, Rx4c에는, 도 1의 제어부 CNT_IC로부터 제어 전압이 직접 인가된다.
이와 같은 구성에서, 도 3의 스위치 회로 SW는, W-CDMA(900㎒대) 송수신용의 TRx5와, 트랜지스터 회로 Qcom의 일단으로 되는 수신 공통 노드 Ncom과의 사이에, 도 1에서 설명한 바와 같은 전압 공급 회로 VD_BK1이 형성되어 있다. VD_BK1은, 전압 공급 단자(전압 공급 노드, 전압) Vdd와, Vdd와 TRx5의 사이에 접속된 저항 소자 Radd5와, Vdd와 Ncom 사이에 접속된 저항 소자 Raddc로 구성된다. 저항 소자 Radd 5, Raddc의 각 저항값은, 예를 들면 100㏀이다. VD_BK1을 형성하는 단자(또는 노드)의 위치에 대해서는 복수의 선택지가 존재하지만, 이하에 설명한 바와 같이, 그중에서도 도 3에 도시한 위치에 형성하는 것이 바람직하다.
즉, 예를 들면 저항 소자를 반도체 기판 상에 형성한 경우, 실제 상의 저항 소자에는 기생 용량, 기생 인덕턴스 등의 기생 성분이 존재한다. 그 때문에, 저항 소자의 접속 위치에 대해서는, 기생 성분의 영향이 작은 저주파 대역의 신호 단자나, 통과 전력이 작은 신호 단자에 접속하는 것이 유효하다. 그렇게 하면, 도 3의 스위치 회로 SW에서의 각 신호 단자나 각 노드 중에서는, 송신 파워가 작은 W-CDMA 방식에서, 또한 저주파 대역(900㎒대)용의 신호 단자인 TRx5와, GSM대의 대파워의 영향이 Qcom에 의해 저감되어, 소신호 만이 통과하는 수신 공통 노드 Ncom과의 2개가 최적이라고 할 수 있다.
또한, 저항 소자 Radd5, Raddc를 반도체 기판 상에 형성한 경우, 표준적인 시트 저항(예를 들면 500Ω/□)으로 100㏀을 형성하면 0.8㎜ 정도의 길이가 필요하게 된다. 한편, 도 2에 도시한 바와 같은 휴대 전화 시스템에서는, 칩 면적 및 칩 코스트 등이 강하게 요구되기 때문에, 될 수 있는 한 저항 소자의 수를 적게 하는 것이 바람직하다. 따라서, 도 1에서 설명한 바와 같이 저항 소자를 3개소 이상으로 분할 배치하는 것도 생각되지만, 전술한 관점으로부터, 도 3에 도시한 2개소로 배치하는 것이 가장 바람직하다.
또한, 각 저항 소자 Radd5, Raddc의 저항값에 관한 것으로, 여기에서는, 고 조파 왜곡에 영향을 주지 않는 크기로, 온 트랜지스터의 삽입 손실이 허용 가능한 크기라고 하는 관점에서 100㏀ 이상으로 하고, 그 범위 내에서, -Vant를 깊게 하는 것을 소면적으로 실현하는 관점으로부터 가장 저항값이 작은 100㏀으로 하고 있다. 단, 이 저항값의 크기는, 각종 회로 조건이나 프로세스 조건, 게다가 칩 면적의 조건 등에 따라서 최적의 범위가 서로 다르게 된다. 일반적인 SP7T의 각종 조건을 고려한 경우, 실질적으로는, 예를 들면 100㏀∼200㏀의 범위에서, 바람직하게는 100㏀∼150㏀의 범위가 바람직하다고 생각된다.
이상, 도 3의 스위치 회로(반도체 집적 회로 장치)를 이용함으로써, 도 1에서 설명한 바와 같이, 리크 전류에 의해 저하한 안테나 전압 Vant를 상승할 수 있어, 오프 상태의 트랜지스터가 의사 온 상태로 되지 않고 Cgs의 비선형성이 작은 영역에서 동작하므로, 고차 고조파 왜곡 또는 IMD를 저감하는 것이 가능하게 된다. 이 때에, 각 신호 단자에 접속되는 저항 소자는, 저항값(예를 들면 100㏀)이 크고, 또한 그 신호 단자에는, 상대적으로 소파워 및/또는 저주파의 신호가 인가되므로, 저항 소자의 접속에 의한 고차 고조파 왜곡 또는 IMD의 특성 열화는 특별히 문제로 되지 않는다.
또한, 도 3의 각 트랜지스터 Q_t1, Q_t2, Q_tr5, Qcom, Q_tr1은 트리플 게이트의 2단 접속 구성으로 되어 있기 때문에, 도 7 등에서 설명한 바와 같이 Vgs의 고주파 전압을 작게 할 수 있고, 이것에 의해서도 고차 고조파 왜곡 및 IMD를 저감할 수 있다. 또한, 추가하는 저항 소자를 2개로 함으로써, 면적 오버헤드를 작게 할 수 있어, 도 2의 고주파 모듈 RF_ML의 면적 증대를 억제할 수 있다. 게다가, 스위치 회로의 저왜곡화를 실현할 수 있으므로, 도 2의 RF_ML에서의 그 밖의 부품(로우 패스 필터 LPF, 파워앰프 HPA 등)의 설계 여유도를 증가시켜, RF_ML의 저코스트화를 도모할 수 있다.
도 4는, 도 3에 도시한 전압 공급 회로 내의 저항 소자나 트리플 게이트 트랜지스터의 제조 방법의 일례를 도시하는 것이며, (a)∼(c)는, 각 제조 단계에서의 디바이스 구조의 개략을 도시하는 단면도이다. 우선, 도 4의 (a)에 도시한 바와 같이, 반절연성 갈륨 비소(GaAs)로 이루어지는 기판 SUB 상에 GaAs의 에피택셜층 EP을 형성하고, 이 에피택셜층 EP의 상면에, 버퍼층 LY1을 형성한다. 다음으로, 버퍼층 LY1의 상면에, 알루미늄 갈륨 비소(AlGaAs)층 LY2를 형성하고, 그 상면에, n형 갈륨 비소(GaAs)층 LY3을 형성한다.
이어서, 도 4의 (a)의 우측의 AlGaAs층 LY2, 및 n형 GaAs층 LY3을 에칭한 후, 예를 들면 PSG(Phospho Silicate Glass)/SiO로 이루어지는 절연막 IS1을 형성한다. 그리고, 절연막 IS1 상에서, LY2 및 LY3을 에칭한 위치에, 예를 들면 WSiN으로 이루어지는 저항 소자 Radd를 형성한다. 다음으로, 도 4의 (b)에 도시한 바와 같이, 소스/드레인 배선 SD1, SD2가 배치되는 위치의 절연막 IS1을 에칭하고, 메탈 배선 등에 의해 이 소스/드레인 배선 SD1, SD2를 형성한다.
그리고, 도 4의 (c)에 도시한 바와 같이, 소스/드레인 배선 SD1, SD2에 끼워진 영역에서, 3개의 게이트 배선 G1, G2, G3이 배치되는 위치의 절연막 IS1 및 n형 GaAs층 LY3을 에칭하고, 메탈 배선 등에 의해 3개의 게이트 배선 G1, G2, G3을 형성한다. 또한, 게이트 배선 G1과 G2의 사이와, 게이트 배선 G2와 G3의 사이의 절 연막 IS1을 에칭하고, n+층 등으로 이루어지는 급전 배선 SH12, SH23을 형성한다. 이 급전 배선 SH12, SH23에 의해, 도 3에서 설명한 바와 같이 게이트-게이트 사이 중점의 바이어스가 공급된다. 이와 같이 하여, 도 4에 도시한 바와 같은 트리플 게이트 구성의 HEMT(High Electron Mobility Transistor)나 저항 소자가 형성된다.
이상과 같이, 동일 기판 SUB 상에 트랜지스터와 저항 소자 Radd를 형성함으로써, 고집적화가 가능해져서, 소면적의 스위치 회로 및 고주파 모듈 RF_ML을 실현 가능하게 된다.
이상, 본 발명자에 의해 이루어진 발명을 실시 형태에 기초하여 구체적으로 설명했지만, 본 발명은 상기 실시 형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경 가능한 것은 물론이다.
예를 들면, 여기에서는, 멀티 밴드 대응의 휴대 전화 시스템에 이용되는 스위치 회로의 예로서 설명을 행하였지만, 이것에 한하지 않고, 예를 들면 복수 밴드 (예를 들면 2.4㎓대, 5㎓대)에 대응한 무선 LAN용 안테나 스위치 등을 포함시켜 각종 무선 통신 시스템에 대하여 마찬가지로 적용가능하다.
<산업상의 이용 가능성>
본 발명에 따른 반도체 집적 회로 장치 및 고주파 모듈은, 특히, SP7T 이상의 스위치 회로 및 그것을 포함하는 휴대 전화 대상 고주파 모듈에 적용하기에 유익한 기술이며, 이것에 한하지 않고, SP6T 이하의 휴대 전화 대상의 스위치 회로나, 무선 LAN용의 안테나 스위치 등을 포함하여 널리 적용 가능하다.
본원에서 개시되는 발명 중, 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면, 고차 고조파 왜곡 또는 IMD의 저감이 실현 가능하게 된다.

Claims (10)

  1. 안테나에 접속되는 안테나 노드와,
    제1 저항 소자와, 제2 저항 소자와, 상기 제1 저항 소자 및 상기 제2 저항 소자에 접속된 전원 노드를 포함한 전압 공급 회로와,
    송신 신호 및 수신 신호를 위한 제1 신호 노드와, 수신 신호를 위한 제2 공통 신호 노드와, 송신 신호를 위한 제3 신호 노드를 포함하는 복수의 신호 노드와,
    각각 트리플 게이트의 2단 접속으로 구성되는 제1 트랜지스터 회로, 제2 트랜지스터 회로 및 제3 트랜지스터 회로를 포함하는 복수의 트랜지스터 회로
    를 포함하고,
    상기 제1 트랜지스터 회로는 상기 제1 신호 노드와 상기 안테나 노드 사이에 접속되고, 소스와 드레인 사이를 접속하는 제1 소스-드레인 간 저항 소자를 포함하며, 상기 제1 신호 노드와 상기 안테나 노드 사이의 접속/비 접속의 절환을 하고,
    상기 제2 트랜지스터 회로는 상기 제2 공통 신호 노드와 상기 안테나 노드 사이에 접속되고, 소스와 드레인 사이를 접속하는 제2 소스-드레인 간 저항 소자를 포함하며, 상기 제2 공통 신호 노드와 상기 안테나 노드 사이의 접속/비 접속의 절환을 하고,
    상기 제3 트랜지스터 회로는 상기 제3 신호 노드와 상기 안테나 노드 사이에 접속되고, 소스와 드레인 사이를 접속하는 제3 소스-드레인 간 저항 소자를 포함하며, 상기 제3 신호 노드와 상기 안테나 노드 사이의 접속/비 접속의 절환을 하고,
    상기 전압 공급 회로는 상기 제1 신호 노드와 상기 제2 공통 신호 노드 사이에 접속되고, 상기 제1 신호 노드는 상기 전압 공급 회로의 상기 제1 저항 소자에 접속되며, 상기 제2 공통 신호 노드는 상기 전압 공급 회로의 상기 제2 저항 소자에 접속되고,
    상기 전압 공급 회로는 상기 제1 저항 소자를 개재하여 상기 제1 신호 노드에, 상기 제2 저항 소자를 개재하여 상기 제2 공통 신호 노드에 전압을 공급하고,
    상기 제3 신호 노드로부터의 송신 시,
    상기 제3 트랜지스터 회로는 온 상태, 상기 제1 및 제2 트랜지스터 회로는 오프 상태로 제어되고,
    상기 제1 저항 소자 및 상기 제1 소스-드레인 간 저항 소자와, 상기 제2 저항 소자 및 상기 제2 소스-드레인 간 저항 소자는, 상기 전압 공급 회로의 전원 노드로부터 병렬로 접속되는, 반도체 집적 회로 장치.
  2. 제1항에 있어서,
    상기 제1 신호 노드는 W-CDMA(Wideband Code Division Multiple Access)용이고,
    상기 제2 공통 신호 노드는 GSM(Global System for Mobile Communications)용 수신 노드인, 반도체 집적 회로 장치.
  3. 제2항에 있어서,
    상기 복수의 신호 노드 중의 2개는, 상기 복수의 신호 노드 중에서 상대적으로 저전력 또는 저주파수의 신호가 입력 또는 출력되는 신호 노드인, 반도체 집적 회로 장치.
  4. 제3항에 있어서,
    상기 제1 및 제2 저항 소자의 각각의 저항값은, 100㏀∼200㏀인, 반도체 집적 회로 장치.
  5. 안테나에 접속되는 안테나 노드와,
    바이어스 전압이 인가되는 전압 공급 노드와,
    복수의 통신 방식의 송신 신호에 대응한 복수의 송신 노드와,
    상기 복수의 통신 방식의 수신 신호에 대응한 복수의 수신 노드와,
    공통 노드와,
    상기 복수의 송신 노드와 상기 안테나 노드 사이에 각각 접속되고, 상기 복수의 송신 노드와 상기 안테나 노드 사이의 접속/비접속을 각각 절환하는 복수의 송신용 트랜지스터와,
    상기 안테나 노드와 상기 공통 노드 사이에 접속되고, 상기 안테나 노드와 상기 공통 노드 사이의 접속/비접속을 절환하는 공통 트랜지스터와,
    상기 복수의 수신 노드와 상기 공통 노드 사이에 각각 접속되고, 상기 복수의 수신 노드와 상기 공통 노드 사이의 접속/비접속을 각각 절환하는 복수의 수신용 트랜지스터와,
    상기 복수의 송신 노드의 하나로 되는 제1 노드와 상기 전압 공급 노드 사이에 접속된 제1 저항 소자와,
    상기 공통 노드와 상기 전압 공급 노드 사이에 접속된 제2 저항 소자
    를 포함하는, 고주파 모듈.
  6. 제5항에 있어서,
    상기 제1 노드는, 상기 복수의 통신 방식 중, W-CDMA 통신 방식에 대응하는, 고주파 모듈.
  7. 제5항에 있어서,
    상기 복수의 통신 방식 중에는, 저주파수대를 이용하는 W-CDMA 방식과 그보다도 높은 주파수대를 이용하는 W-CDMA 방식이 포함되고,
    상기 제1 노드는, 상기 저주파수대를 이용하는 W-CDMA 방식에 대응하는, 고주파 모듈.
  8. 제6항 또는 제7항에 있어서,
    상기 제1 저항 소자와 상기 제2 저항 소자의 각각의 저항값은, 100㏀∼150㏀인, 고주파 모듈.
  9. 삭제
  10. 삭제
KR1020070065321A 2006-06-29 2007-06-29 반도체 집적 회로 장치 및 고주파 모듈 KR101394699B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006178928A JP4939125B2 (ja) 2006-06-29 2006-06-29 半導体集積回路装置および高周波モジュール
JPJP-P-2006-00178928 2006-06-29

Publications (2)

Publication Number Publication Date
KR20080001668A KR20080001668A (ko) 2008-01-03
KR101394699B1 true KR101394699B1 (ko) 2014-05-15

Family

ID=39011711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065321A KR101394699B1 (ko) 2006-06-29 2007-06-29 반도체 집적 회로 장치 및 고주파 모듈

Country Status (5)

Country Link
US (2) US20080317154A1 (ko)
JP (1) JP4939125B2 (ko)
KR (1) KR101394699B1 (ko)
CN (1) CN101098135B (ko)
TW (1) TWI459629B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080076371A1 (en) * 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
JP5375307B2 (ja) * 2009-04-23 2013-12-25 株式会社村田製作所 半導体装置
JP5206585B2 (ja) * 2009-05-22 2013-06-12 Ｔｄｋ株式会社 高周波モジュール
KR101798046B1 (ko) * 2011-07-28 2017-11-15 엘지전자 주식회사 이동 단말기
WO2013084739A1 (ja) * 2011-12-09 2013-06-13 株式会社村田製作所 半導体装置及び高周波モジュール
WO2013094535A1 (ja) * 2011-12-20 2013-06-27 株式会社村田製作所 高周波モジュール
CN103811372B (zh) * 2014-03-07 2016-08-24 上海华虹宏力半导体制造有限公司 晶体管的测试结构以及测试方法
CN105811947B (zh) * 2014-12-31 2019-07-02 展讯通信（上海）有限公司 射频开关及多路输出选择器
WO2016205553A1 (en) * 2015-06-16 2016-12-22 Tagore Technology, Inc. High performance radio frequency switch
CN105515561A (zh) * 2015-12-01 2016-04-20 唯捷创芯(天津)电子技术股份有限公司 多路径开关电路、芯片及通信终端
CN108233912B (zh) * 2016-12-13 2021-07-06 格兰康希通信科技(上海)有限公司 双刀双掷射频开关
US10326440B1 (en) * 2018-02-28 2019-06-18 Nxp Usa, Inc. RF switches, integrated circuits, and devices with multi-gate field effect transistors and voltage leveling circuits, and methods of their fabrication
US10784862B1 (en) 2019-09-10 2020-09-22 Nxp Usa, Inc. High speed switching radio frequency switches
US10972091B1 (en) 2019-12-03 2021-04-06 Nxp Usa, Inc. Radio frequency switches with voltage equalization
US11368180B2 (en) 2020-07-31 2022-06-21 Nxp Usa, Inc. Switch circuits with parallel transistor stacks and methods of their operation
US11683028B2 (en) 2021-03-03 2023-06-20 Nxp Usa, Inc. Radio frequency switches with voltage equalization

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246942A (ja) * 2001-02-19 2002-08-30 Sony Corp スイッチ装置および携帯通信端末装置
KR100366681B1 (ko) * 1994-08-29 2003-03-15 가부시끼가이샤 히다치 세이사꾸쇼 저왜곡스위치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE43675T1 (de) * 1985-03-20 1989-06-15 Schilling Hans Joachim Verfahren und vorrichtung zur datenuebertragung zwischen einer in einem bohrloch angeordneten sende- und empfangseinrichtung und einer ueber tage angeordneten sende- und empfangseinrichtung.
JP3711193B2 (ja) * 1998-01-16 2005-10-26 三菱電機株式会社 送受信切り換え回路
US6218890B1 (en) * 1998-07-14 2001-04-17 Sanyo Electric Co., Ltd. Switching circuit device and semiconductor device
JP2000277703A (ja) 1999-03-25 2000-10-06 Sanyo Electric Co Ltd スイッチ回路装置
JP3736356B2 (ja) 2001-02-01 2006-01-18 日本電気株式会社 高周波スイッチ回路
JP4228759B2 (ja) 2003-04-16 2009-02-25 ソニー株式会社 情報端末装置
JP3790227B2 (ja) * 2003-04-16 2006-06-28 松下電器産業株式会社 高周波スイッチ回路
JP4202852B2 (ja) * 2003-08-27 2008-12-24 株式会社ルネサステクノロジ 通信用電子部品および送受信切替え用半導体装置
JP2005136948A (ja) * 2003-10-08 2005-05-26 Renesas Technology Corp アンテナスイッチ回路
US7146136B2 (en) * 2004-02-04 2006-12-05 Northrop Grumman Corporation E-band radio transceiver architecture and chip set
US7187945B2 (en) * 2004-04-30 2007-03-06 Nokia Corporation Versatile antenna switch architecture
JP2005323030A (ja) 2004-05-07 2005-11-17 New Japan Radio Co Ltd スイッチ半導体集積回路
JP4272142B2 (ja) 2004-12-07 2009-06-03 株式会社ルネサステクノロジ スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール
JP4684759B2 (ja) 2005-06-22 2011-05-18 ルネサスエレクトロニクス株式会社 半導体回路装置および高周波電力増幅モジュール
JP4724498B2 (ja) 2005-08-30 2011-07-13 ルネサスエレクトロニクス株式会社 半導体集積回路装置および高周波電力増幅モジュール
JP4712492B2 (ja) 2005-08-31 2011-06-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置および高周波電力増幅モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366681B1 (ko) * 1994-08-29 2003-03-15 가부시끼가이샤 히다치 세이사꾸쇼 저왜곡스위치
JP2002246942A (ja) * 2001-02-19 2002-08-30 Sony Corp スイッチ装置および携帯通信端末装置

Also Published As

Publication number Publication date
CN101098135B (zh) 2011-12-14
CN101098135A (zh) 2008-01-02
US8824974B2 (en) 2014-09-02
TW200818594A (en) 2008-04-16
US20080317154A1 (en) 2008-12-25
JP4939125B2 (ja) 2012-05-23
US20110034137A1 (en) 2011-02-10
TWI459629B (zh) 2014-11-01
KR20080001668A (ko) 2008-01-03
JP2008011131A (ja) 2008-01-17

Similar Documents

Publication Publication Date Title
KR101394699B1 (ko) 반도체 집적 회로 장치 및 고주파 모듈
US7986927B2 (en) Semiconductor integrated circuit device and high-frequency power amplifier module
US7843280B2 (en) Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure
US7738841B2 (en) Systems, methods and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and external component in multi-stacking structure
JP3332194B2 (ja) スイツチ半導体集積回路及び通信端末装置
JP5706103B2 (ja) 半導体装置
JP5237842B2 (ja) 半導体装置
US7650134B2 (en) Semiconductor integrated circuit device and high frequency power amplifier module
EP2466748A1 (en) High-frequency power amplifier device
KR100976627B1 (ko) 밀리미터파 대역 제어회로용 스위치 회로
US8509682B2 (en) Compact switch with enhanced linearity performance
US20070075589A1 (en) Switch circuit and integrated circuit
CN111490763B (zh) 耐功率的场效应管开关、开关限幅芯片及射频前端系统
JP5267648B2 (ja) 半導体集積回路装置および高周波モジュール
JP5494890B2 (ja) 半導体集積回路装置および高周波モジュール
US12047044B2 (en) Power amplifier module
JP2010219955A (ja) アンテナスイッチ回路及び通信端末

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 5