CN101098135A - 半导体集成电路器件和射频模块 - Google Patents

半导体集成电路器件和射频模块 Download PDF

Info

Publication number
CN101098135A
CN101098135A CNA2007101122913A CN200710112291A CN101098135A CN 101098135 A CN101098135 A CN 101098135A CN A2007101122913 A CNA2007101122913 A CN A2007101122913A CN 200710112291 A CN200710112291 A CN 200710112291A CN 101098135 A CN101098135 A CN 101098135A
Authority
CN
China
Prior art keywords
node
coupled
signal
voltage
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101122913A
Other languages
English (en)
Other versions
CN101098135B (zh
Inventor
中岛秋重
重野靖
小川贵史
高谷信一郎
长壁伸也
石川知之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101098135A publication Critical patent/CN101098135A/zh
Application granted granted Critical
Publication of CN101098135B publication Critical patent/CN101098135B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/007—Switching arrangements with several input- or output terminals with several outputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Electronic Switches (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

半导体集成电路器件和射频模块，实现高阶谐波失真或IMD减小。例如，在天线端和多个信号端之间具有多个晶体管的所谓天线开关提供有电压供给电路。电压供给电路是用于从电压供给端经由电阻元件将电压供给到多个信号端中的至少两个信号端的电路。使用该配置，可以升高因泄漏等而降低的天线电压，并且例如可以将处于断态的晶体管设置成深的断态。

Description

半导体集成电路器件和射频模块
相关申请的交叉引用
在此整体引用2006年6月29日提交的包括说明书、附图和摘要的日本专利申请2006-178928号的公开内容作为参考。
技术领域
本发明涉及半导体集成电路器件和射频模块，更特别地涉及有效地应用于包括安装在移动通信设备等上的天线开关的半导体集成电路器件和射频模块的技术。
背景技术
例如，日本未经申请专利发布Hei 8(1996)-70245号(专利文档1)公开由FET形成的SPDT(单刀双掷)开关。例如，双栅极FET用作FET，电容元件耦连在第一栅极和源极之间，并且电容元件耦连在第二栅极和漏极之间。使用该配置，可以实现具有低失真特性的并且能够以低电压工作的射频开关(天线开关)。
发明内容
在本发明之前，本发明的发明者已在日本未经审查专利发布2006-165224号(在下文中称作参考文档1)、日本未经审查专利发布2007-005970号(在下文中称作参考文档2)、日本未经审查专利发布2007-067762号(在下文中称作参考文档3)和日本未经审查专利发布2007-067720号(在下文中称作参考文档4)下提交了与天线开关相关的技术。发明者在这里已检查了天线开关的技术并发现以下事实。
例如，蜂窝电话系统不断发展以实现更高级功能，例如随着第二代蜂窝电话的出现实现语音通信和无线互联网，而且随着第三代蜂窝电话的出现通过使用无线互联网实现TV电话和语音(声音)及视频分布。为了实现这种多样的服务，也扩展了多种通信方法，并且已设计了通过提高GSM(全球移动通信系统)的通信速度获得的EDGE(增强数据速率的GSM演进)以及W-CDMA(宽频码分多址)。
随着用户数量的增加以及通信方法种类的增加，也扩展了频段。在欧洲，采用使用900MHz频段的EGSM(扩展的GSM)和使用1.8GHz频段的DCS(数字蜂窝系统)。在美国，采用使用1.9GHz频段的PCS(个人通信服务)和使用850MHz频段的GSM。增添了使用2GHz频段的W-CDMA，并且多频段和多模式是蜂窝电话的基本条件。
在蜂窝电话机制造商中，研发资源转移到服务等的软件开发上，并且在硬件例如部件方面越来越加快多功能和小型化。特别地，要求射频模块例如高频功率放大器(HPA)模块具有多频段和多模式并实现小型化。因此，需要能够切换多个高频信号的高性能开关器件。例如，安装在射频模块上的天线开关具有比SPDT高的功能例如SP4T和SP6T，以满足对于多频段和多模式的这种需求。因为使用相位调制的GSM和另外地使用相位调制及波幅调制的EDGE的引入，要求天线开关具有高线性，并且主要技术任务是小型化和失真减小技术。
实现失真减小的电路装置的例子是以多级耦连的FET(从防止插入损耗的观点来说多栅极配置是有效的)，作为用于在接收器和天线之间耦连/去耦的器件，比如在专利文档1的图1中的FET 2。在将从发射器发射的高功率切换到天线侧时，不导通处于断态的FET(在专利文档1的图1中的FET 2)。从而，从发射器供给的功率输出到天线，而不会泄漏到接收系统，使得由于以下理由而可以实现低损耗切换。通过多级耦连，供给到FET的RF电压被分散，并且可以减小每级的RF电压。另外，栅极-源极电容(Cgs)、栅极-漏极电容(Cgd)以及因谐波失真供给到通态电阻器的RF电压降低。因此，不会因发射器的功率输入而错误地导通处于断态的FET。
作为防止多栅极的趋向上的谐波失真的对策，如参考文档1中所示的，可以提及在双栅极FET的栅极的中间点提供电位供给线的技术。通过该技术，使得中间电位稳定，所以谐波失真可以减小。在参考文档2中，通过改变耦连参考文档1中的电位供给线的方法，抑制由漏电流引起的电位降的量，从而进一步减小谐波失真。
在参考文档3的图2中所示的SP6T的开关电路中，除了专利文档1以及参考文档1和2的技术之外，还为FET的栅极提供升压器电路以进一步减小失真。通过为参考文档3的图2中所示的泄漏通路提供具有电阻器(27)的天线端，可以解决因引入在相同通信单元(帧)中使用称作DTM(双转发模式)的语音通信(GSM)和新的蜂窝电话服务必需的数据通信(EDGE)的通信方法而发生的延迟上升的问题。在参考文档4中，通过为开关控制端(FET的栅极)提供防回流电路(例如，二极管)代替参考文档3中的泄漏通路的电阻器(27)，解决延迟上升的问题。
以这种方式，通过专利文档1以及参考文档1～4的技术可以实现低失真的SP6T规模的高性能天线开关。但是，为了符合为高功能服务引入的W-CDMA系统，天线开关必须将电路规模从常规SP6T增加到SP7T。因为W-CDMA系统是适合于高速数据通信的系统，所以要求在比常规宽的频段中具有高线性(低失真)。显示W-CDMA系统所要求的高线性的特征之一是IMD(互调失真)。
图5是显示W-CDMA单元的配置的例子的简化框图。W-CDMA的发射系统(发射端)Tx和接收系统(接收端)Rx经由双工器DUP耦连到天线开关电路SW。该配置中的问题在于由于天线开关电路SW的非线性，从天线进入的频段外阻断信号(干扰波)与具有W-CDMA频段中的发射频率Tx的Tx信号混合，从而使失真信号泄漏到Rx信号频段。泄漏量称作IMD，并且必须要减小。与作为GSM和PCS频段所要求的失真特性的-40dBm或更小的高阶谐波失真(二阶：2HD以及三阶：3HD)相比，IMD的一般要求规格是非常小的值例如-90dBm或更小。
高阶谐波失真(HD)主要由处于断态的器件(用于在天线和发射系统或接收系统之间耦连/去耦的器件)引起。作为防止高阶谐波失真的对策，可以使用专利文档1和参考文档1～4的技术。IMD发生机制与高阶谐波失真的相同。失真的主要部分是由断态器件的非线性元素(主要是栅极-源极电容和栅极-漏极电容的电压依赖的非线性)所引起的失真。
但是，因为电路规模随着版本更新成SP7T而增加，所以断态器件的数目增加。通过使用升压器电路升高天线电压Vant(＞4.0V)将断态器件设置成更深断态，可以实现高阶谐波失真(HD)的减小。但是，因为在W-CDMA系统中发射功率小到24dBm(GSM频段发射功率：35dBm)，升压器电路不工作，并且令人担忧的是由升压器电路引起的失真使IMD特性恶化。结果，出现问题使得失真(IMD)特性恶化。将参考图6A，6B和6C中所示的简化开关电路(SPDT)描述天线电压Vant对失真施加大的影响的现象。
图6A，6B和6C显示作为本发明的背景考察的开关电路的例子。图6A是显示开关电路的配置例子的电路图，图6B是通态器件的等效电路图，而图6C是说明操作例子的图。图6A中所示的开关电路具有在天线端ANT和信号端Tx1a之间的晶体管Q1，以及在ANT和信号端Tx2a之间的晶体管Q2。当控制电压Vdd(大约3.0V)施加到栅极时导通晶体管Q1，当0V施加到栅极时导通晶体管Q2。
处于通态的Q1的等效电路可以表示为图6B中所示的肖特基二极管、通态电阻器(Ron)等。当Vdd施加到栅极时，肖特基二极管正向偏置而变成导电，从而电压施加到天线端ANT。当经由处于断态的晶体管Q2的栅极和源极以及栅极和漏极泄漏的电流是Ileak时，肖特基二极管的正向电压是Vf，而耦连到Q1的栅极的电阻元件是Rg_Q1，天线电压Vant和Vdd之间的关系表示为下面的方程(1)。
Vant＝Vdd-Rg_Q1×Ileak-Vf......方程(1)
一般数值是：Vf大约是0.4V，Rg_Q1大约是15kΩ，并且Ileak大约是10μA。设计处于断态的晶体管Q2的栅极-源极电压Vgs(栅极-漏极电压Vgd)，以变成比夹断电压Vth(大约-1.0V)更深的-Vant。当从信号端Tx1a输入功率Pin(高频电压Vin)时，在处于断态的晶体管Q2的漏极和源极之间产生高频电压Vin。Q2的Vin、Vgs和Vgd的关系表达式在下面显示为方程(2)。
Vin＝Vgs+Vgd......方程(2)
因为晶体管具有关于栅电极对称的结构，所以Vgs＝Vgd，从而Vgs＝Vin/2。因此，如图6C中所示的，使用-Vant作为中心的具有幅度Vin/2的高频电压施加到Q2的Vgs。Q2的栅极-源极电容Cgs的电压依赖具有图6中所示的非线性。由于非线性或者当Vgs变得接近于Vth时所引起的Q2的假通态，所以出现失真(IMD，2HD和3HD)。
减小失真的方法包括：(1)降低Vgs的高频电压Vin/2，(2)加深-Vant以远离Vth，(3)减小Cgs的电压依赖，以及(4)使Vth变浅以远离-Vant。在这些方法中，可以用电路配置实现的解决方法是方法(1)和(2)。首先，在方法(1)中为了降低Vgs的幅度Vin/2，通过多级耦连单栅极晶体管而构建处于断态的晶体管Q2及分布Vin是足够的。图7A和7B显示作为图6的开关电路的修改的配置和操作的例子。图7A是显示配置例子的电路图，而图7B是说明图7A的操作例子的图。
图7A中所示的开关电路具有通过用例如三级耦连的单栅极晶体管Q2_1，Q2_2和Q2_3代替图6A中的晶体管Q2而获得的配置。因为Vin未改变，所以施加到Q2_1一级的高频电压是1/3。如图7B中所示的，Vgs具有1级配置中的1/3并具有小的电压幅度，从而开关电路可以在Cgs的电压非线性低的区域中工作。因为Vgs可以远离Vth，所以可以保证深断态，从而可以减小失真。多级耦连(或多栅极配置)具有以通态中的插入损耗为代价的折中关系。本发明的发明者已检查并发现三栅极两级配置(等效于单栅极的六级)是最佳的。
也有增加Vdd从而通过加深-Vant以远离Vth的方法(2)。但是，在系统规范中，从实现低功率损耗等的观点来说，在3.0V的控制电压下的工作保证是必须的。如上所述，通过升压器电路加深-Vant也是困难的。此外，当电路规模随着版本升级到SP7T而变得更大时，漏电流增加，并且它降低天线电压Vant(例如，在SP6T的电路配置中，Vant大约是2.3V)。如图7B中所示的，电压降例如-V’ant(例如，在SP7T的电路配置中，V’ant大约是1.9V)发生。形成了高Cgs非线性的区域和假通态区域，从而失真增大。
本发明的目的在于提供实现减小的高阶谐波失真或IMD的半导体集成电路器件和射频模块。本发明的上面和其他目的以及新的特征将从说明书和附图的描述中变得明白。
在说明书中公开的发明的典型例子的概要将简要地描述如下。
根据本发明的半导体集成电路器件具有这样的配置，在天线开关中具有天线节点、多个信号节点，以及耦连在天线节点和信号节点之间的多个晶体管，在信号节点外从偏置电压施加到其上的电压供给节点经由电阻元件将电压供给到至少两个信号节点。
使用这种配置，可以从电压供给节点经由电阻元件和晶体管的并联耦连(电阻元件在源极和漏极之间)将偏置电压供给到天线节点。处于断态的晶体管进入更深的断态而不会变成假通态，并且在Cgs的非线性低的区域中工作，使得高阶谐波失真或IMD可以减小。可以将耦连到电压供给节点的电阻元件的电阻值设置成比在将偏置电压经由电阻元件直接供给到天线节点的情况下更大，使得由电阻元件本身引起的对高阶谐波失真或IMD的影响可以减小。
在上述配置中，为了减小由电阻元件本身引起的对高阶谐波失真或IMD的影响，优选地，选择输入/输出低功率和/或低频信号的信号节点作为电阻元件所耦连的信号节点。例如，在多个信号节点包括低频段的W-CDMA方法的信号节点、比低频段高的频段的信号节点，以及使用比W-CDMA方法高的功率的GSM方法的信号节点的情况下，使用低频段的W-CDMA方法作为选定的信号节点的一个是足够的。例如，当半导体集成电路器件具有将多个接收节点耦连到天线节点的公共晶体管时，选择公共晶体管中的在与天线节点侧相对的那一侧的节点作为选定的另一个信号节点是足够的。
概括地说，在说明书中公开的发明的典型例子所获得的效果是可以实现高阶谐波失真或IMD的减小。
附图说明
图1是说明作为发明的实施方案的半导体集成电路器件的基本概念的电路图。
图2是说明作为发明的实施方案的半导体集成电路器件的一般配置的例子的框图。
图3是显示图2中的半导体集成电路器件中的开关电路的详细配置例子的电路图。
图4A～4C是作为制造图3中所示的电压供给电路中的电阻元件和三栅极晶体管的方法的例子的，每个示意地显示在每个制造阶段的器件结构的横截面。
图5是说明W-CDMA单元的配置例子的简化框图。
图6A～6C显示作为本发明的前提而检查的开关电路的例子，其中图6A是显示开关电路的配置的例子的电路图，图6B是图6A中的通态器件的等效电路器件，而图6C是显示电路的操作例子的图。
图7A和7B显示图6A～6C的开关电路的修改型的配置和操作的例子，并且分别说明了显示配置例子的电路图和显示操作例子的图。
具体实施方式
为了方便，下面将在段落或实施方案中描述本发明。除非另外清楚地描述，否则段落和实施方案不是彼此不相关的。一个段落可以是另一段落修改、详述或补充部分。在下面的实施方案中，元件的数目等不限于特定数字，而可以比特定数字更大或更小，除了该数字被清楚地指定或显然地限于具体值的情况之外。
此外，在下面的实施方案中，元件(包括步骤)并不总是基本的，除了元件被清楚地指定为基本元件或明显是基本的情况之外。类似地，在下面的实施方案中，部件的形状、位置等包括类似形状和类似位置，除了该形状、位置等被清楚地指定或明显地限定的情况之外。该规则也适用于数字值和范围。
将在下文中参考附图详细地描述本发明的实施方案。在说明实施方案的全部附图中，作为规则，为相同成员指定相同的附图标记，并且将不给出重复的描述。
图1是显示作为发明的实施方案的半导体集成电路器件的基本概念的电路图。图1中所示的半导体集成电路器件包括，例如源极和漏极耦连在天线端(天线节点)ANT和信号端(信号节点)Txa之间的晶体管Qa、源极和漏极耦连在天线端ANT和信号端Rxb之间的晶体管Qb，以及源极和漏极耦连在天线端ANT和信号端Rxc之间的晶体管Qc。虽然没有显示，但是信号端Txa是发射端(发射节点)，而信号端Rxb和Rxc是接收端(接收节点)。信号端Rxb和Rxc分别经由电容元件Cb和Cc耦连到50Ω的终端电阻器等。
晶体管Qa是例如三级耦连的单栅极晶体管Q1a，Q2a和Q3a。电阻元件Rg1a，Rg2a和Rg3a分别耦连到晶体管Q1a，Q2a和Q3a的栅极。电阻元件Rd1a，Rd2a和Rd3a分别耦连在Q1a，Q2a和Q3a的源极和漏极之间。类似地，晶体管Qb和Qc也分别是三级耦连的单栅极晶体管Q1b，Q2b和Q3b以及三级耦连的单栅极晶体管Q1c，Q2c和Q3c。电阻元件Rg1b，Rg2b和Rg3b分别耦连到晶体管Q1b，Q2b和Q3b的栅极。电阻元件Rd1b，Rd2b和Rd3b分别耦连在Q1b，Q2b和Q3b的源极和漏极之间。电阻元件Rg1c，Rg2c和Rg3c分别耦连到晶体管Q1c，Q2c和Q3c的栅极。电阻元件Rd1c，Rd2c和Rd3c分别耦连在Q1c，Q2c和Q3c的源极和漏极之间。
在这种配置中，图1的半导体集成电路器件的主要特征在于电压供给电路VD_BK耦连到信号端Rxb和Rxc。电压供给电路VD_BK由电压供给端(电压供给节点和电压)Vdd、耦连Vdd和Rxb的电阻元件Radd1，以及耦连Vdd和Rxc的电阻元件Radd2构成。通过使用电压供给电路VD_BK，如下所述的，可以减小高阶谐波失真或IMD。
作为通过增加天线电压Vant而加深-Vant的方法之一，考虑将偏置电压直接供给到天线端ANT的方法。有用的电压仅是与用于导通/关断晶体管的控制电压相同的Vdd(大约3.0V)。因此，可以使用经由具有高电阻值的电阻器将电压Vdd直接供给到天线端ANT的电路。在这种情况中出现的问题是电阻器的耦连位置和电阻值。
关于电阻值，如上面参考图7等所描述的，电压Vant变得越高(电压-Vant变得越深)，对于断态晶体管是越好的。另一方面，在通态晶体管中，随着电压Vant增加，施加到栅极的电压Vdd与漏极(源极)的电压Vant之间的差变得越来越小。为了满足栅极的正向偏置减小，结果通态电阻Ron增加，并且插入损耗增加。因此，在Vant与Vdd之间的差中存在极限点。通过仿真，例如，获得了比Vdd低大约0.3V的电压作为Vant的最佳点。当Vdd等于3.0V时实现Vant＝2.7V的电阻值在假设漏电流Ileak为10μA时大约是50kΩ。
另一方面，期望电阻值尽可能大，使得不会因电阻值本身而对高频信号施加影响。特别地，例如，如在参考文档3中所描述的，在将电阻元件耦连在天线端ANT和电压供给端(参考文档3中的接地端)之间的情况中，必须将电阻值设置成100kΩ或更大，使得不会对高阶谐波失真(2HD和3HD)施加影响。因此，在图1中所示的电路REF等的耦连位置上，不对高阶谐波失真施加影响时，确定使得Vant接近2.7V的适当电阻元件Radd的值是困难的。
解决问题的方法是，就像图1中的电压供给电路VD_BK那样，为经由晶体管Qb耦连到天线端ANT的信号端Rxb以及经由另一个晶体管Qc耦连到天线端ANT的信号端Rxc提供电阻元件，并且经由电阻元件将电压供给到这些端。使用该配置，在发射时(Qa：导通，Qb和Qc关断)，状态等价于两个电阻元件Radd1和Radd2经由耦连在关断的晶体管Qb(Q1b，Q2b，Q3b)和晶体管Qc(Q1c，Q2c，Q3c)的漏极和源极之间的电阻元件Rd而并联耦连的状态。因此，电阻元件Radd1和Radd2的每个的电阻值可以设置成例如对应于50kΩ的2倍的100kΩ。
在上面的配置中，电阻元件从电压供给端Vdd并联耦连到两个信号端。类似地，电阻元件也可以从电压供给端Vdd并联耦连到三个或更多个信号端。在该情况中，每个电阻元件的电阻值可以进一步增大。但是，当电阻值增大或电阻元件的数量增多时，电路面积也相应地增大，并且令人担忧的是不必要的电抗分量例如寄生电容和寄生电感增大。从这个观点来说，提供其上耦连了电阻元件的两个信号端是合乎需要的。因为实际电阻元件具有电抗分量，所以将电阻元件耦连到使用低频段的信号端或具有通过功率的信号端是有效的。
通过使用图1中所示的半导体集成电路器件以及经由高电阻(例如100kΩ)将偏置电压Vdd供给到两个或多个信号端，可以增加因漏电流而降低的天线电压Vant。结果，处于断态的晶体管Qb(Q1b，Q2b和Q3b)以及Qc(Q1c，Q2c和Q3c)进入更深的断态，并且在Cgs非线性低的区域中工作，而不会进入假通态。因此，高阶谐波失真或IMD可以减小。因为耦连到信号端的电阻元件具有大的电阻值(例如100kΩ)，所以由电阻元件本身引起的高阶谐波失真或IMD的特性恶化不会变成问题。
图2是显示作为发明的实施方案的半导体集成电路器件的一般配置的例子的框图。图2中所示的半导体集成电路器件的例子是在作为无线电通信系统之一的蜂窝电话中使用的射频模块RF_ML。射频模块RF_ML包括功率放大单元HPA_ML、信号处理单元RF_IC、SAW(表面声波)滤波器SAW1～SAW3、W-CDMA的功率放大器W_PA1和W_PA2，以及双工器DUP1和DUP2。RF_IC包括低噪声放大器LNA1～LNA5。HPA_ML包括功率放大器HPA1和HPA2、低通滤波器LPF1和LPF2、控制单元CNT_IC，以及开关电路SW。
开关电路SW具有将7个信号端(发射端Tx1和Tx2、接收端Rx2～Rx4，以及发射/接收端TRx1和TRx5)的任一个耦连到其上耦连天线的天线端ANT的所谓SP7T配置。由控制单元CNT_IC基于来自基频电路(没有显示)的控制信号来选择要耦连的信号端。使用1.71GHz～1.91GHz频段的PCS系统或DCS系统中的发射信号由HPA1放大，并且放大的信号经由LPF1输入到发射端Tx1。使用900MHz频段的GSM系统中的发射信号由HPA2放大，并且放大的信号经由LPF2输入到发射端Tx2。由控制单元CNT_IC选择发射信号中的选定一个并经由天线端ANT输出。控制单元CNT_IC也基于来自基频电路的控制信号来控制HPA1和HPA2的放大因子等。
基于控制单元CNT_IC的选择，由SAW1在从天线端ANT输入到接收端Rx4的接收信号中选择具有特定频率(PCS：1.9GHz频段)的信号，并且该信号由LNA1放大。放大的信号输出到解调电路(没有显示)等。类似地，在输入到接收端Rx3的接收信号中，由SAW2选择具有特定频率(DCS：1.8GHz频段)的接收信号并通过LNA2放大。在输入到接收端Rx2的接收信号中，由SAW3选择具有特定频率(GSM：900MHz频段)的接收信号并通过LNA5放大。放大的信号输出到没有显示的解调电路等。
使用2.1GHz频段的W-CDMA系统中的发射信号由W_PA1放大。放大的信号在DUP1中经历发射/接收信号的区分并输入到发射/接收端TRx1。根据CNT_IC的选择，信号经由ANT输出。另一方面，从ANT输入到TRx1的接收信号在DUP1中经历区分并由LNA3放大，并且放大的信号输出到没有显示的解调电路等。类似地，使用900MHz频段的W-CDMA系统中的发射信号由W_PA2放大。放大的信号在DUP2中经历发射/接收信号的区分并输入到发射/接收端TRx5。根据CNT_IC的选择，信号经由ANT输出。另一方面，从ANT输入到TRx5的接收信号在DUP1中经历区分并由LNA4放大，并且放大的信号输出到没有显示的解调电路等。
图3是显示图2的半导体集成电路器件中的开关电路的详细配置例子的电路图。图3中所示的开关电路SW具有用于PCS/DCS发射的Tx1、用于GSM发射的Tx2、天线端(天线节点)ANT、用于W-CDMA(900MHz频段)发射/接收的TRx5、用于W-CDMA(2.1GHz频段)发射/接收的TRx1、用于PCS接收的Rx4、用于DCS接收的Rx3，以及用于GSM接收的Rx2。
由两级耦连的三栅极晶体管Q_t11和Q_t12构成的晶体管电路Q_t1耦连在Tx1和ANT之间。由两级耦连的双栅极晶体管Q5_t11和Q5_t12构成的晶体管电路Q5_t1耦连在Tx1和接地端GND之间。类似地，由两级耦连的三栅极晶体管Q_t21和Q_t22构成的晶体管电路Q_t2耦连在Tx2和ANT之间。由两级耦连的双栅极晶体管Q5_t21和Q5_t22构成的晶体管电路Q5_t2耦连在Tx2和GND之间。
由两级耦连的三栅极晶体管Q_tr51和Q_tr52构成的晶体管电路Q_tr5耦连在TRx5和ANT之间。由两级耦连的三栅极晶体管Q5_tr51和Q5_tr52构成的晶体管电路Q5_tr5耦连在TRx5和GND之间。类似地，由两级耦连的三栅极晶体管Q_tr11和Q_tr12构成的晶体管电路Q_tr1耦连在TRx1和ANT之间。由两级耦连的三栅极晶体管Q5_tr11和Q5_tr12构成的晶体管电路Q5_tr1耦连在TRx1和GND之间。
由两级耦连的三栅极晶体管Qcom1和Qcom2构成的晶体管电路Qcom耦连在ANT和接收公共节点Ncom之间。单栅极晶体管Q_r2耦连在接收公共节点Ncom和Rx2之间，而单栅极晶体管Q5_r2耦连在Rx2和GND之间。类似地，单栅极晶体管Q_r3耦连在Ncom和Rx3之间，而单栅极晶体管Q5_r3耦连在Rx3和GND之间。单栅极晶体管Q_r4耦连在Ncom和Rx4之间，而单栅极晶体管Q5_r4耦连在Rx4和GND之间。
如上所述的，为每个信号端提供耦连到ANT的晶体管(或晶体管电路)Q和耦连到GND的晶体管(或晶体管电路)Q5。因为高功率施加到晶体管Q_t1，Q_t2，Q_tr1，Q_tr5和Qcom，所以晶体管具有三栅极两级配置(对应于六级耦连的单晶体管)以便减小失真。耦连在W-CDMA的信号端TRx1和TRx5与GND之间的晶体管Q5_tr1和Q5_tr5分别具有三栅极两级配置以减小IMD。
在晶体管(或晶体管电路)Q和Q5的配置中，栅极的数目或级的数目基本上是相似的，虽然它们可以根据这种失真、通过功率等的影响而改变。因此，作为代表，将详细地描述耦连到发射端Tx1的晶体管Q_t1和Q5_t1的配置。其他的将简要描述。首先，在Q_t1中，Q_t11的源极和漏极的一端耦连到ANT，Q_t12的源极和漏极的一端耦连到Tx1，并且Q_t11的另一端和Q_t12的另一端公共耦连。
Q_t11的三个栅极经由电阻元件Rg1，Rg2和Rg3耦连到控制端Tx1cL。电容元件C3耦连在Q_t11的源极和漏极的一端(在ANT侧)与最接近于这端的栅极之间。类似地，Q_t12的三个栅极经由电阻元件Rg4，Rg5和Rg6耦连到Tx1cL。电容元件C4耦连在Q_t12的源极和漏极的一端(在Tx1侧)与最接近于这端的栅极之间。电阻元件Rd1，Rd2和Rd3串联耦连在Q_t11的源极和漏极的一端和另一端之间。从Rd1和Rd2之间的连接节点以及Rd2和Rd3之间的连接节点将偏置供给到Q_t11中的两个栅极的中间点。类似地，电阻元件Rd4，Rd5和Rd6串联耦连在Q_t12的源极和漏极的一端和另一端之间。从Rd4和Rd5之间的连接节点以及Rd5和Rd6之间的连接节点将偏置供给到Q_t12中的两个栅极的中间点。
如上所述，通过多栅极配置、电容元件的添加，以及在两个栅极之间的中间点提供偏置，可以实现在专利文档1以及参考文档1～4中描述的低失真特性。如参考图7所描述的，通过利用多级耦连晶体管的配置，可以降低每级施加的高频电压。因此，可以减小高阶谐波失真。
经由二极管D1(Tx1c侧是阳极，而Tx1cL侧是阴极)，将从控制单元CNT_IC输入到图1中的控制端Tx1c的控制电压施加到控制端Tx1cL。二极管D1具有防止从Q_t1的栅极回流的功能，如在参考文档4中所描述的。因为高功率输入到发射端Tx1，所以升压器电路CP1耦连在Q_t1的栅极和Tx1之间。通过CP1，可以升高用于导通Q_t1的栅极电压。
另一方面，在Q5_t1中，Q5_t11的源极和漏极的一端耦连到Tx1(准确地说，经由电容器C5耦连AC信号)，Q5_t12的源极和漏极的一端耦连到GND(准确地说，经由电容器C6耦连AC信号)，并且Q5_t11的另一端和Q5_t12的另一端公共耦连。晶体管Q5_t11和Q5_t12的每个具有双栅极配置。每个栅极经由电阻元件耦连到GND。类似于Q_t1，电容元件耦连在Q5_t11的源极和漏极的一端(在Tx1侧)与最接近于这端的栅极之间。电容元件也耦连在Q5_t12的源极和漏极的一端(在GND侧)与最接近于这端的栅极之间。此外，类似于Q_t1，两个电阻元件串联耦连在Q5_t11和Q5_t12每个的源极和漏极之间。从电阻元件的连接节点，将偏置供给到栅极的中间点。
当‘H’级电压供给到Tx1cL时，晶体管电路Q5_t1关断，而晶体管电路Q_t1导通。当‘L’级电压供给到Tx1cL时，晶体管电路Q5_t1导通，而晶体管电路Q_t1关断。因此，当Q_t1关断时，Tx1耦连到GND，可以隐蔽Tx1之后的阻抗的影响(例如，LPF1等)，并且可以防止与阻抗的波动相伴的失真等。
耦连到发射端Tx2的晶体管电路Q_t2和Q5_t2具有与晶体管Q_t1和Q5_t1类似的配置。Q_t2的通/断态以及Q5_t2的通/断态由耦连到Q_t2的栅极以及Q5_t2的源极和漏极的一端的控制端Tx2cL来控制。经由用于防止回流的二极管D2，将从控制单元CNT_IC输入到图1中的控制端Tx2c的控制电压施加到Tx2cL。因为以类似于Tx1的方式将高功率输入到Tx2，所以升压器电路CP2以类似于Q_t1的方式耦连在Tx2和Q_t2的栅极之间。
耦连到发射/接收端TRx5的晶体管电路Q_tr5和Q5_tr5具有与晶体管Q_t1和Q5_t1类似的配置，除了Q5_tr5具有两级耦连的三栅极配置之外。Q_tr5的通/断态以及Q5_tr5的通/断态由耦连到Q_tr5的栅极以及Q5_tr5的源极和漏极的一端的控制端Rx5c来控制。对于Rx5c，不需要用于防止回流的二极管，并且从图1中的控制单元CNT_IC直接施加控制电压到Rx5c。因为在发射小的时候将RF功率输入到TRx5、升压器电路完全不起作用以及升压器电路可能使IMD特性恶化，所以不为Q_tr5的栅极提供上述升压器电路。
耦连到发射/接收端TRx1的晶体管电路Q_tr1和Q5_tr1也具有与晶体管Q_tr5和Q5_tr5类似的配置。Q_tr1的通/断态以及Q5_tr1的通/断态由耦连到Q_tr1的栅极以及Q5_tr1的源极和漏极的一端的控制端Rx1c来控制。对于Rx1c，也不需要用于防止回流的二极管，并且从图1中的控制单元CNT_IC直接施加控制电压到Rx1c。也不为Q_tr1的栅极提供上述升压器电路。
耦连到天线ANT的晶体管电路Qcom具有类似于晶体管电路Q_t1的两级耦连的三栅极晶体管配置。晶体管电路Qcom的栅极电压由耦连到图1中的控制单元CNT_IC的控制端Rxcc来控制。当从天线端ANT接收到的信号耦连到接收端Rx2、Rx3和Rx4的任一个时，晶体管电路Qcom导通。通过用Qcom联合接收端Rx2～Rx4，减小了天线端ANT上的负载，并且可以改善高阶谐波失真特性等。
耦连到接收端Rx2的晶体管Q_r2和Q5_r2是单栅极晶体管。Q_r2的源极和漏极的一端耦连到接收公共节点Ncom，另一端耦连到Rx2，并且Q_r2的栅极经由电阻元件耦连到控制端Rx2c。从图1中的控制单元CNT_IC施加控制电压到Rx2c。虽然电阻元件耦连在Q_r2的源极和漏极之间，但是因为是单栅极配置，所以不存在施加到栅极的中间点的偏置。因为使用单栅极配置，所以不需要在栅极跟源极和漏极之间耦连电容元件。另一方面，AC信号从Q5_r2的源极和漏极的一端耦连到Rx2，AC信号从另一端耦连到GND，并且Q5_r2的栅极经由电阻元件耦连到GND。在Q5_r2的源极和漏极之间提供电阻元件。对于接收端Rx2，用于防止回流的二极管以及升压电路不是必需的。
耦连到接收端Rx3的晶体管Q_r3和Q5_r3也是单栅极晶体管，并具有与Q_r2和Q5_r2的上述配置类似的配置。Q_r3的通/断态以及Q5_r3的通/断态由耦连到Q_r3的栅极以及Q5_r3的源极和漏极的一端的控制端Rx3c来控制。耦连到接收端Rx4的晶体管Q_r4和Q5_r4也是单栅极晶体管，并具有与Q_r2和Q5_r2的上述配置类似的配置。Q_r4的通/断态以及Q5_r4的通/断态由耦连到Q_r4的栅极以及Q5_r4的源极和漏极的一端的控制端Rx4c来控制。从图1中的控制单元CNT_IC直接施加控制电压到控制端Rx3c和Rx4c。
在这种配置中，图3的开关电路SW在用于W-CDMA(900MHz频段)发射/接收的TRx5和作为晶体管电路Qcom一端的接收公共节点Ncom之间提供有与图1中的电压供给电路类似的电压供给电路VD_BK1。VD_BK1由电压供给端(电压供给节点，电压)Vdd、耦连在Vadd和TRx5之间的电阻元件Radd5，以及耦连在Vadd和Ncom之间的电阻元件Raddc构成。电阻元件Radd5和Raddc的每个的电阻值是例如100kΩ。虽然对于提供有VD_BK1的端(或节点)的位置有多种选择，但是如将在下面描述的，在图3中所示的位置提供VD_BK1是优选的。
例如，在半导体衬底上形成电阻元件的情况中，在实际电阻元件中存在寄生分量例如寄生电容或寄生电感。因此，将电阻元件耦连到寄生分量对其影响小的低频段的信号端或通过功率小的信号端是有效的。因此，在图3的开关SW中的信号端和节点中，作为低发射功率和低频段(900MHz频段)的W-CDMA系统的信号端的TRx5以及GSM频段的高功率对其影响由Qcom减小的并且只有小功率信号通过的接收公共节点Ncom是最佳的。
在半导体衬底上形成电阻元件Radd5和Raddc的情况中，为了产生作为标准薄层电阻的100kΩ(例如，500Ω/□)，大约0.8mm的长度是必需的。另一方面，图2中所示的蜂窝电话系统被强烈要求实现大的芯片面积和低的芯片成本，所以尽可能减小电阻元件的数目是优选的。因此，虽然可以在参考图1而描述的三个或多个位置布置电阻元件，但是从上述观点来说，在图3中所示的两个位置布置电阻元件是最优选的。
此外，从不对谐波失真施加影响以及允许通态晶体管的插入损耗的观点来说，将电阻元件Radd5和Raddc的每个的电阻值设置为100kΩ或更高。从在具有小面积的范围内实现-Vant的加深的观点来说，使用在范围内最小的100kΩ的电阻值。但是，电阻值的最佳范围根据各种电路参数、过程参数以及芯片面积参数等而变化。在考虑普通SP7T的各种参数的情况下，电阻值的合适范围基本上是例如100kΩ～200kΩ，优选地100kΩ～150kΩ。
通过使用图3的开关电路(半导体集成电路器件)，如上面参考图1描述的，可以增加因漏电流而降低的天线电压Vant，并且处于断态的晶体管在Cgs非线性小的区域中工作而不进入假通态。因此，可以减小高阶谐波失真或IMD。因为耦连到信号端的电阻元件具有大的电阻值(例如100kΩ)并且相对低的功率和/或低频率的信号施加到信号端，所以由电阻元件的耦连引起的高阶谐波失真或IMD的特性恶化不会成为问题。
因为图3中的晶体管Q_t1，Q_t2，Q_tr5，Qcom以及Q_tr1具有三栅极两级配置，所以如上面参考图7等描述的，可以降低Vgs的高频电压，使得可以减小高阶谐波失真和IMD。此外，通过将添加的电阻元件的数目设置成2，可以减小面积开销，并且可以抑制图2中的射频模块RF_ML的面积的增加。另外，可以实现开关电路的失真的减小。因此，增加了图2的RF_ML中的其他部件(低通滤波器LPF、功率放大器HPA等)的设计余量，并且可以降低RF_ML的成本。
图4A，4B和4C是作为制造图3的电压供给电路中的电阻元件和三栅极晶体管的方法的例子的，示意地显示制造步骤中的器件结构的横截面。首先，如图4A中所示的，在由半绝缘镓砷(GaAs)制成的衬底SUB上方形成由GaAs制成的外延层EP，并且在外延层EP的上表面上方形成缓冲层LY1。在缓冲层LY1的上表面上方，形成砷化铝镓(AlGaAs)层LY2。在LY2层的上表面上方，形成n型镓砷(GaAs)层LY3。
随后，将图4A右部的AlGaAs层LY2和n型GaAs层LY3刻蚀，并且形成由例如PSG(磷硅玻璃)/SiO制成的绝缘膜IS1。在绝缘膜IS1上方，在刻蚀LY2层和LY3层的位置上形成由例如WSiN制成的电阻元件Radd。其后，如图4B中所示的，刻蚀要布置源极/漏极线SD1和SD2的位置上的绝缘膜IS1，并且用金属线等形成源极/漏极线SD1和SD2。
如图4C中所示的，在夹于源极/漏极线SD1和SD2之间的区域中布置三个栅极线G1、G2和G3的位置上刻蚀绝缘膜IS1和n型GaAs层LY3，并且用金属线等形成这三个栅极线G1、G2和G3。刻蚀栅极线G1和G2之间的以及栅极线G2和G3之间的绝缘膜IS1，并且形成由n+层等制成的电源线SH12和SH23。通过电源线SH12和SH23供给参考图3而描述的在栅极之间的中间点的偏置。这样，形成了具有图4中所示的三栅极配置的HEMT(高电子迁移率晶体管)和电阻元件。
如上所述通过在相同衬底上形成晶体管和电阻元件Radd，实现了高度集成，并且可以实现具有小面积的开关电路和射频模块RF_ML。
虽然在上面具体描述了这里的发明者所实现的发明，但是显然地，发明不限于前述实施方案，而是可以不同地修改，而不背离要旨。
例如，例如已通过使用用于多频段蜂窝电话系统的开关电路的例子来描述发明。但是，发明不限于开关电路，而是可以类似地应用于各种无线电通信系统，包括适合于多种频段(例如，2.4GHz频段和5GHz频段)的无线LAN天线开关。
根据本发明的半导体集成电路器件和射频模块是当应用于SP7T或更新版本的开关电路以及包括该开关电路的蜂窝电话的射频模块时特别有用的技术。发明不限于它们，而可以广泛地应用于SP6T或更旧版本的蜂窝电话的开关电路、无线LAN的天线开关等。

Claims (10)

1.一种半导体集成电路器件，包括：
耦连到天线的天线节点；
其上施加偏置电压的电压供给节点；
多个信号节点；
多个晶体管，耦连在该多个信号节点和天线节点之间，并且切换该多个信号节点和天线节点之间的耦连/去耦；以及
多个电阻元件，每个耦连在该多个信号节点的两个或多个信号节点与该电压供给节点之间。
2.根据权利要求1的半导体集成电路器件，其中电阻元件的数目是两个，并且电阻元件的每个耦连在该多个信号节点中的两个信号节点与该电压供给节点之间。
3.根据权利要求2的半导体集成电路器件，其中所述多个信号节点中的两个信号节点是相对低功率和/或低频率信号向其输入/从其输出的信号节点。
4.根据权利要求1的半导体集成电路器件，其中电阻元件的每个的电阻值是100kΩ～200kΩ。
5.根据权利要求1的半导体集成电路器件，其中通过多级串联耦连的晶体管元件构造多个晶体管的每一个。
6.一种射频模块，包括：
耦连到天线的天线节点；
其上施加偏置电压的电压供给节点；
用于发射多种通信方法的信号的多个发射节点；
用于接收多种通信方法的信号的多个接收节点；
公共节点；
多个发射晶体管，每个耦连在发射节点和天线节点之间，并且切换发射节点和天线节点之间的耦连/去耦；
公共晶体管，耦连在天线节点和公共节点之间，并且切换天线节点和公共节点之间的耦连/去耦；
多个接收晶体管，每个耦连在接收节点和公共节点之间，并且切换接收节点和公共节点之间的耦连/去耦；
第一电阻元件，耦连在作为发射节点之一的第一节点和电压供给节点之间；以及
第二电阻元件，耦连在公共节点和电压供给节点之间。
7.根据权利要求6的射频模块，其中第一节点符合多种通信方法之中的小发射功率和/或低频段的通信方法。
8.根据权利要求7的射频模块，
其中通信模式包括使用低频段的W-CDMA方法和使用比该低频段更高的频段的W-CDMA方法，并且
其中第一节点符合使用低频段的W-CDMA方法。
9.根据权利要求6的射频模块，其中第一和第二电阻元件的每个的电阻值是100kΩ～150kΩ。
10.根据权利要求6的射频模块，其中发射晶体管和公共晶体管的每个由两级串联耦连的三栅极晶体管元件构成。
CN2007101122913A 2006-06-29 2007-06-29 半导体集成电路器件和射频模块 Expired - Fee Related CN101098135B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-178928 2006-06-29
JP2006178928 2006-06-29
JP2006178928A JP4939125B2 (ja) 2006-06-29 2006-06-29 半導体集積回路装置および高周波モジュール

Publications (2)

Publication Number Publication Date
CN101098135A true CN101098135A (zh) 2008-01-02
CN101098135B CN101098135B (zh) 2011-12-14

Family

ID=39011711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101122913A Expired - Fee Related CN101098135B (zh) 2006-06-29 2007-06-29 半导体集成电路器件和射频模块

Country Status (5)

Country Link
US (2) US20080317154A1 (zh)
JP (1) JP4939125B2 (zh)
KR (1) KR101394699B1 (zh)
CN (1) CN101098135B (zh)
TW (1) TWI459629B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811372A (zh) * 2014-03-07 2014-05-21 上海华虹宏力半导体制造有限公司 晶体管的测试结构以及测试方法
CN105515561A (zh) * 2015-12-01 2016-04-20 唯捷创芯(天津)电子技术股份有限公司 多路径开关电路、芯片及通信终端
CN105811947A (zh) * 2014-12-31 2016-07-27 上海摩波彼克半导体有限公司 射频开关及多路输出选择器
CN107924938A (zh) * 2015-06-16 2018-04-17 泰戈尔技术股份有限公司 高性能射频开关
CN108233912A (zh) * 2016-12-13 2018-06-29 湖南格兰德芯微电子有限公司 双刀双掷射频开关

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080076371A1 (en) * 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
JP5375307B2 (ja) * 2009-04-23 2013-12-25 株式会社村田製作所 半導体装置
JP5206585B2 (ja) * 2009-05-22 2013-06-12 Ｔｄｋ株式会社 高周波モジュール
KR101798046B1 (ko) * 2011-07-28 2017-11-15 엘지전자 주식회사 이동 단말기
US9444512B2 (en) 2011-12-09 2016-09-13 Murata Manufacturing Co., Ltd. Semiconductor device and high-frequency module
JP5652558B2 (ja) * 2011-12-20 2015-01-14 株式会社村田製作所 高周波モジュール
US10326440B1 (en) * 2018-02-28 2019-06-18 Nxp Usa, Inc. RF switches, integrated circuits, and devices with multi-gate field effect transistors and voltage leveling circuits, and methods of their fabrication
US10784862B1 (en) 2019-09-10 2020-09-22 Nxp Usa, Inc. High speed switching radio frequency switches
US10972091B1 (en) 2019-12-03 2021-04-06 Nxp Usa, Inc. Radio frequency switches with voltage equalization
US11368180B2 (en) 2020-07-31 2022-06-21 Nxp Usa, Inc. Switch circuits with parallel transistor stacks and methods of their operation
US11683028B2 (en) 2021-03-03 2023-06-20 Nxp Usa, Inc. Radio frequency switches with voltage equalization

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3570719D1 (en) * 1985-03-20 1989-07-06 Schilling Hans Joachim Method and apparatus for data transmission between a transmission arranged in a borehole and a surface-mounted transceiver
JP3169775B2 (ja) 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
JP3711193B2 (ja) 1998-01-16 2005-10-26 三菱電機株式会社 送受信切り換え回路
US6218890B1 (en) * 1998-07-14 2001-04-17 Sanyo Electric Co., Ltd. Switching circuit device and semiconductor device
JP2000277703A (ja) 1999-03-25 2000-10-06 Sanyo Electric Co Ltd スイッチ回路装置
JP3736356B2 (ja) 2001-02-01 2006-01-18 日本電気株式会社 高周波スイッチ回路
JP2002246942A (ja) * 2001-02-19 2002-08-30 Sony Corp スイッチ装置および携帯通信端末装置
JP3790227B2 (ja) 2003-04-16 2006-06-28 松下電器産業株式会社 高周波スイッチ回路
JP4228759B2 (ja) 2003-04-16 2009-02-25 ソニー株式会社 情報端末装置
JP4202852B2 (ja) * 2003-08-27 2008-12-24 株式会社ルネサステクノロジ 通信用電子部品および送受信切替え用半導体装置
JP2005136948A (ja) * 2003-10-08 2005-05-26 Renesas Technology Corp アンテナスイッチ回路
US7146136B2 (en) * 2004-02-04 2006-12-05 Northrop Grumman Corporation E-band radio transceiver architecture and chip set
US7187945B2 (en) * 2004-04-30 2007-03-06 Nokia Corporation Versatile antenna switch architecture
JP2005323030A (ja) 2004-05-07 2005-11-17 New Japan Radio Co Ltd スイッチ半導体集積回路
JP4272142B2 (ja) 2004-12-07 2009-06-03 株式会社ルネサステクノロジ スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール
JP4684759B2 (ja) 2005-06-22 2011-05-18 ルネサスエレクトロニクス株式会社 半導体回路装置および高周波電力増幅モジュール
JP4724498B2 (ja) 2005-08-30 2011-07-13 ルネサスエレクトロニクス株式会社 半導体集積回路装置および高周波電力増幅モジュール
JP4712492B2 (ja) 2005-08-31 2011-06-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置および高周波電力増幅モジュール

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811372A (zh) * 2014-03-07 2014-05-21 上海华虹宏力半导体制造有限公司 晶体管的测试结构以及测试方法
CN103811372B (zh) * 2014-03-07 2016-08-24 上海华虹宏力半导体制造有限公司 晶体管的测试结构以及测试方法
CN105811947A (zh) * 2014-12-31 2016-07-27 上海摩波彼克半导体有限公司 射频开关及多路输出选择器
CN105811947B (zh) * 2014-12-31 2019-07-02 展讯通信（上海）有限公司 射频开关及多路输出选择器
CN107924938A (zh) * 2015-06-16 2018-04-17 泰戈尔技术股份有限公司 高性能射频开关
US10298222B2 (en) 2015-06-16 2019-05-21 Tagore Technology, Inc. High performance radio frequency switch
CN107924938B (zh) * 2015-06-16 2019-08-09 泰戈尔技术股份有限公司 高性能射频开关
CN105515561A (zh) * 2015-12-01 2016-04-20 唯捷创芯(天津)电子技术股份有限公司 多路径开关电路、芯片及通信终端
WO2017092682A1 (zh) * 2015-12-01 2017-06-08 唯捷创芯(天津)电子技术股份有限公司 多路径开关电路、芯片及通信终端
CN108233912A (zh) * 2016-12-13 2018-06-29 湖南格兰德芯微电子有限公司 双刀双掷射频开关
CN108233912B (zh) * 2016-12-13 2021-07-06 格兰康希通信科技(上海)有限公司 双刀双掷射频开关

Also Published As

Publication number Publication date
US8824974B2 (en) 2014-09-02
US20110034137A1 (en) 2011-02-10
CN101098135B (zh) 2011-12-14
JP2008011131A (ja) 2008-01-17
TWI459629B (zh) 2014-11-01
KR101394699B1 (ko) 2014-05-15
KR20080001668A (ko) 2008-01-03
JP4939125B2 (ja) 2012-05-23
US20080317154A1 (en) 2008-12-25
TW200818594A (en) 2008-04-16

Similar Documents

Publication Publication Date Title
CN101098135B (zh) 半导体集成电路器件和射频模块
US7738841B2 (en) Systems, methods and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and external component in multi-stacking structure
US7986927B2 (en) Semiconductor integrated circuit device and high-frequency power amplifier module
US7843280B2 (en) Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure
US8676132B2 (en) Semiconductor integrated circuit, RF module using the same, and radio communication terminal device using the same
US8451044B2 (en) Switching circuit
US20060009164A1 (en) Radio frequency switching circuit
US7650134B2 (en) Semiconductor integrated circuit device and high frequency power amplifier module
JPH0955682A (ja) スイツチ半導体集積回路及び通信端末装置
CN104682936B (zh) 一种具有体区自适应偏置功能的cmos soi射频开关结构
US6882836B2 (en) GAIT antenna interface with special isolation mode
CN104935317A (zh) 一种实现低插损低谐波的cmos soi射频开关结构
Wang et al. A 5.2-GHz CMOS T/R switch for ultra-low-voltage operations
JP5267648B2 (ja) 半導体集積回路装置および高周波モジュール
CN104935316A (zh) 用于控制收发通路切换的射频开关、射频系统和操作方法
LU500894B1 (en) Soi cmos radio frequency switch structure with low insertion loss and low harmonics
US12047044B2 (en) Power amplifier module
JP2008017170A (ja) 半導体スイッチ回路並びに通信機器
US20100120481A1 (en) Switching circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100716

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN COUNTY

TA01 Transfer of patent application right

Effective date of registration: 20100716

Address after: Kanagawa, Japan

Applicant after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Applicant before: Renesas Technology Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MURATA MANUFACTURING CO. LTD.

Free format text: FORMER OWNER: RENESAS ELECTRONICS CO., LTD.

Effective date: 20120401

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120401

Address after: Kyoto Japan

Patentee after: Murata Manufacturing Co.,Ltd.

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111214

CF01 Termination of patent right due to non-payment of annual fee