TWI459629B - Semiconductor integrated circuit device and high frequency module - Google Patents

Semiconductor integrated circuit device and high frequency module Download PDF

Info

Publication number
TWI459629B
TWI459629B TW096120128A TW96120128A TWI459629B TW I459629 B TWI459629 B TW I459629B TW 096120128 A TW096120128 A TW 096120128A TW 96120128 A TW96120128 A TW 96120128A TW I459629 B TWI459629 B TW I459629B
Authority
TW
Taiwan
Prior art keywords
node
signal
resistance element
source
antenna
Prior art date
Application number
TW096120128A
Other languages
English (en)
Other versions
TW200818594A (en
Inventor
Akishige Nakajima
Yasushi Shigeno
Takashi Ogawa
Shinnichirou Takatani
Shinya Osakabe
Tomoyuki Ishikawa
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW200818594A publication Critical patent/TW200818594A/zh
Application granted granted Critical
Publication of TWI459629B publication Critical patent/TWI459629B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/007—Switching arrangements with several input- or output terminals with several outputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Electronic Switches (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Description

半導體積體電路裝置及高頻模組
本發明係關於半導體積體電路裝置及高頻模組，尤其是，與適用於含有移動體通信機器等所配載之天線開關之半導體積體電路裝置及高頻模組之有效技術相關。
例如，專利文獻1係由FET所構成之SPDT(Single Pole Double Throw)開關，該FET為例如雙閘FET，其第1閘極及源極之間、與第2閘極及汲極之間連結著電容元件之構成。藉此，實現可以低電壓動作之具有低變形特性之高頻開關(天線開關)。
[專利文獻1]日本特開平8－70245號公報
本專利申請發明者等於本專利申請之前，已提出過與天線開關相關之非公知之「日本特願2004－353715號」(以下，稱為參考文獻1)、「日本特願2005－181669號」(以下，稱為參考文獻2)，「日本特願2005－250497號」(以下，稱為參考文獻3)，「日本特願2005－250183號」(以下，稱為參考文獻4)。本專利申請發明者等針對包含該等文獻在內之天線開關技術進行檢討，結果，發現以下之事實。
例如，行動電話系統除了第2世代行動電話之聲音通信及無線網路以外，因為第3世代行動電話之登場，而可實現TV電話及利用無線網路之聲音(音樂)．視訊配信等，並持續以實現更高機能之方向發展。為了實現多樣化服務，通信方式也多樣化，而出現了用以提高GSM(Global System for Mobile Communications)之通信速度之EDGE(Enhanced Data rate for GSM Evolution)及W－CDMA(Wideband Code Division Multiple Access)。
此外，使用頻帶也隨著加入者數之增加及通信方式之多樣化而增加，歐州有900MHz頻帶之EGSM(Extended GSM)及1.8GHz頻帶之DCS(Digital Cellular System)。另一方面，美國有1.9GHz頻帶之PCS(Personal Communication Service)及850MHz頻帶之GSM。此外，使用2GHz頻帶之W－CDMA以外，多頻帶．多模式化係攜帶終端機之必要條件。
行動電話機廠商將開發資源轉向服務等之軟體開發，構件等之硬體也更加速朝向多機能複合化．小型化發展。尤其是，高頻電力增幅器(HPA)模組等之高頻模組必須朝多頻帶．多模式化、以及小型化發展，與其同時，也要求可進行複數高頻信號之切換之高性能開關裝置。例如，配載於高頻模組之天線開關，隨著上述之多頻帶．多模式化，而從SPDT高機能化成SP4T、SP6T。天線開關除了利用相位調變之GSM以外，尚要求藉由導入利用相位調變及振幅調變之EDGE之高線性性，小型化及低變形化技術成為主要之技術課題。
實現低變形化之電路的手段，如「專利文獻1」之第1圖中之FET2所示，可以考慮用以執行接收機及天線之連結．切斷之裝置FET之多段連結(從插入損失之觀點而言，多閘極化係有效的方法)。將傳送機所傳送之大電力切換至天線側時，斷開之FET(「專利文獻1」之第1圖中之FET2)不會導通，傳送機所輸入之電力，因為可以不洩漏至接收系而輸出至天線，故可實現低損失之開關。其係藉由多段連結分散FET所承受之RF電壓，故可縮小每1段之RF電壓，此外，因為可以縮小高諧波變形之發生要因之閘極．源極間之電容(Cgs)、閘極．汲極間之電容(Cgd)、以及導通電阻所承受之RF電壓，斷開FET不會因為傳送機所輸入之電力而誤導通。
該多閘極化之進一步之高諧波變形改善策略，如「參考文獻1」所示，於雙閘FET之閘極．閘極間之中點配設電位供應用配線之技術。結果，因為中間電位較為安定，而可降低高諧波變形。「參考文獻2」時，係藉由進一步變更「參考文獻1」之電位供應用配線之連結方法，抑制漏電電流所導致之電位之降低量，而改善高諧波變形。
「參考文獻3」之如第2圖所示之SP6T之開關電路，除了「專利文獻1」或「參考文獻1、2」之技術以外，更於FET之閘極配設以低變形化為目的之昇壓電路。此外，新型行動電話服務導入在同一之通信單位(通信框)內使用所必要之被稱為DTM(Dual Transfer Mode)之聲音通信(GSM)及資料通信(EDGE)之通信方式所導致之回應延遲的問題，如該「參考文獻3」之第2圖所示，可藉由於天線端子配設漏電路徑用電阻(27)而解決。「參考文獻4」係以於開關控制端子(FET之閘極)配設逆流防止用電路(例如，二極體)來取代「參考文獻3」之漏電路徑用電阻(27)，而解決回應延遲之問題。
如上所示，藉由「專利文獻1」及「參考文獻1~4」之技術，可以實現低變形之SP6T規模之高性能天線開關。然而，為了對應以更高機能服務為目的而導入之W－CDMA系統，天線開關之電路規模有從傳統之SP6T擴大成SP7T之必要性。此外，因為W－CDMA系統係可對應高速資料通信之系統，故要求比傳統更寬頻帶之高線性性(低變形)。用以表示對W－CDMA系統所要求之高線性性之特性如IMD(intermodulation distortion)。
第5圖係W－CDMA部之構成例之概略方塊圖。W－CDMA用之傳送系(傳送端子)Tx及接收系(接收端子)Rx係介由平衡雙工器DUP連結於天線開關電路SW。因此，其問題係，相對於W－CDMA頻帶之Tx之傳送頻率，頻帶外blocker信號(干涉波)從天線進入，因為天線開關電路SW之非線性性而發生與Tx信號之混頻，變形信號漏出至Rx信號頻帶。該洩漏量為IMD，必須降低該量。IMD之一般的要求規格，與GSM．PCS頻帶所要求之變形特性之高次諧波變形(2次：2HD、3次：3HD)之－40dBm以下相比，係－90dBm以下之極小值。
高次諧波變形(HD)主要係發生於斷開之裝置(天線及傳送系或接收系之連結．切斷之裝置)，其改善策略可以採用「專利文獻1」及「參考文獻1~4」之技術。IMD之發生機構也與高次諧波變形相同，大部份係因為斷開裝置所具有之非線性要素(主要為閘極．源極間電容、閘極．汲極間電容之電壓依賴性之非線性性)所發生之變形。
然而，電路規模隨著擴大至SP7T而變大時，斷開裝置之數會增加。此外，高次諧波變形(HD)之降低，如「參考文獻3」所述，利用昇壓電路使天線電壓Vant(>4.0V)上昇，而實現使斷開裝置處於更深之斷開狀態。然而，W－CDMA系統時，因為傳送功率為較小之24dBm(GSM頻帶傳送功率：35dBm)，昇壓電路不會動作且昇壓電路所發生之變形可能導致IMD特性之劣化，故無法使用昇壓電路。結果，發生變形(IMD)特性劣化之問題。此處，以第6圖所示之簡易開關電路(SPDT)，針對天線電壓Vant對變形所產生之大影響進行說明。
第6圖係針對本發明之前提進行檢討之開關電路之一例，(a)係該構成例之電路圖，(b)係(a)之導通裝置之等效電路圖，(c)係該動作例之說明圖。第6(a)圖所示之開關電路，於天線端子ANT及信號端子Tx1a之間具備著電晶體Q1，於ANT及信號端子Tx2a之間具備著電晶體Q2。Q1係對開極施加控制電壓Vdd(≒3.0V)而成為導通狀態，對Q2閘極施加0V而成為斷開狀態。
導通狀態之Q1之等效電路如第6(b)圖所示，可以肖特基二極體及導通電阻(Ron)等來表示。對閘極施加Vdd時，因為肖特基二極體為順偏壓而成為導通狀態，故對天線端子ANT施加電壓。此處，斷開之Q2之閘極．源極及介由閘極．汲極流過之漏電電流為Ileak、肖特基二極體之順方向電壓為Vf、連結於Q1之閘極之電阻元件為Rg_Q1時，天線電壓Vant及Vdd之關係如(式1)所示。
Vant＝Vdd－Rg_Q1×Ileak－Vf 式(1)
此外，一般的數值為Vf≒0.4V、Rg_Q1≒15kΩ、Ileak≒10 μ A。斷開狀態之Q2之閘極．源極間電壓Vgs(閘極．汲極間電壓Vgd)係設計成比夾止電壓Vth(≒－1.0V)更深之－Vant。從信號端子Tx1a輸入功率Pin(高頻電壓Vin)時，斷開之Q2之汲極．源極間會產生高頻電壓Vin。Vin及Q2之Vgs、Vgd之關係式為式(2)。
Vin＝Vgs＋Vgd 式(2)
因為電晶體係相對於閘極為對稱之構造，故Vgs＝Vgd、Vgs＝Vin/2。因此，如第6(c)圖所示，會對Q2之Vgs施加以－Vant為中心之振幅Vin/2之高頻電壓。Q2之閘極．源極間電容Cgs之電壓依賴性具有第6(c)圖所示之非線性性。變形(IMD、2HD、3HD)因為該非線性性或Vgs接近Vth所導致之Q2之擬似導通狀態而發生。
為了降低變形，可以採用(1)縮小Vgs之高頻電壓Vin/2、(2)以更深之－Vant來離開Vth、(3)縮小Cgs之電壓依賴性、以及(4)以更淺之Vth來離開－Vant等。其中，可以電路構成實現之解決策略係(1)及(2)。首先，為了縮小(1)所述之Vgs之振幅Vin/2，只要以例如單閘電晶體之多段連結來構成斷開之Q2，來分割分配Vin即可。第7圖係第6圖之變形構成及動作之一例，(a)係該構成例之電路圖，(b)係(a)之動作例之說明圖。
第7(a)圖所示之開關電路，係將第6(a)圖之電晶體Q2置換成例如3段連結之單閘電晶體Q2_1、Q2_2、Q2_3而構成。因為Vin沒有改變，施加於Q2_1之一段之高頻電壓為1/3。如第7(b)圖所示，與一段時相比，Vgs係1/3之較小之電壓振幅，故可以Cgs之電壓非線性性之較小區域動作。此外，因為更為離開Vth，而可確保較深之斷開狀態，而降低變形。此外，此多段連結(或多閘極化)成為與導通狀態之插入損失之折衷，依據本發明者等之檢討，以三閘2段(單閘換算相當於6段)構成為最佳。
另一方面，考慮為了如(2)所述之以更深之－Vant來離開Vth，而增大Vdd之方式。然而，系統規格時，以低消耗電力等之觀點而言，必須保証例如控制電壓3.0V之動作。此外，如前面所述，難以利用昇壓電路來進一步加深－Vant。此外，電路規模隨著SP7T而增大時，漏電電流會增加，而使天線電壓Vant(SP6T電路構成時，例如Vant≒2.3V)會降低。如此一來，如第7(b)圖所示，會發生－V’ ant(SP7T電路構成時，例如V’ ant≒1.9V)之電壓降低，而成為Cgs之非線性性較強之區域或擬似導通區域，變形因而增加。
因此，本發明之目的之一，係提供可以降低高次諧波變形或IMD之半導體積體電路裝置及高頻模組。本發明之前述及其外之目的及創新特徵，由本說明書之記述及圖面可以得知。
以下，針對本專利申請所示之發明當中之具代表性者之概要進行簡單說明。
本發明之半導體積體電路裝置，係於由天線節點、複數之信號節點、以及連結於該等之間之複數電晶體所構成之天線開關，針對被施加偏電壓之電壓供應節點之複數信號節點當中之至少2個，分別介由電阻元件供應電壓之構成。
藉由上述構成，介由電阻元件及複數電晶體(其源極．汲極間之電阻元件)併聯電壓供應節點，可對天線節點供應偏電壓。藉此，斷開狀態之電晶體處於更深之斷開狀態，不會出現疑似導通狀態，而可於Cgs之非線性性較小之區域動作，故可降低高次諧波變形或IMD。此外，因為連結於電壓供應節點之電阻元件之電阻值，可以設定成相對大於介由電阻元件對天線節點直接供應偏電壓時之電阻值，故對電阻元件本身所導致之高次諧波變形或IMD之影響會較小。
此外，如前面所述之構成時，為了對電阻元件本身所導致之高次諧波變形或IMD之影響較小，連結電阻元件之信號節點以選擇低電力及/或低頻率之信號輸入或輸出者為佳。例如，複數信號節點當中，含有低頻帶之W－CDMA方式用、使用高於前述頻帶之W－CDMA方式用、以及使用高於W－CDMA方式之電力之GSM方式用等時，只要選擇之信號節點之1為低頻帶之W－CDMA方式用即可。此外，選擇之另一信號節點，例如，半導體積體電路裝置具備以將複數接收節點集中連結於天線節點為目的之共用電晶體時，只要與該共用電晶體之天線節點為不同側之節點即可。
針對本專利申請所示之發明當中之具代表性者可得到之效果進行簡單說明，亦即，可以降低高次諧波變形或IMD。
以下之實施形態時，為了方便說明，分割成複數分段或實施形態來進行說明，然而，未特別說明時，其間並非互相不關連，而具有其一方係另一方之一部份或全部之變形例、詳細、補足說明等之關係。此外，以下之實施形態中，論及要素之數等(包含個數、數值、量、以及範圍等)時，除了特別註明時及原理上明確限定為既定之數時等以外，並未受限為該既定之數，亦可以為既定之數以上或以下。
此外，以下之實施形態中，該構成要素(含要素步驟等在內)，除了特別註明時及原理上明確限定為必要等以外，並非絕對必要。同樣地，以下之實施形態中，論及構成要素等之形狀、位置關係等時，除了特別註明時及原理上明確非該形態時等以外，實質係包含其形狀為近似或類似者等在內。此點於上述數值及範圍亦相同。
以下，參照圖面，針對本發明之實施形態進行詳細說明。此外，以說明實施形態之全部圖面中，相同之構件，原則上，賦予相同之符號，並省略重複說明。
第1圖係本發明之一實施形態之半導體積體電路裝置，係用以說明其基本概念之電路圖。第1圖所示之半導體積體電路裝置，例如，係含有於天線端子(天線節點)ANT及信號端子(信號節點)Txa之間連結著源極．汲極之電晶體Qa、於ANT及信號端子Rxb之間連結著源極．汲極之電晶體Qb、以及於ANT及信號端子Rxc之間連結著源極．汲極之電晶體Qc。並無特別限制，然而，此處之信號端子Txa係傳送端子(傳送節點)，信號端子Rxb、Rxc係接收端子(接收節點)。信號端子Rxb、Rxc分別介由電容元件Cb、Cc連結於50Ω等之終端電阻。
電晶體Qa係由例如3段連結之單閘電晶體Q1a、Q2a、Q3a所構成，Q1a、Q2a、Q3a之閘極分別連結著電阻元件Rg1a、Rg2a、Rg3a，Q1a、Q2a、Q3a之源極．汲極間分別連結著電阻元件Rd1a、Rd2a、Rd3a。同樣地，電晶體Qb及電晶體Qc也是分別由3段連結之單閘電晶體Q1b、Q2b、Q3b及Q1c、Q2c、Q3c所構成。Q1b、Q2b、Q3b之閘極連結著電阻元件Rg1b、Rg2b、Rg3b，源極．汲極間連結著電阻元件Rd1b、Rd2b、Rd3b。Q1c、Q2c、Q3c之閘極連結著電阻元件Rg1c、Rg2c、Rg3c，源極．汲極間連結著電阻元件Rd1c、Rd2c、Rd3c。
以上之構成時，第1圖之半導體積體電路裝置之主要特徵為，針對信號端子Rxb及信號端子Rxc連結著電壓供應電路VD_BK。VD_BK係由電壓供應端子(電壓供應節點、電壓)Vdd、用以連結Vdd及Rxb之電阻元件Radd1、及用以連結Vdd及Rxc之電阻元件Radd2所構成。採用此種電壓供應電路VD_BK，如以下之說明所示，可以降低高次諧波變形或IMD。
首先，使天線電壓Vant上昇來進一步加深－Vant之手段之1，可以考慮對天線端子ANT直接供應偏電壓之方式。可以利用之電壓只有與電晶體之導通/斷開用之控制電壓相同之Vdd(≒3.0V)。因此，考慮介由高電阻對天線端子ANT直接供應Vdd之電路。此時之問題係其連結位置及電阻值。
電阻值如第7圖等所述，斷開狀態之電晶體之Vant愈高(－Vant較深)愈好。另一方面，導通狀態之電晶體若Vant較高，則施加於閘極之Vdd及汲極(源極)之電壓Vant之差愈變小。因為對應於閘極之順偏壓變小，結果，導通電阻Ron會增加，而增加插入損失。因此，Vant及Vdd之差存在著限界點，依據模擬，例如，以比Vdd低0.3V程度之電壓求取Vant之最適點。Vdd＝3.0V時，以實現Vant＝2.7V為目的之電阻值，在漏電電流Ileak為10 μ A之假設條件下，為50kΩ程度。
另一方面，為了避免其本身對高頻信號產生影響，電阻值應愈大愈好。亦即，如「參考文獻3」之記載所示，將電阻元件連結於天線端子ANT及電壓供應端子(但，「參考文獻3」為接地端子)之間時，為了不對高次諧波變形(2HD、3HD)產生影響，其電阻值必須為100kΩ以上。因此，如第1圖所示之電路REF之連結位置時，不會對高次諧波變形產生影響，此外，不易決定以使Vant接近2.7V為目的之適當電阻元件Radd之值。
所以，解決此問題之手段，如第1圖之電壓供應電路VD_BK所示，將電阻元件之連結位置分割成從天線端子ANT介由電晶體Qb之前方之信號端子Rxb、及從ANT介由其他電晶體Qc之前方之信號端子Rxc之2處，介由電阻元件對各端子供應電壓。如此，傳送時(Qa：導通、Qb、Qc：斷開時)，2個電阻元件Radd1、Radd2與介由電阻元件Rd併聯於斷開之Qb(Q1b、Q2b、Q3b)及Qc(Q1c、Q2c、Q3c)之汲極．源極間為等效。因此，可以使Radd1、Radd2之各電阻值成為例如相當於50kΩ之2倍之100kΩ。
此外，此處之構成，係從電壓供應端子Vdd朝2個信號端子併聯電阻元件，同樣地，亦可從Vdd朝3個以上之信號端子併聯電阻元件。此時，各電阻元件之電阻值可以為更大。只是，若增大電阻值而使電阻元件之數增加，則電路面積會相對於該部份而增大，此外，寄生電容及寄生電阻之不必要之電抗成分可能會增大。以此觀點而言，連結電阻元件之信號端子以2個為佳。此外，電阻元件之連結位置因為實際之電阻元件存在著電抗成分，將其連結於影響較小之低頻帶之信號端子或通過電力較小之信號端子係有效的方法。
以上，係利用如第1圖之半導體積體電路裝置，介由高電阻(例如100k Ω)對2個信號端子供應偏電壓Vdd，可使因為漏電電流而降低之天線電壓Vant上昇。結果，斷開狀態之電晶體Qb(Q1b、Q2b、Q3b)及Qc(Q1c、Q2c、Q3c)成為更深之斷開狀態，不會成為疑似導通狀態而可於Cgs之非線性性較小之區域動作，故可降低高次諧波變形或IMD。此外，此時，連結於各信號端子之電阻元件，因為電阻值(例如100k Ω)較大，故沒有電阻元件本身所導致之高次諧波變形或IMD之特性劣化之問題。
第2圖係本發明之一實施形態之半導體積體電路裝置之全體構成之一例之方塊圖。第2圖所示之半導體積體電路裝置，例如，無線通信系統之一之行動電話所使用之高頻模組RF_ML。高頻模組RF_ML係由電力增幅部HPA_ML、信號處理部RF_IC、SAW(Surface Acoustic Wave)濾波器SAW1~SAW3、W－CDMA用功率放大器W_PA1、W_PA2、以及平衡雙工器DPU1、DPU2等所構成。RF_IC含有低雜訊放大器LNA1~LNA5。HPA_ML含有功率放大器HPA1、HPA2、低通濾波器LPF1、LPF2、控制部CNT_IC、以及開關電路SW。
開關電路SW之7個信號端子(傳送端子Tx1、Tx2、接收端子Rx2~Rx4、傳送及接收端子TRx1、TRx5)之其中之一連結於天線所連結之天線端子ANT，係所謂SP7T之構成。連結那一個，係由控制部CNT_IC依據來自基頻電路(未圖示)之控制信號進行選擇。使用1.71GHz~1.91GHz頻帶之PCS方式或DCS方式之傳送信號，在HPA1被增幅，並介由LPF1被輸入至傳送端子Tx1。使用900MHz頻帶之GSM方式之傳送信號，在HPA2被增幅，並介由LPF2被輸入至傳送端子Tx2。其次，該等傳送信號經過控制部CNT_IC之選擇再介由ANT被輸出。此外，此時，控制部CNT_IC也依據來自基頻電路之控制信號，控制HPA1或HPA2之增幅率等。
此外，利用CNT_IC之選擇而從ANT被輸入接收端子Rx4之接收信號，以SAW1選擇既定頻率(PCS：1.9GHz頻帶)之信號，並以LNA1實施增幅後，輸出至解調電路(未圖示)等。同樣地，被輸入接收端子Rx3之接收信號，以SAW2選擇既定頻率(DCS：1.8GHz頻帶)後，以LNA2實施增幅，被輸入接收端子Rx2之接收信號，以SAW3選擇既定頻率(GSM：900MHz頻帶)後，以LNA5實施增幅。其次，該等增幅信號，被輸出至未圖示之解調電路等。
使用2.1GHz頻帶之W－CDMA方式之傳送信號，以W_PA1實施增幅後，分別利用DUP1之傳送及接收信號被輸入至傳送及接收端子TRx1，並依據CNT_IC之選擇介由ANT輸出。另一方面，從ANT被輸入至TRx1之接收信號，分別經由DUP1以LNA3實施增幅，並被輸出至未圖示之解調電路等。同樣地，使用900MHz頻帶之W－CDMA方式之傳送信號，以W_PA2實施增幅後，分別利用DUP2之傳送及接收信號被輸入傳送及接收端子TRx5，並依據CNT_IC之選擇介由ANT被輸出。另一方面，被從ANT輸入TRx5之接收信號，分別經由DUP2以LNA4實施增幅，並被輸出至未圖示之解調電路等。
第3圖係第2圖之半導體積體電路裝置之開關電路之詳細構成例之電路圖。第3圖所示之開關電路SW係具備前述之PCS/DCS傳送用之Tx1、GSM傳送用之Tx2、天線端子(天線節點)ANT、W－CDMA(900MHz頻帶)傳送及接收用之TRx5、W－CDMA(2.1GHz頻帶)傳送及接收用之TRx1、PCS接收用之Rx4、DCS接收用之Rx3、以及GSM接收用之Rx2。
於Tx1及ANT之間，連結著由2段連結之三閘電晶體Q_t11、Q_t12所構成之電晶體電路Q_t1，於Tx1及接地端子GND之間，連結著由2段連結之雙閘電晶體Q5_t11、Q5_t12所構成之電晶體電路Q5_t1連結。同樣地，於Tx2及ANT之間，連結著由2段連結之三閘電晶體Q_t21、Q_t22所構成之電晶體電路Q_t2，於Tx2及GND之間，連結著由2段連結之雙閘電晶體Q5_t21、Q5_t22所構成之電晶體電路Q5_t2。
於TRx5及ANT之間，連結著由2段連結之三閘電晶體Q_tr51、Q_tr52所構成之電晶體電路Q_tr5，於TRx5及GND之間，連結著由2段連結之三閘電晶體Q5_tr51、Q5_tr52所構成之電晶體電路Q5_tr5。同樣地，於TRx1及ANT之間，連結著由2段連結之三閘電晶體Q_tr11、Q_tr12所構成之電晶體電路Q_tr1連結，於TRx1及GND之間，連結著由2段連結之三閘電晶體Q5_tr11、Q5_tr12所構成之電晶體電路Q5_tr1。
此外，於ANT及接收共用節點Ncom之間，連結著由2段連結之三閘電晶體Qcom1、Qcom2所構成之電晶體電路Qcom。其次，於接收共用節點Ncom及Rx2之間，連結著單閘電晶體Q_r2，於Rx2及GND之間，連結著單閘電晶體Q5_r2。同樣地，於Ncom及Rx3之間，連結著單閘電晶體Q_r3，於Rx3及GND之間，連結著單閘電晶體Q5_r3，此外，於Ncom及Rx4之間，連結著單閘電晶體Q_r4，於Rx4及GND之間，連結著單閘電晶體Q5_r4。
如上所示，於各信號端子配設著以連結至ANT為目的之電晶體(或電晶體電路)Q、及以連結至GND為目的之電晶體(或電晶體電路)Q5。此處，Q_t1、Q_t2、Q_tr1、Q_tr5、Qcom因為被施加大電力，為了低變形化而為三閘之2段構成(相當於單閘6段)，此外，連結於W－CDMA用之信號端子TRx1、TRx5及GND間之Q5_tr1、Q5_tr5，為了降低IMD，而為三閘2段構成。
各電晶體(或電晶體電路)Q、Q5之構成上，在考慮變形歪之影響及通過電力等庂情形下，閘極之個數及段數會不相同，因為基本上係大致相同之構成，故以連結於傳送端子Tx1之電晶體電路Q_t1、Q5_t1為代表來進行其構成之詳細說明。其他則進行簡單說明。首先，Q_t1時，Q_t11之源極/汲極之一端連結於ANT，Q_t12之源極/汲極之一端連結於Tx1，Q_t11之另一端及Q_t12之另一端係共用連結。
Q_t11之3個閘極分別介由電阻元件Rg1、Rg2、Rg3連結於控制端子Tx1cL。此外，Q_t11之源極/汲極之一端(ANT側)與最近之閘極之間，連結著電容元件C3。同樣地，Q_t12之3個閘極分別介由電阻元件Rg4、Rg5、Rg6連結於Tx1cL，Q_t12之源極/汲極之一端(Tx1側)與最近之閘極之間，連結著電容元件C4。於Q_t11之源極/汲極之一端及另一端之間，串聯著電阻元件Rd1、Rd2、Rd3，從Rd1－Rd2間之連結節點及Rd2_Rd3間之連結節點，對Q_t11之2個閘極－閘極間之中點供應偏壓。同樣地，於Q_t12之源極/汲極之一端及另一端之間，串聯著電阻元件Rd4、Rd5、Rd6，從Rd4－Rd5間之連結節點及Rd5－Rd6間之連結節點，對Q_t12之2個閘極－閘極間之中點供應偏壓。
如上所示，藉由多閘極構成、電容元件之附加、或對閘極－閘極間之中點之偏壓供應，可以實現前述「專利文獻1」及「參考文獻1~4」所記載低變形特性。此外，如第7圖所述，藉由電晶體之多段連結構成，可以降低施加於每1段之高頻電壓，故可降低高次諧波變形。
此外，介由二極體D1(Tx1c側為節點，Tx1cL側為陰極)對控制端子Tx1cL施加從第1圖之控制部CNT_IC輸入至控制端子Tx1c之控制電壓。該二極體D1如「參考文獻4」之記載所示，具有防止從Q_t1之閘極之逆流之機能。此外，為了對傳送端子Tx1輸入大電力，於Q_t1之閘極及Tx1之間，連結著昇壓電路CP1。利用該CP1，可以實施Q_t1導通時之閘極電壓之昇壓。
另一方面，Q5_t1時，Q5_t11之源極/汲極之一端連結於Tx1(正確而言，係介由電容元件C5進行交流連結)，Q5_t12之源極/汲極之一端連結於GND(正確而言，係介由電容元件C6進行交流連結)，Q5_t11之另一端及Q5_t12之另一端係共用連結。Q5_t11、Q5_t12分別為雙閘，各閘極介由電阻元件連結於GND。此外，與Q_t1相同，Q5_t11之源極/汲極之一端(Tx1側)與接近之閘極之間，連結著電容元件，Q5_t12之源極/汲極之一端(GND側)與接近之閘極之間，也連結著電容元件。此外，與Q_t1相同，Q5_t11、Q5_t12之各源極－汲極之間，串聯著2個電阻元件，從該連結節點對各閘極－閘極間之中點供應偏壓。
該電晶體電路Q5_t1，於對Tx1cL施加’H’電平電壓而使電晶體電路Q_t1處於導通時，會成為斷開，於對Tx1cL施加’L’電平電壓而使電晶體電路Q_t1處於斷開時，會成為導通。因此，Q_t1處於斷開時，因為Tx1連結於GND，故可隱蔽Tx1之前方之阻抗(例如LPF1等)之影響，而防止阻抗之變動所造成之變形等。
連結於傳送端子Tx2之電晶體電路Q_t2、Q5_t2，係與前述電晶體Q_t1、Q5_t1相同之構成，Q_t2之導通/斷開及Q5_t2之斷開/導通，係由連結於Q_t2之閘極及Q5_t2之源極/汲極之一端之控制端子Tx2cL所控制。介由逆流防止用之二極體D2對Tx2cL施加從第1圖之控制部CNT_IC輸入至控制端子Tx2c之控制電壓。此外，與Tx1相同，為了對Tx2輸入大電力，於Tx2及Q_t2之閘極之間，連結與Q_t1相同之昇壓電路CP2。
連結於傳送及接收端子TRx5之電晶體電路Q_tr5、Q5_tr5，除了Q5_tr5為三閘電晶體之2段連結構成以外，其餘係與前述電晶體Q_t1、Q5_t1相同之構成。Q_tr5之導通/斷開及Q5_tr5之斷開/導通，係由連結於Q_tr5之閘極及Q5_tr5之源極/汲極之一端之控制端子Rx5c所控制。此外，該Rx5c，並非一定需要具有前述之逆流防止用之二極體，可從第1圖之控制部CNT_IC直接對Rx5c施加控制電壓。此外，於Q_tr5之閘極，未配設前述之昇壓電路。因為傳送時被輸入至TRx5之RF電力會較小，而可能導致昇壓電路無法充份發揮機能或昇壓電路導致IMD特性之劣化。
此外，連結於傳送及接收端子TRx1之電晶體電路Q_tr1、Q5_tr1，也為與前述電晶體Q_tr5、Q5_tr5相同之構成。Q_tr1之導通/斷開及Q5_tr1之斷開/導通，係由連結於Q_tr1之閘極及Q5_tr1之源極/汲極之一端之控制端子Rx1c所控制。該Rx1c也非一定需要具有逆流防止用之二極體，可從第1圖之控制部CNT_IC直接對RX1c施加控制電壓。此外，於Q_tr1之閘極，也未配設前述之昇壓電路。
連結於天線ANT之電晶體電路Qcom，與電晶體電路Q_t1相同，係三閘電晶體之2段連結構成，該閘極電壓係由連結於第1圖之控制部CNT_IC之控制端子Rxcc所控制。該Qcom，於從天線端子ANT所接收之信號連結於接收端子Rx2、Rx3、Rx4之任一時，成為導通。如上所示，藉由利用Qcom集中各接收端子Rx2~Rx4之構成，可以降低天線端子ANT之負荷，而可提高高次諧波變形特性等。
連結於接收端子Rx2之電晶體Q_r2、Q5_r2，皆由單閘電晶體所構成。Q_r2之源極/汲極之一端連結於接收共用節點Ncom，另一端則連結於Rx2，閘極則介由電阻元件連結於控制端子Rx2c。利用第1圖之控制部CNT_IC對Rx2c施加控制電壓。Q_r2之源極－汲極間連結著電阻元件，因為係單閘構成，不存在針對前述閘極－閘極間之中點之偏壓。此外，因為係單閘構成，閘極及源極/汲極間無需連結電容元件。另一方面，Q5_r2之源極/汲極之一端係交流連結於Rx2，另一端則交流連結於GND，閘極介由電阻元件連結於GND。此外，於Q5_r2之源極－汲極之間，配設著電阻元件。該接收端子Rx2無需如前述之逆流防止用之二極體或昇壓電路。
連結於接收端子Rx3之電晶體Q_r3、Q5_r3也都是由單閘電晶體所構成，係與前述Q_r2、Q5_r2相同之構成。Q_r3之導通/斷開及Q5_r3之斷開/導通係由連結於Q_r3之閘極及Q5_r3之源極/汲極之一端之控制端子Rx3c所控制。此外，連結於接收端子Rx4之電晶體Q_r4、Q5_r4也都是由單閘電晶體所構成，係與前述Q_r2、Q5_r2相同之構成。Q_r4之導通/斷開及Q5_r4之斷開/導通係由連結於Q_r4之閘極及Q5r4之源極/汲極之一端之控制端子Rx4c所控制。此外，從第1圖之控制部CNT_IC直接對控制端子Rx3c、Rx4c施加控制電壓。
上述構成時，第3圖之開關電路SW，於W－CDMA(900MHz頻帶)之傳送及接收用之TRx5與電晶體電路Qcom之一端之接收共用節點Ncom之間，配設著第1圖所述之電壓供應電路VD_BK1。VD_BK1係由電壓供應端子(電壓供應節點、電壓)Vdd、連結於Vdd及TRx5之間之電阻元件Radd5、以及連結於Vdd及Ncom之間之電阻元件Raddc所構成。電阻元件Radd5，Raddc之各電阻值為例如100kΩ。配設著VD_BK1之端子(或節點)之位置可以有複數之選擇，如以下說明所示，其中以配設於第3圖所示之位置為佳。
亦即，例如於半導體基板上形成電阻元件時，實際之電阻元件存在著寄生電容、寄生電阻等之寄生成分。因此，針對電阻元件之連結位置，連結於寄生成分之影響較小之低頻帶之信號端子或通過電力較小之信號端子係有效的方法。如此，第3圖之開關電路SW之各信號端子及各節點當中，以傳送功率較小之W－CDMA方式且為低頻帶(900MHz頻帶)用之信號端子TRx5、及利用Qcom降低GSM頻帶之較大功率之影響而只有小信號可通過之接收共用節點Ncom之2者為最佳。
此外，於半導體基板上形成電阻元件Radd5、Raddc時，若以標準薄片電阻(例如500Ω/□)形成100kΩ時，需要0.8mm程度之長度。另一方面，如第2圖所示之行動電話系統時，因為對晶片面積及晶片成本等之強烈要求，以儘可能減少電阻元件之數為佳。因此，亦可以考慮將第1圖所述之電阻元件分割成3處以上來進行配置，以前述觀點而言，以第3圖所示之2處配置為最佳。
此外，各電阻元件Radd5、Raddc之電阻值，此處係以不會對高諧波變形產生影響之大小，以導通電晶體之插入損失可容許之大小觀點而設定成100kΩ以上，以於該範圍內可以小面積實現加深－Vant之觀點而言，電阻值最小為100kΩ。但是，該電阻值之大小，對應各種電路條件及處理條件、以及晶片面積之條件等，其最佳範圍會不同。考慮一般之SP7T之各種條件時，實質上，應為例如為100kΩ~200kΩ之範圍，以100kΩ~150kΩ之範圍為佳。
以上，係利用第3圖之開關電路(半導體積體電路裝置)，如第1圖所述，可使因為漏電電流而降低之天線電壓Vant上昇，不會使斷開狀態之電晶體處於疑似導通狀態而在Cgs之非線性性較小之區域動作，故可降低高次諧波變形或IMD。此時，連結於各信號端子之電阻元件之電阻值(例如100kΩ)較大，此外，對該信號端子施加相對較小之功率及/或低頻之信號，故不會有連結電阻元件所導致之高次諧波變形或IMD之特性劣化之問題。
此外，因為第3圖之各電晶體Q_t1、Q_t2、Q_tr5、Qcom、Q_tr1係三閘之2段連結構成，如第7圖等所述，可以縮小Vgs之高頻電壓，藉此，亦可降低高次諧波變形及IMD。此外，利用追加2個電阻元件，可以降低面積負擔，而抑制第2圖之高頻模組RF_ML之面積增大。此外，因為可實現開關電路之低變形化，可增加第2圖之RF_ML之其他構件(低通濾波器LPF、功率放大器HPA等)之設計寬裕度，實現RF_ML之低成本化。
第4圖係第3圖所示之電壓供應電路內之電阻元件及三閘電晶體之製造方法之一例，(a)~(c)係各製造階段之裝置構造之概略剖面圖。首先，如第4(a)圖所示，於由半絕緣性砷化鎵(GaAs)所構成之基板SUB上形成GaAs之磊晶層EP，於該磊晶層EP之上面，形成緩衝層LY1。其次，於緩衝層LY1之上面，形成鋁砷化鎵(A1GaAs)層LY2，於其上面，形成n型砷化鎵(GaAs)層LY3。
接著，實施第4(a)圖之右側之A1GaAs層LY2及n型GaAs層LY3之蝕刻後，形成例如由PSG(PhosphoSilicate Glass)/SiO所構成之絕緣膜IS1。其次，絕緣膜lS1上，於實施LY2及LY3之蝕刻之位置，形成例如由WsiN所構成之電阻元件Radd。其次，如第4(b)圖所示，實施配置著源極/汲極配線SD2、SD2之位置之絕緣膜IS1之蝕刻，利用金屬配線等形成該源極/汲極配線SD1、SD2。
其次，如第4(c)圖所示，於源極/汲極配線SD1、SD2所夾之區域，實施配置著3條閘極配線G1、G2、G3之位置之絕緣膜IS1及n型GaAs層LY3之蝕刻，利用金屬配線等形成3條閘極配線G1、G2、G3。此外，實施閘極配線G1及G2之間、及閘極配線G2及G3之間之絕緣膜IS1之蝕刻，形成由n＋ 層等所構成之供電配線SH12、SH23。利用該供電配線SH12、SH23，如第3圖所述，對閘極－閘極間之中點供應偏壓。如上所示，形成第4圖所示之三閘構成之HEMT(High Electron Mobility Transistor)及電阻元件。
如以上所示，以於同一基板SUB上形成電晶體及電阻元件Radd，實現高積體化，且可實現小面積之開關電路及高頻模組RF_ML。
以上，係依據本發明者所提出之發明之實施形態進行具體說明，然而，本發明並未受限於前述實施形態，只要在未背離其要旨之範圍內，可以實施各種變更。
例如，此處係以對應多頻帶之行動電話系統所使用之開關電路為例進行說明，然而，並未受限於此，亦可應用於例如包含對應複數頻帶(例如，2.4GHz頻帶、5GHz頻帶)之無線LAN用天線開關等在內之各種無線通信系統。
依據本發明之半導體積體電路裝置及高頻模組，係特別適用於以SP7T以上之開關電路及含有其之行動電話為對象之高頻模組之技術，然而，並未受限於此，亦可廣泛地應用於以SP6T以下之行動電話為對象之開關電路、及無線LAN用之天線開關等。
Q．．．電晶體
R．．．電阻
REF．．．電路
Vdd．．．電壓供應端子
Tx、Rx、TRx．．．端子
C．．．電容
ANT．．．天線端子
VD_BK．．．電壓供應電路
RF_ML．．．高頻模組
HPA_ML．．．電力增幅部
RF_IC．．．信號處理部
SW．．．開關電路
SAW．．．SAW濾波器
LNA．．．低雜訊放大器
W_PA．．．功率放大器
HPA．．．功率放大器
LPF．．．低通濾波器
CNT_IC．．．控制部
DUP．．．平衡雙工器
D．．．二極體
CP．．．昇壓電路
Vant．．．天線電壓
IS．．．絕緣膜
LY．．．層
EP．．．磊晶層
SUB．．．基板
SD．．．源極/汲極配線
G．．．閘極配線
SH．．．供電配線
第1圖係用以說明本發明之一實施形態之半導體積體電路裝置之基本概念之電路圖。
第2圖係本發明之一實施形態之半導體積體電路裝置之全體構成之一例之方塊圖。
第3圖係第2圖之半導體積體電路裝置之開關電路之詳細構成例之電路圖。
第4圖係第3圖所示之電壓供應電路內之電阻元件及三閘電晶體之製造方法之一例，(a)~(c)係各製造階段之裝置構造之概略剖面圖。
第5圖係W－CDMA部之構成例之概略方塊圖。
第6圖係針對本發明之前提進行檢討之開關電路之一例，(a)係構成例之電路圖，(b)係(a)之導通裝置之等效電路圖，(c)係動作例之說明圖。
第7圖係第6圖之變形構成及動作之一例，(a)係構成例之電路圖，(b)係(a)之動作例之說明圖。
Vdd．．．電壓供應端子
Rx、Tx．．．端子
R．．．電阻
ANT．．．天線端子
Q．．．電晶體
Vant．．．天線電壓
VD_BK．．．電壓供應電路

Claims (8)

  1. 一種半導體積體電路裝置，其特徵為具有：連結於天線之天線節點、包含第1電阻元件、第2電阻元件、被連結於前述第1電阻元件與前述第2電阻元件之電壓供應節點的電壓供應電路、包含供傳送信號及接收信號之用的第1信號節點、供接收信號之用的第2共用信號節點、供傳送信號之用的第3信號節點之複數之信號節點、包含分別被構成為三閘之2段連結構成的第1電晶體電路、第2電晶體電路以及第3電晶體電路之複數電晶體電路；前述第1電晶體電路，被連結於前述第1信號節點及前述天線節點之間，具有連結源極及汲極間的第1源極/汲極間電阻元件，進行前述第1信號節點及前述天線節點之間之連結/非連結之切換；前述第2電晶體電路，被連結於前述第2共用信號節點與前述天線節點之間，具有連結源極與汲極間的第2源極/汲極間電阻元件，進行前述第2共用信號節點與前述天線節點之間之連結/非連結之切換；前述第3電晶體電路，被連結於前述第3信號節點與前述天線節點之間，具有連結源極與汲極之間的第3源極/汲極間電阻元件，進行前述第3信號節點與前述天線節點之間的連結/非連結之切換； 前述電壓供應電路，被連接於前述第1信號節點與前述第2共用信號節點之間，前述第1信號節點，被連結於前述電壓供應電路之前述第1電阻元件，前述第2共用信號節點，被連接於前述電壓供給電路之前述第2電阻元件，前述電壓供應電路，透過前述第1電阻元件往前述第1信號節點供應電壓，透過前述第2電阻元件往前述第2共用信號節點供應電壓，由前述第3信號節點傳送時，前述第3電晶體電路被控制為導通狀態，前述第1及第2電晶體電路被控制為斷開狀態；前述第1電阻元件及前述第1源極/汲極間電阻元件，與前述第2電阻元件及前述第2源極/汲極間電阻元件，係由前述電壓供應電路的電壓供應節點併聯地被連結。
  2. 如申請專利範圍第1項所記載之半導體積體電路裝置，其中前述第1信號節點為W-CDMA用，前述第2共用信號節點為GSM用接收節點。
  3. 如申請專利範圍第2項所記載之半導體積體電路裝置，其中前述複數之信號節點當中之2個，係用以輸入或輸出前述複數之信號節點當中之相對較低電力及/或較低頻率 之信號之信號節點。
  4. 如申請專利範圍第3項所記載之半導體積體電路裝置，其中前述第1及第2電阻元件之各個的電阻值分別為100kΩ~200kΩ。
  5. 一種高頻模組，其特徵為具有：連結於天線之天線節點、被施加偏電壓之電壓供應節點、對應複數通信方式之傳送信號及接收訊號之複數之傳送/接收節點、對應前述複數通信方式之傳送信號之複數之傳送節點、對應前述複數通信方式之接收信號之複數之接收節點、共用節點、包含被連結於前述傳送/接收節點及前述天線節點，被構成為三閘之2段連結構成，連結源極及汲極之間的第1源極/汲極間電阻元件，切換前述傳送/接收節點及前述天線節點之間之連結/非連結之複數傳送/接收電晶體、包含分別被連結於前述複數傳送節點及前述天線節點之間，被構成為三閘之2段連結構成，連結源極及汲極之間的第2源極/汲極間電阻元件，切換前述複數傳送節點及前述天線節點之間之連結/非連結之複數傳送用電晶體、 包含連結於前述天線節點及前述共用節點之間，被構成為三閘之2段連結構成，連結源極及汲極之間的第3源極/汲極間電阻元件，切換前述天線節點及前述共用節點之間之連結/非連結之共用電晶體、包含分別被連結於前述複數之接收節點及前述共用節點之間，連結源極及汲極之間的第4源極/汲極間電阻元件，用以分別切換前述複數之接收節點及前述共用節點之間之連結/非連結之複數之接收用電晶體、連結於前述複數傳送/接收節點之一之第1節點及前述電壓供應節點之間之第1電阻元件、以及連結於前述共用節點及前述電壓供應節點之間之第2電阻元件、以及具有前述電壓供應節點、前述第1電阻元件、前述第2電阻元件之電壓供應電路；由包含於前述複數傳送節點的一個傳送節點傳送時，包含於前述複數傳送用電晶體的一個傳送用電晶體被控制為導通狀態，前述複數之傳送/接收電晶體及前述共用電晶體被控制為斷開狀態；前述第1電阻元件及前述第1源極/汲極間電阻元件，與前述第2電阻元件及前述第3源極/汲極間電阻元件，係由前述電壓供應節點併聯的被連結。
  6. 如申請專利範圍第5項所記載之高頻模組，其中前述第1節點係對應於前述複數之通信方式當中之W-CDMA通信方式者。
  7. 如申請專利範圍第5項所記載之高頻模組，其中前述複數之通信方式當中，包含使用較低頻帶之W-CDMA方式及使用較高頻帶之W-CDMA方式在內，前述第1節點係對應於使用前述低頻帶之W-CDMA方式者。
  8. 如申請專利範圍第6或7項所記載之高頻模組，其中前述第1電阻元件及前述第2電阻元件之電阻值分別為100kΩ~150kΩ。
TW096120128A 2006-06-29 2007-06-05 Semiconductor integrated circuit device and high frequency module TWI459629B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006178928A JP4939125B2 (ja) 2006-06-29 2006-06-29 半導体集積回路装置および高周波モジュール

Publications (2)

Publication Number Publication Date
TW200818594A TW200818594A (en) 2008-04-16
TWI459629B true TWI459629B (zh) 2014-11-01

Family

ID=39011711

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096120128A TWI459629B (zh) 2006-06-29 2007-06-05 Semiconductor integrated circuit device and high frequency module

Country Status (5)

Country Link
US (2) US20080317154A1 (zh)
JP (1) JP4939125B2 (zh)
KR (1) KR101394699B1 (zh)
CN (1) CN101098135B (zh)
TW (1) TWI459629B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080076371A1 (en) * 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
JP5375307B2 (ja) * 2009-04-23 2013-12-25 株式会社村田製作所 半導体装置
JP5206585B2 (ja) * 2009-05-22 2013-06-12 Ｔｄｋ株式会社 高周波モジュール
KR101798046B1 (ko) * 2011-07-28 2017-11-15 엘지전자 주식회사 이동 단말기
US9444512B2 (en) 2011-12-09 2016-09-13 Murata Manufacturing Co., Ltd. Semiconductor device and high-frequency module
US9413415B2 (en) 2011-12-20 2016-08-09 Murata Manufacturing Co., Ltd. High frequency module
CN103811372B (zh) * 2014-03-07 2016-08-24 上海华虹宏力半导体制造有限公司 晶体管的测试结构以及测试方法
CN105811947B (zh) * 2014-12-31 2019-07-02 展讯通信（上海）有限公司 射频开关及多路输出选择器
US9548731B2 (en) * 2015-06-16 2017-01-17 Tagore Technology, Inc. High performance radio frequency switch
CN105515561A (zh) * 2015-12-01 2016-04-20 唯捷创芯(天津)电子技术股份有限公司 多路径开关电路、芯片及通信终端
CN108233912B (zh) * 2016-12-13 2021-07-06 格兰康希通信科技(上海)有限公司 双刀双掷射频开关
US10326440B1 (en) * 2018-02-28 2019-06-18 Nxp Usa, Inc. RF switches, integrated circuits, and devices with multi-gate field effect transistors and voltage leveling circuits, and methods of their fabrication
US10784862B1 (en) 2019-09-10 2020-09-22 Nxp Usa, Inc. High speed switching radio frequency switches
US10972091B1 (en) 2019-12-03 2021-04-06 Nxp Usa, Inc. Radio frequency switches with voltage equalization
US11368180B2 (en) 2020-07-31 2022-06-21 Nxp Usa, Inc. Switch circuits with parallel transistor stacks and methods of their operation
US11683028B2 (en) 2021-03-03 2023-06-20 Nxp Usa, Inc. Radio frequency switches with voltage equalization

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE43675T1 (de) * 1985-03-20 1989-06-15 Schilling Hans Joachim Verfahren und vorrichtung zur datenuebertragung zwischen einer in einem bohrloch angeordneten sende- und empfangseinrichtung und einer ueber tage angeordneten sende- und empfangseinrichtung.
JP3169775B2 (ja) * 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
JP3711193B2 (ja) * 1998-01-16 2005-10-26 三菱電機株式会社 送受信切り換え回路
US6218890B1 (en) * 1998-07-14 2001-04-17 Sanyo Electric Co., Ltd. Switching circuit device and semiconductor device
JP2000277703A (ja) 1999-03-25 2000-10-06 Sanyo Electric Co Ltd スイッチ回路装置
JP3736356B2 (ja) * 2001-02-01 2006-01-18 日本電気株式会社 高周波スイッチ回路
JP2002246942A (ja) * 2001-02-19 2002-08-30 Sony Corp スイッチ装置および携帯通信端末装置
JP4228759B2 (ja) 2003-04-16 2009-02-25 ソニー株式会社 情報端末装置
JP3790227B2 (ja) * 2003-04-16 2006-06-28 松下電器産業株式会社 高周波スイッチ回路
JP4202852B2 (ja) * 2003-08-27 2008-12-24 株式会社ルネサステクノロジ 通信用電子部品および送受信切替え用半導体装置
JP2005136948A (ja) * 2003-10-08 2005-05-26 Renesas Technology Corp アンテナスイッチ回路
US7146136B2 (en) * 2004-02-04 2006-12-05 Northrop Grumman Corporation E-band radio transceiver architecture and chip set
US7187945B2 (en) * 2004-04-30 2007-03-06 Nokia Corporation Versatile antenna switch architecture
JP2005323030A (ja) 2004-05-07 2005-11-17 New Japan Radio Co Ltd スイッチ半導体集積回路
JP4272142B2 (ja) 2004-12-07 2009-06-03 株式会社ルネサステクノロジ スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール
JP4684759B2 (ja) 2005-06-22 2011-05-18 ルネサスエレクトロニクス株式会社 半導体回路装置および高周波電力増幅モジュール
JP4724498B2 (ja) 2005-08-30 2011-07-13 ルネサスエレクトロニクス株式会社 半導体集積回路装置および高周波電力増幅モジュール
JP4712492B2 (ja) 2005-08-31 2011-06-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置および高周波電力増幅モジュール

Also Published As

Publication number Publication date
US20080317154A1 (en) 2008-12-25
TW200818594A (en) 2008-04-16
KR101394699B1 (ko) 2014-05-15
JP4939125B2 (ja) 2012-05-23
JP2008011131A (ja) 2008-01-17
US8824974B2 (en) 2014-09-02
US20110034137A1 (en) 2011-02-10
CN101098135A (zh) 2008-01-02
CN101098135B (zh) 2011-12-14
KR20080001668A (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
TWI459629B (zh) Semiconductor integrated circuit device and high frequency module
Kelly et al. The state-of-the-art of silicon-on-sapphire CMOS RF switches
US7843280B2 (en) Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure
US8335479B2 (en) Semiconductor integrated circuit, RF module using the same, and radio communication terminal device using the same
US7738841B2 (en) Systems, methods and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and external component in multi-stacking structure
US7986927B2 (en) Semiconductor integrated circuit device and high-frequency power amplifier module
US7890063B2 (en) Systems, methods, and apparatuses for complementary metal oxide semiconductor (CMOS) antenna switches using body switching in multistacking structure
US8451044B2 (en) Switching circuit
US20050079829A1 (en) Antenna switch
JPH0955682A (ja) スイツチ半導体集積回路及び通信端末装置
US9444512B2 (en) Semiconductor device and high-frequency module
CN115632645B (zh) 射频开关组件、运算放大模组及射频通信设备
JP5267648B2 (ja) 半導体集積回路装置および高周波モジュール
KR20140086487A (ko) 고주파 스위치 회로
LU500894B1 (en) Soi cmos radio frequency switch structure with low insertion loss and low harmonics
US20240195368A1 (en) Rf front-end chip, rf switch module, and rf communication device
CN103339858B (zh) 半导体集成电路装置以及高频模块
JP2007006179A (ja) アンテナスイッチ回路装置
Salimath et al. Harmonic Performance Evaluation of CMOS SOI SPDT Switch with Embedded Lateral Substrate Model
US20100120481A1 (en) Switching circuit
JP2010219955A (ja) アンテナスイッチ回路及び通信端末

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees