CN103811372B - 晶体管的测试结构以及测试方法 - Google Patents
晶体管的测试结构以及测试方法 Download PDFInfo
- Publication number
- CN103811372B CN103811372B CN201410084281.3A CN201410084281A CN103811372B CN 103811372 B CN103811372 B CN 103811372B CN 201410084281 A CN201410084281 A CN 201410084281A CN 103811372 B CN103811372 B CN 103811372B
- Authority
- CN
- China
- Prior art keywords
- test
- transistor
- signal
- resistance
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本发明提供一种晶体管的测试结构及测试方法,测试结构包括测试机台,串联于待测晶体管的源极与漏极之间,用于产生测试信号,并测量待测晶体管源极与漏极之间的关态电容;偏置电压源,与待测晶体管的栅极耦接,用于使待测晶体管保持关闭状态;以及第一电阻,串联于待测晶体管的栅极与偏置电压源之间,用于使测试机台产生的测试信号流向源极。测试方法包括:提供待测晶体管;在待测晶体管的源极和漏极之间设置测试机台;通过测试机台测量源极与漏极之间的关态电容;在待测晶体管的栅极上耦接偏置电压源;在栅极与偏置电压源之间串联第一电阻,用于使测试机台产生的测试信号流向源极。本发明能在测试过程中使得晶体管的关态电容更接近真实值。
Description
技术领域
本发明涉及半导体领域,具体涉及一种晶体管的测试结构以及测试方法。
背景技术
为了检验制得的晶体管是否符合设计规范,并达到预期的效能,本领域技术人员需要对这些晶体管进行相应的测试。
例如,在射频开关应用中,关态电容(Coff)是考量器件隔离特性的重要参数。关态电容越小则说明隔离度越好,也就是说射频开关在关断时的隔离信号的能力越强。
关断电容主要包括漏极与体区的结电容、源极与体区的结电容,栅极与漏极覆盖区域的电容、栅极与源极覆盖区域的电容,以及体区与栅之间的耦合电容。
参考图1所示为现有的测量晶体管源极32与漏极31之间的关态电容的电路示意图,此时晶体管的衬底为悬浮状态(body floating)。在测量时,在晶体管的源极32与漏极31之间连接测试机台40,并以所述A、B两端之间的电容值作为晶体管30的源极32与漏极31之间的关态电容。
同理,参考图2为在晶体管的衬底单独引出并接地(body contact)的情况下,现有的测量源极12与漏极11之间电容的电路示意图,同样的,将测试机台20连接在晶体管10的源极12与漏极11之间,并以所述A`、B`两端之间的电容值作为晶体管10的源极12与漏极11之间的关态电容。
一般情况下,晶体管源极与漏极之间的关态电容可以等效于图3所示的电路图。图3中的E、F两端分别表示图1中的A、B两端,或者图2中的A`、B`两端,图3中的电容C1至C5分别表示晶体管30中栅极33与漏极31、衬底与漏极31、栅极33与衬底、栅极33与源极32以及衬底与源极32之间的电容,而上述的电容C1至C5的总和为晶体管源极与漏极之间的关态电容。也就是说,所述的测试机台将测试得到的C1至C5的总和作为晶体管的源极与漏极之间的关态电容。
但是,由于在实际测量过程中晶体管的栅极需要加载偏压,也就是说,加在漏极上的测试信号有一部分从栅极的接地端流出,导致到达源极的测试信号发生变化,也就是说,实际测得的晶体管源极与漏极之间的电容不再是图3中示出的等效电路,因而与需要测得的关态电容存在较大差距。
因此,如何尽量准确的测得晶体管源极与漏极之间的关态电容大小,以便于后期布置电路时针对晶体管的特性进行相应的布局或者调整,成为本领域技术人员需要解决的问题。
发明内容
本发明解决的问题是提供一种晶体管的测试结构以及测试方法,以提高晶体管源极与漏极之间关态电容的测试准确度。
为解决上述问题,本发明提供一种晶体管的测试结构,包括:
测试机台,串联于待测晶体管的源极与漏极之间,用于产生测试信号,并测量所述待测晶体管源极与漏极之间的关态电容;
偏置电压源,与所述待测晶体管的栅极耦接,用于使所述待测晶体管保持关闭状态;
以及:
第一电阻,串联于所述待测晶体管的栅极与所述偏置电压源之间,用于使测试机台产生的测试信号流向源极。
可选的,所述测试机台包括:信号源,用于产生测试信号;信号发送端,用于将所述信号源产生的测试信号发送至所述待测晶体管;信号接收端,用于接收流经所述待测晶体管的测试信号。
可选的,所述待测晶体管的漏极与所述信号发送端连接,所述待测晶体管的源极与所述信号接收端连接。
可选的,所述信号源产生的测试信号为交流信号。
可选的,所述待测晶体管的衬底单独引出并接于地端;所述测试结构还包括:第二电阻,所述第二电阻串联于所述待测晶体管的衬底与地端之间。
可选的,所述第一电阻或者第二电阻的电阻值不小于50K欧姆。
可选的,所述偏置电压源为直流偏置电压源。
相应的,本发明还提供一种晶体管的测试方法,包括:
提供待测晶体管;
在所述待测晶体管的源极和漏极之间设置测试机台;通过所述测试机台测量所述源极与漏极之间的关态电容;
在所述待测晶体管的栅极上耦接偏置电压源;
在所述栅极与偏置电压源之间串联第一电阻,用于使测试机台产生的测试信号流向源极。
可选的,提供待测晶体管的步骤包括,将所述待测晶体管的衬底单独引出并接于地端,并在所述衬底与地端之间串联第二电阻。
可选的,所述第一电阻或者第二电阻的电阻值不小于50K欧姆。
与现有技术相比,本发明的技术方案具有以下优点:
通过在所述待测晶体管的栅极与地端之间串联所述第一电阻,使所述测试机台输出的测试信号基本不会经由栅极流出,而是使测试信号流向源极。这样能够使测试机台较为准确地测量出所述源极与栅极之间的电容,进而测试机台测得的所述待测晶体管的栅极与源极之间的电容值更加接近待测晶体管本身的关态电容。
进一步,当所述待测晶体管的衬底接地时,通过在衬底与地之间串联所述第二电阻,使得所述信号源的测试信号基本不会直接经由所述衬底的接地端流出,而是从衬底流向所述待测晶体管的源极,使晶体管的衬底与所述源极之间、衬底与漏极之间以及衬底与栅极之间的结电容能够被测试机台准确地测量到,从而使所述测试机台测得的待测晶体管的源极以及漏极之间的关态电容值更加接近真实值。
进一步,使所述第一电阻以及所述第二电阻的电阻值不小于50K欧姆,可以使所述信号源所产生的测试信号基本不从所述待测晶体管的栅极以及衬底流出。
附图说明
图1以及图2是现有的测试晶体管源极与漏极之间电容采用的电路示意图;
图3是一般情况下晶体管源极与漏极之间关态电容的等效电路图;
图4是本发明晶体管的测试结构第一实施例的电路示意图;
图5是本发明晶体管的测试结构第二实施例的电路示意图;
图6是本发明晶体管的测试方法一实施例的流程示意图。
具体实施方式
由于现有的测量晶体管源极与漏极之间关态电容的方法需要在晶体管的栅极连接偏置电压源,从而导致一侧分测试信号直接从栅极流出,导致源极与漏极之间的电容不能被完全的体现,使测试机台测得的源极与漏极之间的电容与图3中所示的晶体管源极与漏极之间的关态电容等效电路之间存在较大差距,进而不能尽量准确的得到晶体管的源极与漏极之间的关态电容的真实值。
为了解决所述技术问题,本发明提供一种晶体管的测试结构。参考图4为本发明晶体管的测试结构第一实施例的电路示意图。本第一实施例测试以衬底悬浮(也就是body floating)时的晶体管的源极与漏极之间的关态电容为例,所述测试结构包括:
测试机台(图中未标出),串联于待测晶体管300的源极320与漏极310之间,用于产生测试信号,并测量所述待测晶体管300源极320与漏极310之间的关态电容;
偏置电压源200,与所述待测晶体管300的栅极330耦接,用于使所述待测晶体管300保持关闭状态;
以及:
第一电阻400,串联于所述待测晶体管300的栅极330与所述偏置电压源200之间,用于使测试机台产生的测试信号基本流向源极320。
结合参考图3,通过所述的第一电阻400减小测试机台产生的测试信号经过栅极330的几率,从而可以使测试机台产生的测试信号基本不再经过栅极330,而是改为流向源极320,也就是说,所述第一电阻400可以改变测试信号的流向,使原本从栅极330流出的部分测试信号改为由源极320流出,从而可以在测试过程中使源极320与栅极330之间的电容在测试时能够得到较完整的体现,进而使所述测试机台能够更加准确的测到通过栅极330与源极320之间的电容,最终使得测试机台所测得的晶体管300源极320与漏极310之间的电容与图3中的等效电路更加接近,也就是说更加接近真实值。
在本实施例中,所述测试机台包括:
信号源100,所述信号源100用于产生测试信号,串联于所述待测晶体管300的源极320与漏极310之间;
信号发送端(图未示),用于将所述信号源100产生的测试信号发送至所述待测晶体管300,在本实施例中,所述信号发送端与待测晶体管300的漏极310连接;
信号接收端(图未示),用于接收流经所述待测晶体管300的测试信号,在本实施例中,所述信号接收端与所述待测晶体管300的源极320连接。
在本实施例中,所述测试机台的型号可以为HP4284,但是本发明对此不作限定。
进一步,在本实施例中,所述信号源100为交流信号源,也就是说,产生的测试信号为交流信号。
在本实施例中,所述偏置电压源200为直流偏置电压源。
另外,为了使第一电阻400的电阻值尽量大,从而迫使所述测试机台的信号源100发出的测试信号基本全部经过待测晶体管300的源极320,在本实施例中,使所述第一电阻400的电阻值不小于50K欧姆。
这样的好处在于,足够大的第一电阻400能够使所述测试信号基本全部经过待测晶体管300的源极320,从而使测试机台测得的待测晶体管的源极与漏极之间的电容更加接近图3中的等效电路,所述测试机台的测量值尽量接近真实值。
但是,本发明对此不做限定,因为所述第一电阻400的电阻值越大,占用的面积也会相应的变大。所以,在实际操作中,第一电阻400的电阻值也可以根据实际情况进行适当的调整。
另外,参考图5,示出了本发明晶体管的测试结构第二实施例的电路示意图。本发明所述的测量结构相较于上述的第一实施例的区别在于,本第二实施例所述测试结构还包括:在所述衬底上还连接有第二电阻500。
这样好处在于,第二电阻500能尽量改变测试信号的流向,使一部分原本从衬底流出的测试信号改为由源极320流出,使衬底与源极320之间的结电容、衬底与漏极310之间的结电容、衬底与栅极330之间的结电容、能够尽量体现从而被准确的测量到,也就是说,测试机台测得的源极320与漏极310之间的电容值更加接近图3中所示的晶体管关态电容的等效电路,使测试机台的测量值更加接近所述待测晶体管300的真实值。
在本第二实施例中,所述第二电阻500的电阻值可以不小于50K欧姆。但是,需要说明的是,与上述的第一实施例相同,所述第二电阻500旨在提供足够大的电阻从而迫使测试机台的信号源100的正弦交流信号从源极320流出,也就是说本发明对所述第二电阻500的电阻值不做限定,也可以根据实际情况调整为其他电阻值。
本实施例中,所述第二电阻500一端与衬底相连,另一端与源极320相连,但是本发明对此不作限制,在其他实施例中,所述待测晶体管300的衬底还可以单独引出并接于地端(为晶体管300的body contact情况),所述第二电阻500连接于所述衬底与地端之间。
此外,本发明还提供一种晶体管的测试方法,参考图6,示出了本发明晶体管的测试方法一实施例的流程示意图。本实施例以待测晶体管的衬底悬浮的情况为例,所述测试方法包括以下步骤:
步骤S1,提供待测晶体管;
步骤S2,在所述待测晶体管的源极和漏极之间设置测试机台;通过所述测试机台测量所述源极与漏极之间的关态电容;
在本实施例中,所述测试机台还用于产生测试信号。所述测试信号为交流信号,进一步可以是正弦交流信号。
步骤S3,在所述待测晶体管的栅极上耦接偏置电压源,所述偏置电压源用于使所述待测晶体管保持关闭状态;
步骤S4,在所述栅极与偏置电压源之间串联第一电阻,用于使测试机台产生的测试信号流向源极。
具体地,所述第一电阻用于使测试机台产生的测试信号由原先的部分由栅极流出,改为基本由源极流出,使得待测晶体管的源极与栅极之间的电容能够尽量得到体现,从而被测试机台所测得,进而使得测试机台最后测得的源极与漏极之间的电容接近图3所示的等效电路,也就是更加接近待测晶体管的关态电容的真实值。
在本实施例中,所述第一电阻的电阻值可以不小于50K欧姆,从而使所述测试机台的测试信号基本不会由待测晶体管的栅极泄漏掉。但是本发明对此不作限定,也可以更具实际情况将所述第一电阻的电阻值调整为其他数值。
上述情况为待测晶体管的衬底悬浮(body floating)的情况。
另外,本发明所述的晶体管的测试方法在待测晶体管的衬底单独引出并接地(body contact)的情况下,还包括以下步骤:
在所述衬底与所述地端之间还串联第二电阻;
通过所述第二电阻尽量使测试信号从源极流出,使原本可能从衬底流出的测试信号改为由基本从源极所流出,使得原本难以被体现的衬底与源极、漏极以及栅极之间的结电容均能够较好的得到体现从而被测试机台所测得。也就是说,测试机台测得的源极与漏极之间的关态电容的测量值更加接近真实值。
另外,在本实施例中,所述第二电阻的电阻值不小于50K欧姆。但是,需要说明的是,与上述的第一电阻相同,本发明对此不作限制,也可以根据实际情况对所述第二电阻的电阻值进行相应的调整。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种晶体管的测试结构,其特征在于,包括:
测试机台,串联于待测晶体管的源极与漏极之间,用于产生测试信号,并测量所述待测晶体管源极与漏极之间的关态电容;
偏置电压源,与所述待测晶体管的栅极耦接,用于使所述待测晶体管保持关闭状态;
以及:
第一电阻,串联于所述待测晶体管的栅极与所述偏置电压源之间,用于使测试机台产生的测试信号流向源极。
2.如权利要求1所述的测试结构,其特征在于,所述测试机台包括:
信号源,用于产生测试信号;
信号发送端,用于将所述信号源产生的测试信号发送至所述待测晶体管;
信号接收端,用于接收流经所述待测晶体管的测试信号。
3.如权利要求2所述的测试结构,其特征在于,所述待测晶体管的漏极与所述信号发送端连接,所述待测晶体管的源极与所述信号接收端连接。
4.如权利要求2所述的测试结构,其特征在于,所述信号源产生的测试信号为交流信号。
5.如权利要求1所述的测试结构,其特征在于,所述待测晶体管的衬底单独引出并接于地端;
所述测试结构还包括:第二电阻,所述第二电阻串联于所述待测晶体管的衬底与地端之间。
6.如权利要求5所述的测试结构,其特征在于,所述第一电阻或者第二电阻的电阻值不小于50K欧姆。
7.如权利要求1所述的测试结构,其特征在于,所述偏置电压源为直流偏置电压源。
8.一种晶体管的测试方法,其特征在于,包括:
提供待测晶体管;
在所述待测晶体管的源极和漏极之间设置测试机台;通过所述测试机台测量所述源极与漏极之间的关态电容;
在所述待测晶体管的栅极上耦接偏置电压源;
在所述栅极与偏置电压源之间串联第一电阻,用于使测试机台产生的测试信号流向源极。
9.如权利要求8所述的测试方法,其特征在于,提供待测晶体管的步骤包括,将所述待测晶体管的衬底单独引出并接于地端,并在所述衬底与地端之间串联第二电阻。
10.如权利要求9所述的测试方法,其特征在于,所述第一电阻或者第二电阻的电阻值不小于50K欧姆。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410084281.3A CN103811372B (zh) | 2014-03-07 | 2014-03-07 | 晶体管的测试结构以及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410084281.3A CN103811372B (zh) | 2014-03-07 | 2014-03-07 | 晶体管的测试结构以及测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103811372A CN103811372A (zh) | 2014-05-21 |
CN103811372B true CN103811372B (zh) | 2016-08-24 |
Family
ID=50707962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410084281.3A Active CN103811372B (zh) | 2014-03-07 | 2014-03-07 | 晶体管的测试结构以及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103811372B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108735136B (zh) * | 2018-06-13 | 2021-09-21 | 京东方科技集团股份有限公司 | 一种显示基板、测试电路和测试方法 |
CN109949836B (zh) * | 2019-02-19 | 2020-09-08 | 华中科技大学 | 一种改善选通管器件性能的操作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6239625B1 (en) * | 1998-08-20 | 2001-05-29 | Sony Corporation | Detection circuit |
CN101075613A (zh) * | 2006-05-18 | 2007-11-21 | 富士通株式会社 | 具有焊盘开关的半导体器件 |
CN101098135A (zh) * | 2006-06-29 | 2008-01-02 | 株式会社瑞萨科技 | 半导体集成电路器件和射频模块 |
CN101178421A (zh) * | 2006-11-08 | 2008-05-14 | 上海华虹Nec电子有限公司 | 测量微小电容之间差异性的电路及方法 |
CN103165581A (zh) * | 2011-12-16 | 2013-06-19 | 台湾积体电路制造股份有限公司 | 测试结构、其制造方法、测试方法、以及mram阵列 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2465128A1 (en) * | 2001-10-31 | 2003-05-08 | Sony Corporation | Power detecting circuit and demodulator comprising it |
-
2014
- 2014-03-07 CN CN201410084281.3A patent/CN103811372B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6239625B1 (en) * | 1998-08-20 | 2001-05-29 | Sony Corporation | Detection circuit |
CN101075613A (zh) * | 2006-05-18 | 2007-11-21 | 富士通株式会社 | 具有焊盘开关的半导体器件 |
CN101098135A (zh) * | 2006-06-29 | 2008-01-02 | 株式会社瑞萨科技 | 半导体集成电路器件和射频模块 |
CN101178421A (zh) * | 2006-11-08 | 2008-05-14 | 上海华虹Nec电子有限公司 | 测量微小电容之间差异性的电路及方法 |
CN103165581A (zh) * | 2011-12-16 | 2013-06-19 | 台湾积体电路制造股份有限公司 | 测试结构、其制造方法、测试方法、以及mram阵列 |
Also Published As
Publication number | Publication date |
---|---|
CN103811372A (zh) | 2014-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101796424B (zh) | 具有减小的电流泄漏的半导体器件测试系统 | |
CN105021967B (zh) | 跨半导体开关元件的电压降的精确测量 | |
CN103529268B (zh) | 一种具有自动辅助平衡功能的交流电桥及阻抗测量方法 | |
CN107367678A (zh) | 测试结构、测试探针卡、测试系统及测试方法 | |
CN101769964A (zh) | 测试封装后的场效应管的导通电阻的方法、装置及系统 | |
CN105158674B (zh) | 利用寄生效应的硬件木马检测方法和系统 | |
CN103267940B (zh) | 多模块平行测试系统 | |
CN107636476A (zh) | 支持执行并行测量的多引脚探针 | |
CN103811372B (zh) | 晶体管的测试结构以及测试方法 | |
CN107079224A (zh) | 高电压重置mems麦克风网络和检测其缺陷的方法 | |
CN105609023B (zh) | 一种测试元件组、阵列基板、检测设备及检测方法 | |
CN203849632U (zh) | 微电流测量放大电路 | |
CN106960802B (zh) | 一种半导体静态电流的测试器件及测试方法 | |
CN103969544B (zh) | 一种集成电路高压引脚连通性测试方法 | |
CN106443549B (zh) | 一种用于校准电池内阻测试仪的模拟交流电阻装置 | |
CN104142436A (zh) | 三端口射频器件的测试结构及测试方法 | |
CN104750922B (zh) | Soi四端口网络及其系统 | |
CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
CN102313862B (zh) | 片上型四端口射频器件射频测试的去嵌方法 | |
CN101907657B (zh) | 探针电阻的检测方法 | |
TWI642945B (zh) | 電感量測裝置與電感量測方法 | |
CN102854386A (zh) | 一种电阻测试方法 | |
CN206020612U (zh) | 一种功率放大器并联调试装置 | |
Madec et al. | Assessment of the spinning-current efficiency in cancelling the 1/f noise of Vertical Hall Devices through accurate FEM modeling | |
CN105763178A (zh) | 串叠开关装置与稳压保护方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |