CN103969544B - 一种集成电路高压引脚连通性测试方法 - Google Patents

一种集成电路高压引脚连通性测试方法 Download PDF

Info

Publication number
CN103969544B
CN103969544B CN201410076964.4A CN201410076964A CN103969544B CN 103969544 B CN103969544 B CN 103969544B CN 201410076964 A CN201410076964 A CN 201410076964A CN 103969544 B CN103969544 B CN 103969544B
Authority
CN
China
Prior art keywords
pin
integrated circuit
voltage
measured
high pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410076964.4A
Other languages
English (en)
Other versions
CN103969544A (zh
Inventor
刘成军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Wuxian New Energy Co., Ltd.
Original Assignee
Shenzhen Boyong Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Boyong Technology Co ltd filed Critical Shenzhen Boyong Technology Co ltd
Priority to CN201410076964.4A priority Critical patent/CN103969544B/zh
Publication of CN103969544A publication Critical patent/CN103969544A/zh
Application granted granted Critical
Publication of CN103969544B publication Critical patent/CN103969544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种集成电路高压引脚连通性测试方法，包括以下步骤：除连接在集成芯片内部的MOS管衬底body的待测引脚端口PIN外，其它引脚端口PIN都接地；在待测端口PIN加负电流，测试其对地电压V。本发明的方法能够完成对芯片高压引脚的连通性测试，使集成电路的中测技术更加完备。

Description

一种集成电路高压引脚连通性测试方法
技术领域
本发明涉及集成电路测试领域，具体涉及一种集成电路高压引脚连通性测试方法。
背景技术
目前在集成电路中测领域，对探针卡和芯片之间的连通性只能测试低压引脚，高压引脚则无法测试。
ESD是Electro-Static discharge的缩写，其意思是“静电释放”。
PAD指整个芯片的输入输出口，是要和外部封装框架（bonding frame）相连的接口。
通常情况下，低压引脚都有对电源和地的ESD电路，借助于这些ESD保护二极管进行测试，ESD电路结构如图1所示。PAD和VDD之间的电路等效成一个正向的二极管，PAD和VSS之间等效成一个反向的二极管，给待测PAD注入正/负电流，再检测PAD端上的电压，来判断探针是否和PAD连接好，同时判断PAD有无短路。
发明内容
本发明针对上述问题，提供了一种集成电路高压引脚连通性测试方法，包括以下步骤：
S1，除连接在集成芯片内部的MOS管衬底body的待测引脚端口PIN外，其它引脚端口PIN都接地；
S2，在待测端口PIN加负电流，测试其对地电压V。
进一步地，所述步骤S2具体为：在待测引脚PIN上加负电流，一般几百微安，这个电流流过连接在集成芯片内部的MOS管漏极drain和MOS管衬底body之间的寄生二极管，在衬底body和漏极drain之间形成电压，如果电压范围在-1.0V至-0.2V之间则测试通过，标明连通性正常，如果超出此范围或者测不到电压，则测试失败，表明连通性异常。
本发明的优点：
本发明能够完成对芯片高压引脚的连通性测试，使集成电路的中测技术更加完备。
除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
图1是本发明的一种集成电路高压引脚连通性测试方法流程图；
图2是集成电路低压管脚ESD等效电路图；
图3是集成电路高压管脚PAD示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1示出了本发明的一种集成电路高压引脚连通性测试方法流程图。
参考图1，如图1所示，一种集成电路高压引脚连通性测试方法，包括以下步骤：
S1，除连接在集成芯片内部的MOS管衬底body的待测引脚端口PIN外，其它引脚端口PIN都接地；
S2，在待测端口PIN加负电流，测试其对地电压V。
所述步骤S2具体为：在待测引脚PIN上加负电流，一般几百微安，这个电流流过连接在集成芯片内部的MOS管漏极drain和MOS管衬底body之间的寄生二极管，在衬底body和漏极drain之间形成电压，如果电压范围在-1.0V至-0.2V之间则测试通过，标明连通性正常，如果超出此范围或者测不到电压，则测试失败，表明连通性异常。
本发明能够完成对芯片高压引脚的连通性测试，使集成电路的中测技术更加完备。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种集成电路高压引脚连通性测试方法，其特征在于，包括以下步骤：
S1，除连接在集成芯片内部的MOS管衬底body的待测引脚端口PIN外，其它引脚端口PIN都接地；
S2，在待测端口PIN加负电流，测试其对地电压V；
所述步骤S2具体为：在待测引脚PIN上加几百微安的负电流，这个电流流过连接在集成芯片内部的MOS管漏极drain和MOS管衬底body之间的寄生二极管，在衬底body和漏极drain之间形成电压，如果电压范围在-1.0V至-0.2V之间则测试通过，表明 连通性正常，如果超出此范围或者测不到电压，则测试失败，表明连通性异常。
CN201410076964.4A 2014-03-04 2014-03-04 一种集成电路高压引脚连通性测试方法 Active CN103969544B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410076964.4A CN103969544B (zh) 2014-03-04 2014-03-04 一种集成电路高压引脚连通性测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410076964.4A CN103969544B (zh) 2014-03-04 2014-03-04 一种集成电路高压引脚连通性测试方法

Publications (2)

Publication Number Publication Date
CN103969544A CN103969544A (zh) 2014-08-06
CN103969544B true CN103969544B (zh) 2018-02-16

Family

ID=51239285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410076964.4A Active CN103969544B (zh) 2014-03-04 2014-03-04 一种集成电路高压引脚连通性测试方法

Country Status (1)

Country Link
CN (1) CN103969544B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108181570B (zh) * 2017-12-20 2020-07-03 上海东软载波微电子有限公司 芯片接地引脚连通性测试方法及装置、可读存储介质
CN108519541A (zh) * 2018-04-23 2018-09-11 珠海深圳清华大学研究院创新中心 一种检测电路及检测设备
CN112180239B (zh) * 2020-09-27 2022-01-21 江苏东海半导体科技有限公司 一种集成电路输入端输出端口可靠性问题的检测方法
CN114496999B (zh) * 2021-09-06 2023-10-24 上海芯圣电子股份有限公司 一种减小寄生电阻的芯片封装结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057454A (ja) * 2000-08-11 2002-02-22 Tesmik:Kk 集積回路の接合状態判定方法、及び集積回路の接合状態検査装置
JP2004506217A (ja) * 2000-08-07 2004-02-26 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子装置のパラメータを測定する方法及び装置
JP2007527188A (ja) * 2003-06-30 2007-09-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路装置の保護回路
CN101178423A (zh) * 2006-11-07 2008-05-14 中芯国际集成电路制造(上海)有限公司 一种新型集成电路测试结构及其使用方法
TW201011884A (en) * 2008-09-11 2010-03-16 Alpha & Omega Semiconductor Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
CN102520331A (zh) * 2011-12-02 2012-06-27 北京大学 用于sti型ldmos器件的界面陷阱测试方法
CN102569116A (zh) * 2010-12-30 2012-07-11 中芯国际集成电路制造(上海)有限公司 适于源漏导通检测的检测结构及其检测方法
CN102759697A (zh) * 2012-07-26 2012-10-31 上海宏力半导体制造有限公司 Mos晶体管封装级测试方法以及mos晶体管制造方法
CN103376395A (zh) * 2012-04-28 2013-10-30 上海华虹Nec电子有限公司 一种晶体管交流热载流子注入特性的测试结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683607B2 (en) * 2007-09-25 2010-03-23 Himax Display, Inc. Connection testing apparatus and method and chip using the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004506217A (ja) * 2000-08-07 2004-02-26 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子装置のパラメータを測定する方法及び装置
JP2002057454A (ja) * 2000-08-11 2002-02-22 Tesmik:Kk 集積回路の接合状態判定方法、及び集積回路の接合状態検査装置
JP2007527188A (ja) * 2003-06-30 2007-09-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路装置の保護回路
CN101178423A (zh) * 2006-11-07 2008-05-14 中芯国际集成电路制造(上海)有限公司 一种新型集成电路测试结构及其使用方法
TW201011884A (en) * 2008-09-11 2010-03-16 Alpha & Omega Semiconductor Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
CN102569116A (zh) * 2010-12-30 2012-07-11 中芯国际集成电路制造(上海)有限公司 适于源漏导通检测的检测结构及其检测方法
CN102520331A (zh) * 2011-12-02 2012-06-27 北京大学 用于sti型ldmos器件的界面陷阱测试方法
CN103376395A (zh) * 2012-04-28 2013-10-30 上海华虹Nec电子有限公司 一种晶体管交流热载流子注入特性的测试结构
CN102759697A (zh) * 2012-07-26 2012-10-31 上海宏力半导体制造有限公司 Mos晶体管封装级测试方法以及mos晶体管制造方法

Also Published As

Publication number Publication date
CN103969544A (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
CN106505066B (zh) 静电放电保护电路
CN103969544B (zh) 一种集成电路高压引脚连通性测试方法
CN104979814B (zh) 一种静电放电保护电路
US7843206B2 (en) Semiconductor integrated circuit and method for inspecting same
CN110763981A (zh) 集成电路芯片的检测系统和方法
CN108181570B (zh) 芯片接地引脚连通性测试方法及装置、可读存储介质
TWI494571B (zh) 具有一隔離電流切換模組的測試系統
CN100378464C (zh) 自动传输线脉冲系统
CN211238251U (zh) 一种静电保护电路
CN111130516B (zh) 具有减少漏电流的高电压保护的开关电路
CN104062534A (zh) 针对短路测试集成电路封装
CN106449630A (zh) 半导体器件
CN106164691A (zh) 低偏移和高灵敏度垂直霍尔效应传感器
CN106482829B (zh) 单光子探测器的动态和静态联合测试系统及其测试方法
US20170373494A1 (en) Method and Apparatus for Low Clamping Voltage ESD Solution for Transient Sensitive Applications
CN106291276A (zh) 一种用于并行测试系统的介质经时击穿测试装置
Jack et al. Voltage monitor circuit for ESD diagnosis
CN106796265A (zh) Ic中的裸片内晶体管特性
CN105938178B (zh) 传感器装置及其检查方法
CN206489184U (zh) 兼容高低电平自检的加速度传感器
CN107968087A (zh) 半导体集成电路和包括该半导体集成电路的半导体器件
US20150260766A1 (en) Semiconductor device
CN106982047A (zh) 一种施密特触发器
CN103811372A (zh) 晶体管的测试结构以及测试方法
Wen et al. Failure isolation using FIB assist photon emission microscopy analysis and microprobe analysis

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHENZHEN BOYONG TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: DONGGUAN BOYONG TECHNOLOGY CO., LTD.

Effective date: 20150604

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150604

Address after: 518054 Guangdong city of Shenzhen province Qianhai Shenzhen Hong Kong cooperation zone before Bay Road No. 1 building 201 room A (located in Shenzhen Qianhai business secretary Co. Ltd.)

Applicant after: SHENZHEN BOYONG TECHNOLOGY CO., LTD.

Address before: 523808 Guangdong province Dongguan City Songshan Lake Industrial Road, building 6 floor 2 Songhu branch

Applicant before: Dongguan Boyong Electronic Technology Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191028

Address after: 314500, No. 3736 East Ring Road, Jiaxing, Zhejiang, Tongxiang

Patentee after: Zhejiang Wuxian New Energy Co., Ltd.

Address before: 518054 Guangdong city of Shenzhen province Qianhai Shenzhen Hong Kong cooperation zone before Bay Road No. 1 building 201 room A (located in Shenzhen Qianhai business secretary Co. Ltd.)

Patentee before: SHENZHEN BOYONG TECHNOLOGY CO., LTD.