CN100378464C - 自动传输线脉冲系统 - Google Patents

自动传输线脉冲系统 Download PDF

Info

Publication number
CN100378464C
CN100378464C CNB2004100628708A CN200410062870A CN100378464C CN 100378464 C CN100378464 C CN 100378464C CN B2004100628708 A CNB2004100628708 A CN B2004100628708A CN 200410062870 A CN200410062870 A CN 200410062870A CN 100378464 C CN100378464 C CN 100378464C
Authority
CN
China
Prior art keywords
level pulse
esd
pulse
esd level
end points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100628708A
Other languages
English (en)
Other versions
CN1601292A (zh
Inventor
柯明道
张智毅
侯春麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN1601292A publication Critical patent/CN1601292A/zh
Application granted granted Critical
Publication of CN100378464C publication Critical patent/CN100378464C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Relating To Insulation (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

本发明提供一种测量半导体元件的静电放电(ESD)特性的自动传输线脉冲系统，包括至少一个产生ESD级脉冲的脉冲产生器；半导体元件的第一端点用以接收来自该至少一个脉冲产生器的第一ESD级脉冲；半导体元件的第二端点用以相对于第一端点接地；半导体元件的至少一个第三端点用以接收来自该至少一个脉冲产生器的第二ESD级脉冲；以及一个资料收集器用以收集半导体元件的ESD特性，在上述第一ESD级脉冲到达第一端点的同时，上述第二ESD级脉冲到达上述至少一个第三端点。以获得更多的有关ESD防护元件的ESD特性资料。

Description

自动传输线脉冲系统
技术领域
本发明有关半导体元件的电气特性的测量。详言之，本发明系有关测量半导体元件的静电放电ESD特性的系统及方法。
背景技术
半导体集成电路(IC)一般而言皆容易受到静电放电(ESD)的影响而可能遭破坏或损毁。
所谓的ESD是指在短瞬间因电流(正或负极性)的放电而使大量电流流入IC的现象。此种大电流的发生有许多原因，例如是因人体或机器所导致，分别称为人体模式(HBM)与机器模式(MM)。IC在制造、运送或处理时特别容易受到HBM及MM的影响。
以互补式金氧半(CMOS)制程来备制的习知ESD防护元件通常包括某些型式的ESD防护元件，例如NMOS/PMOS晶体管、硅控整流器(SCR)、厚层氧化物元件(FOD)及寄生式垂直/横向接面晶体管(BJT)等。这些ESD防护元件在ESD发生时，可通过由ESD检测电路将部分ESD脉冲的能量耦合至ESD防护元件的闸极或基极来予以开启。图1A、1B所示为使用闸极或基极驱动技术的习知ESD防护电路结构的电路图，是具有ESD防护元件与ESD检测电路的电路结构的范例。
图1A为使用闸极驱动技术的习知ESD防护电路10的电路图。请参阅图1A，电路10包括一个垫片12、一个ESD检测电路14、一个作为ESD防护元件的NMOS晶体管16、以及IC(未标号)之内部电路18。作为ESD防护元件的晶体管16包括闸极16-2、汲极16-4、源极16-6与基极16-8。闸极16-2连接至ESD检测电路14。汲极16-4连接在垫片12与内部电路18之间。源极16-6与基极16-8则连接至地电位或参考电压VSS。当有正极性ESD出现在垫片12时，ESD脉冲的部分能量由ESD检测电路14耦合至闸极16-2。作为ESD防护元件的晶体管16于是开启而将ESD电流由垫片12排放至VSS电源端。
图1B为使用基极触发技术的习知ESD防护电路结构20的电路图。请参阅图1B，电路结构20包括一个垫片22、ESD检测电路24、作为ESD防护元件的NMOS晶体管26、以及IC(未标号)的内部电路28。ESD防护元件26包括闸极26-2、汲极26-4、源极26-6与基极26-8。闸极26-2与源极26-6连接至地电位或VSS。基极26-8连接至ESD检测电路24。汲极26-4则连接在垫片22与内部电路28之间。当有正极性ESD脉冲出现在垫片22时，ESD检测电路24将部份ESD脉冲的能量耦合至基极26-8。ESD防护元件26中的寄生式横向npn双载子晶体管30便开启以将ESD电流由垫片22排放至VSS电源端。
在设计IC之ESD防护电路结构时，此电路结构的ESD防护元件的ESD特性最好能在ESD防护元件制作前先予以测量或测试。ESD防护元件的ESD特性通常以其对ESD脉冲的响应来表现。例如，本行技艺中已知若ESD防护元件的二次崩溃电流较高，则能耐受较大的ESD电流。诸如二次崩溃电流的ESD特性可利用传输线(TLP)技术来加以测量。TLP技术提供与ESD电流相同时间长短与相同电流等级的方波脉冲。
然而，习知测试系统以TLP技术来进行测量时通常测量两个端点。因此，举例而言若测量ESD防护元件如金氧半(MOS)晶体管的汲极与源极，则闸极与基极便和源极连接在一起。由于闸极与基极的ESD特性在设计ESD防护电路结构时相当重要，因此希望能有可测量ESD防护元件的至少三个端点的系统及方法，以获得更多有关ESD防护元件的ESD特性的信息。
发明内容
因此，本发明的目的在于提供一种ESD防护系统及方法的自动传输线脉冲系统来克服习知技术的种种缺失及限制。
下文的实施例将针对部分本发明的目的及优点予以描述，而另一部分的目的及优点则可随本说明书之描述或本发明的实施而得以了解。利用权利要求书中所特别界定出的元件与方法，可实施并达成本发明的种种目的及优点。
为达成上述的优点，依据实施例及说明书中所广义描述的发明目的，本发明提供一种测量半导体元件的静电放电(ESD)特性的系统，包括至少一个产生ESD级脉冲的脉冲产生器；半导体元件的第一端点用以接收来自该至少一个脉冲产生器的第一ESD级脉冲；半导体元件的第二端点用以相对于第一端点接地；半导体元件的至少一个第三端点用以接收来自该至少一个脉冲产生器的第二ESD级脉冲；以及一个资料收集器用以收集半导体元件的ESD特性，在上述第一ESD级脉冲到达第一端点的同时，上述第二ESD级脉冲到达上述至少一个第三端点。。
本发明亦提供一种测量多端点元件的静电放电(ESD)特性的系统，包括一个第一脉冲产生器用以提供第一ESD级脉冲；一个第二脉冲产生器用以提供第二ESD级脉冲；多端点元件的第一端点连接至第一脉冲产生器以接收第一ESD级脉冲；多端点元件的第二端点相对于第一端点接地；多端点组元件的第三端点连接至第二脉冲产生器以接收第二ESD级脉冲；以及一个检测器用以检测多端点元件的漏电流，其中当检测器检测出多端点元件有不正常漏电流时决定该多端点元件的ESD特性，在上述第一ESD级脉冲到达第一端点的同时，上述第二ESD级脉冲到达上述第三端点。
本发明亦提供一种测量半导体元件的静电放电(ESD)特性的方法，包括提供至少一个脉冲产生器来产生ESD级脉冲；确定半导体元件的第一端点；确定半导体元件的第二端点；确定半导体元件的第三端点：提供一个第一ESD级脉冲至半导体元件的第一或第二端点，未接受到第一ESD级脉冲的另一端点则相对接地；以及提供一个第二ESD级脉冲至半导体元件的至少该第三端点，在上述第一ESD级脉冲到达第一或第二端点的同时，上述第二ESD级脉冲到达该第三端点。
本发明亦提供一种静电放电(ESD)测试方法，包括提供一个多端点元件：产生至少一个ESD级脉冲；将该至少一个ESD级脉冲的第一ESD级脉冲提供至多端点元件的第一或第二端点，未接受到第一ESD级脉冲之另一端点则相对接地；将该至少一个ESD级脉冲的第二ESD级脉冲提供至多端点元件的至少一个第三端点；于第一与第二ESD级脉冲作用下收集多端点元件的ESD特性；以及检测多端点元件是否有不正常漏电流，在上述第一ESD级脉冲到达第一端点的同时，上述第二ESD级脉冲到达上述至少一个第三端点。
本发明的有益效果在于提供了可测量静电放电ESD防护元件的至少三个端点的系统和方法，以获得更多有关ESD防护元件的ESD特性资料。
本说明书如前所揭的一般描述以及下文的详细说明皆仅为例示、解说性质，其用意在于进一步描述本发明。
附图说明
图1A为使用闸极驱动技术的习知静电放电(ESD)防护电路结构的电路图；
图1B为使用基极驱动技术的习知ESD防护电路结构的电路图；
图2为本发明实施例之用以测量半导体元件之ESD特性的系统示意图；
图3为本发明另一实施例之用以测量半导体元件的ESD特性的系统示意图；以及
图4为本发明实施例的方法流程图。
具体实施方式
本发明的实施例将参阅附图作做详细说明。图中相同或类似的元件尽可能以相同的标号予以表示。
图2为本发明实施例之用以测量半导体元件60的ESD特性的系统50的示意图。请参阅图2，系统50包括半导体元件60与至少一个脉冲产生器70。半导体元件60为多端点元件，其至少包括第一端点62、第二端点64与第三端点66。在一实施例中，半导体元件60包括金氧半(MOS)晶体管、硅控整流器(SCR)、低电压触发之SCR或LVTSCR、厚层氧化物元件(FOD)或双载子接面晶体管(BJT)。脉冲产生器70产生模拟ESD的信号。举例而言，脉冲产生器70产生与ESD电流或电压的发生时间、持续期间及强度相同的方波信号。在一实施例中，脉冲产生器70所产生的ESD级脉冲其时间宽度约为2纳秒(ns)至500纳秒。
脉冲产生器70详言之可利用传输线脉冲(TLP)产生器来实施。TLP产生器系由Intel公司T.J.Maloney与N.Khurana在1985年ESD研讨会中所发表，其论文标为「传输线脉冲技术之电路模型」(Transmission Line Pulsing Techniquesfor Circuit Modeling)。
在一实施例中，脉冲产生器70包括一个TLP产生器(图中未示)以及一个偏压源(图中未示)。TLP产生器提供第一ESD级脉冲至半导体元件60的第一端点62或第二端点64，而未接受第一ESD级脉冲的第一端点62或第二端点64则相对接地。偏压源提供第二ESD级脉冲至半导体元件60的第三端点66。在半导体元件60为MOS晶体管的实施例中，第一端点62与第二端点64分别是MOS晶体管的汲极与源极，而第三端点66则为MOS晶体管的闸极或基极。在半导体元件60为SCR或LVTSCR的实施例中，第一端点62与第二端点64分别是SCR或LVTSCR的阳极与阴极，而第三端点66则为SCR或LVTSCR的基极或半导体井区。在半导体元件60为BJT或FOD的实施例中，第一端点62与第二端点64分别是BJT或FOD的集极与射极，而第三端点66则为BJT或FOD的基极。
在本发明的另一实施例中，偏压源提供第二ESD级脉冲至半导体元件60的第三与第四端点。在ESD防护元件为MOS晶体管的实施例中，第二ESD级脉冲系施加至MOS晶体管的闸极与基极。在ESD防护元件为SCR或LVTSCR的实施例中，第二ESD级脉冲系施加至SCR或LVTSCR的基极与半导体井区。
在又一实施例中，偏压源提供第二ESD级脉冲至半导体元件60的第五端。在ESD防护元件为LVTSCR的实施例中，第二ESD级脉冲系施加至LVTSCR的寄生MOS晶体管的闸极。
图3为本发明另一实施例的用以测量半导体元件60的ESD特性的系统90的示意方块图。请参阅图3，系统90包括半导体元件60、开关元件92、脉冲产生器70、检测量94、资料收集器96与计算机98。
在一实施例中，开关元件92为一开关阵列，可切换半导体元件60对检测器94及脉冲产生器的连接。检测器94包括电子分析仪(图中未示)，例如惠普公司的HP4155分析仪。当开关元件92将检测器94电连接至半导体元件60时，检测器94提供一个信号，例如是直流(DC)信号，至半导体元件60，以检测半导体元件60是否有漏电流。若检测器94检测出有漏电流，半导体元件60即被判定为损毁。若未检测出有漏电流，则将半导体元件60的连接切换至脉冲产生器70以进行后续的测量。
资料收集器96，例如为示波器，收集有关半导体元件60的ESD特性的电压及电流资料。计算机98则协调脉冲产生器70、资料收集器96与检测器94之间的作业。在图3所示的实施例中，资料收集器96系电连接至半导体元件60。而在另一实施例中，资料收集器96则电连接至半导体元件60与开关元件92之间。
本发明因此亦提供一种测量半导体元件60的ESD特性的方法。请参阅图2，提供脉冲产生器70来产生ESD级脉冲。将第一ESD级脉冲提供至半导体元件60的第一端点62或第二端点64，而未接受第一ESD级脉冲的第一端点62或第二端点64则相对接地。将第二ESD级脉冲提供至半导体元件60的第三端点。在一实施例中，系将第二ESD级脉冲提供至半导体元件60的至少第三或第四端点。在另一实施例中，则将第二ESD级脉冲提供至半导体元件60的第五端点。
图4为本发明实施例的方法流程图。请参阅图4，在步骤100，提供一个具有至少第一端点、第二端点与第三端点的半导体元件60。接着在步骤102中检测半导体元件60以确定是否有漏电流。如果检测出漏电流，即判定半导体元件60已损毁，本方法的流程到此结果。
然而若检测不到漏电流，则在步骤104产生ESD级脉冲。第一ESD级脉冲在步骤106施加至半导体元件60的第一端点或第二端点，未接受第一ESD级脉冲的第一端点或第二端点则相对接地，而第二ESD级脉冲则施加至半导体元件60的至少第三端点。在一实施例中，第一与第二ESD级脉冲由TLP脉冲产生器所产生。在另一实施例中，第一ESD级脉冲由TLP脉冲产生器来产生，而第二ESD级脉冲则由偏压源来产生。另依据本发明的实施例，在步骤106，将第一ESD级脉冲施加至第一或第二端点之前可先将第二ESD级脉冲施加至第三端点，以协助判断半导体元件60的工作点。在又一实施例中，在步骤106，系大约同时将第二ESD级脉冲施加至第三端点，以及将第一ESD级脉冲施加至第一或第二端点。
接着在步骤108收集在ESD级脉冲的作用下，半导体元件60的电压、电流等ESD特性。然后在步骤110检测半导体元件60以确定是否有漏电流。若检测出漏电流，本方法的流程便到此为止。若检测不到漏电流，则于步骤112增加至少第一或第二ESD级脉冲的强度。于是在后续的测量中，所产生的ESD级脉冲位准会较高。步骤104、106、108及112会重复进行以测量半导体元件60的ESD特性，直到检测出漏电流为止。
熟悉本行人士可了解在不脱离本发明的范围及精神下，能对本说明书所揭示的实施例做种种修改与变化。本行人士经由参阅本说明书与实施例，亦可了解本发明尚有其它的实施例。本说明书及其中之实施例仅为范例性质。本发明的实际范围与精神由权利要求书予以界定。

Claims (35)

1.一种测量半导体元件的静电放电ESD特性的系统，包括：
至少一个产生ESD级脉冲的脉冲产生器；
半导体元件的第一端点用以接收来自该至少一个脉冲产生器的第一ESD级脉冲：
半导体元件的第二端点用以相对于第一端点接地；
半导体元件的至少一个第三端点用以接收来自该至少一个脉冲产生器的第二ESD级脉冲；以及
一个资料收集器用以收集半导体元件的ESD特性，
在上述第一ESD级脉冲到达第一端点的同时，上述第二ESD级脉冲到达上述至少一个第三端点。
2.如权利要求1所述的系统，其特征在于其中的半导体元件包括金氧半MOS晶体管、硅控整流器SCR、低电压触发的SCR或LVTSCR、厚层氧化物元件FOD或双载子接面晶体BJT。
3.如权利要求1所述的系统，其特征在于该至少一个脉冲产生器包括一个传输线脉冲TLP产生器来产生该等ESD级脉冲。
4.如权利要求1所述的系统，其特征在于该至少一个脉冲产生器包括一个传输线路脉冲TLP产生器来产生第一ESD级脉冲。
5.如权利要求1所述的系统，其特征在于该至少一个脉冲产生器包括一个偏压源来产生第二ESD级脉冲。
6.如权利要求2所述的系统，其特征在于MOS晶体管包括一个源极或汲极来接收第一ESD级脉冲，未接受到第一ESD级脉冲之另一极则相对接地，以及至少一个闸极或基极来接收第二ESD级脉冲。
7.如权利要求2所述的系统，其特征在于SCR或LVTSCR包括一个阳极或阴极来接收第一ESD级脉冲，未接受到第一ESD级脉冲的另一极则相对接地，以及至少一个基极或半导体井区来接收第二ESD级脉冲。
8.如权利要求2所述的系统，其特征在于LVTSCR包括一个闸极来接收第二ESD级脉冲。
9.如权利要求2所述的系统，其特征在于FOD或BJT包括一个射极或集极来接收第一ESD级脉冲，未接受到第一ESD级脉冲的另一极则相对接地，以及一个基极来接收第二ESD级脉冲。
10.如权利要求1所述的系统，其特征在于另包括一个检测器来检测半导体元件之漏电流。
11.如权利要求10所述的系统，其特征在于另包括一个连接到该至少一个脉冲产生器与检测器的开关元件以于该至少一个脉冲产生器与检测器之间做连接的切换。
12.一种测量多端点元件的静电放电ESD特性的系统，其特征在于包括：
一个第一脉冲产生器用以提供第一ESD级脉冲；
一个第二脉冲产生器用以提供第二ESD级脉冲；
多端点元件的第一端点连接至第一脉冲产生器以接收第一ESD级脉冲；
多端点元件的第二端点相对于第一端点接地；
多端点元件的第三端点连接至第二脉冲产生器以接收第二ESD级脉冲；以及一个检测器用以检测多端点元件的漏电流，其中当检测器检测出多端点元件有不正常漏电流时决定该多端点元件的ESD特性，
在上述第一ESD级脉冲到达第一端点的同时，上述第二ESD级脉冲到达上述第三端点。
13.如权利要求12所述的系统，其特征在于第一及第二脉冲产生器包括一个传输线脉冲TLP产生器来产生第一及第二ESD级脉冲。
14.如权利要求12所述的系统，其特征在于第一脉冲产生器包括一个TLP产生器来产生第一ESD级脉冲。
15.如权利要求12所述的系统，其特征在于第二脉冲产生器包括一个偏压源来产生第二ESD级脉冲。
16.如权利要求12所述的系统，其特征在于另包括一个连接至第一、第二脉冲产生器与检测器的开关元件以切换多端点元件对第一、第二脉冲产生器与检测器的连接。
17.如权利要求12所述的系统，其特征在于多端点元件包括金氧半MOS晶体管、硅控整流器SCR、低电压触发之SCR或LVTSCR、厚层氧化物组件FOD或双载子接面晶体管BJT。
18.一种测量半导体元件的静电放电ESD特性的方法，其特征在于包括：
提供至少一个脉冲产生器来产生ESD级脉冲；
确定半导体元件的第一端点；
确定半导体元件的第二端点；
确定半导体元件的第三端点；
提供一个第一ESD级脉冲至半导体元件的第一或第二端点，未接受到第一ESD级脉冲的另一端点则相对接地；以及
提供一个第二ESD级脉冲至半导体元件的至少该第三端点，
在上述第一ESD级脉冲到达第一或第二端点的同时，上述第二ESD级脉冲到达该第三端点。
19.如权利要求18所述的方法，其特征在于另包括提供一个传输线脉冲TLP产生器来产生第一与第二ESD级脉冲。
20.如权利要求18所述的方法，其特征在于另包括提供一个TLP产生器来产生第一ESD级脉冲。
21.如权利要求18所述的方法，其特征在于另包括提供一个偏压源来产生第二ESD级脉冲。
22.如权利要求18所述的方法，其特征在于另包括提供金氧半MOS晶体管、硅控整流器SCR、低电压触发的SCR或LVTSCR、厚层氧化物组件FOD或双载子接面晶体管BJT来作为该半导体元件。
23.如权利要求22所述的方法，其特征在于另包括提供第一ESD级脉冲至MOS晶体管的源极或汲极，未接受到第一ESD级脉冲的另一极则相对接地，以及提供第二ESD级脉冲至MOS晶体管的闸极或基极的至少其中之一。
24.如权利要求22所述的方法，其特征在于另包括提供第一ESD级脉冲至SCR的阳极或阴极，未接受到第一ESD级脉冲的另一极则相对接地，以及提供第二ESD级脉冲至SCR的基极或半导体井区的至少其中之一。
25.如权利要求22所述的方法，其特征在于另包括提供第一ESD级脉冲至LVTSCR阳极或阴极，未接受到第一ESD级脉冲的另一极则相对接地，以及提供第二ESD级脉冲至LVTSCR的基极或半导体井区的至少其中之一。
26.如权利要求22所述的方法，其特征在于另包括提供第一ESD级脉冲至FOD的射极或集极，未接受到第一ESD级脉冲的另一极则相对接地，以及提供第二ESD级脉冲至FOD的基极。
27.如权利要求22所述的方法，其特征在于另包括提供第一ESD级脉冲至BJT的射极或集极，未接受到第一ESD级脉冲的另一极则相对接地，以及提供第二ESD级脉冲至BJT的基极。
28.如权利要求18所述的方法，其特征在于另包括提供一个资料收集器来收集有关半导体元件的ESD特性的资料。
29.如权利要求18所述的方法，其特征在于另包括提供一个检测器来检测半导体元件的漏电流。
30.如权利要求29所述的方法，其特征在于另包括提供一个连接至该至少一个脉冲产生器与检测器的开关元件以切换半导体元件对该至少一个脉冲产生器与检测器的连接。
31.一种静电放电ESD测试方法，其特征在于包括：
提供一个多端点元件；
产生至少一个ESD级脉冲；
将该至少一个ESD级脉冲的第一ESD级脉冲提供至多端点元件的第一或第二端点，未接受到第一ESD级脉冲的另一端点则相对接地；
将该至少一个ESD级脉冲的第二ESD级脉冲提供至多端点元件的至少一个第三端点；
于第一与第二ESD级脉冲作用下收集多端点元件的ESD特性：以及检测多端点元件是否有不正常漏电流，
在上述第一ESD级脉冲到达第一端点的同时，上述第二ESD级脉冲到达上述至少一个第三端点。
32.如权利要求31所述的方法，其特征在于另包括提供金氧半MOS晶体管、硅控整流器SCR、低电压触发的SCR或LVTSCR、厚层氧化物组件FOD或双载子接面晶体管BJD来作为多端点元件。
33.如权利要求31所述的方法，其特征在于另包括在将第一ESD级脉冲提供至第一或第二端点之前，先将第二ESD级脉冲提供至该至少一个第三端点。
34.如权利要求31所述的方法，其特征在于另包括在提供第一或第二ESD级脉冲之前，先检测多端点元件是否有不正常漏电流。
35.如权利要求34所述的方法，其特征在于另包括以一个传输线脉冲TLP产生器来产生第一与第二ESD级脉冲。
CNB2004100628708A 2003-08-08 2004-07-02 自动传输线脉冲系统 Expired - Fee Related CN100378464C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US49335503P 2003-08-08 2003-08-08
US60/493,355 2003-08-08
US10/810,645 2004-03-29
US10/810,645 US7138804B2 (en) 2003-08-08 2004-03-29 Automatic transmission line pulse system

Publications (2)

Publication Number Publication Date
CN1601292A CN1601292A (zh) 2005-03-30
CN100378464C true CN100378464C (zh) 2008-04-02

Family

ID=34375231

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100628708A Expired - Fee Related CN100378464C (zh) 2003-08-08 2004-07-02 自动传输线脉冲系统

Country Status (4)

Country Link
US (1) US7138804B2 (zh)
JP (1) JP4194969B2 (zh)
CN (1) CN100378464C (zh)
TW (1) TWI243912B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109596914A (zh) * 2018-11-26 2019-04-09 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 电子元器件测试方法、装置、系统和存储介质

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3701954B2 (ja) * 2003-07-08 2005-10-05 松下電器産業株式会社 半導体集積回路、その静電気耐圧試験方法及び装置
TWI264248B (en) * 2005-03-25 2006-10-11 Avision Inc A method of electrostatic discharge prevention for a systematic circuit
US7821751B2 (en) * 2008-02-05 2010-10-26 Sony Ericsson Mobile Communications Ab ESD-detector
US8594957B2 (en) * 2008-02-20 2013-11-26 Advantest (Singapore) Pte Ltd System, method and computer program for detecting an electrostatic discharge event
US20100117674A1 (en) * 2008-11-11 2010-05-13 Thermo Fisher Scientific Inc. Systems and methods for charged device model electrostatic discharge testing
US8026736B2 (en) * 2008-12-30 2011-09-27 Intel Corporation Water-level charged device model for electrostatic discharge test methods, and apparatus using same
TWI398655B (zh) * 2009-03-17 2013-06-11 Chroma Ate Inc A probe detection machine with an electrostatic discharge device
CN102004181A (zh) * 2010-09-17 2011-04-06 上海北京大学微电子研究院 发光二极管漏电流测试方法及系统
TWI439711B (zh) * 2011-10-03 2014-06-01 Star Techn Inc 切換矩陣器及其半導體元件特性之測試系統
US9435841B2 (en) 2012-04-13 2016-09-06 International Business Machines Corporation Integrated circuit protection during high-current ESD testing
US9213048B2 (en) * 2012-08-02 2015-12-15 Texas Instruments Incorporated System and method for testing an electronic device
TWI507839B (zh) * 2013-05-24 2015-11-11 Raydium Semiconductor Corp 靜電偵測電路及靜電偵測方法
CN105093087A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 Esd特性测试系统
CN104483585B (zh) * 2014-12-31 2017-06-13 工业和信息化部电子第五研究所 自动传输线脉冲测试系统
CN104678270B (zh) * 2015-03-19 2017-06-16 工业和信息化部电子第五研究所 监测传输线脉冲静电放电测试响应的方法和系统
CN111257714B (zh) * 2020-01-17 2022-11-29 上海华力集成电路制造有限公司 静电测量设备及静电测量方法
CN114859201B (zh) * 2022-05-06 2023-09-12 上海晶岳电子有限公司 一种可配置eos测试方法和系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376879A (en) * 1992-11-03 1994-12-27 Qrp, Incorporated Method and apparatus for evaluating electrostatic discharge conditions
US6246242B1 (en) * 1997-11-21 2001-06-12 Murata Manufacturing Co., Ltd. Method of screening varistors
US6396298B1 (en) * 2000-04-14 2002-05-28 The Aerospace Corporation Active feedback pulsed measurement method
US6541981B2 (en) * 2001-04-10 2003-04-01 International Business Machines Corporation Automation of transmission line pulse testing of electrostatic discharge devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0769385B2 (ja) * 1986-05-09 1995-07-31 沖電気工業株式会社 半導体装置の試験方法及びその装置
US5561373A (en) * 1990-10-09 1996-10-01 Fujitsu Limited Method and device for detecting electrostatic stress applied to a product semiconductor device during each production process
US5410254A (en) * 1993-03-04 1995-04-25 Lsi Logic Corporation Method for optimizing the structure of a transistor to withstand electrostatic discharge
US5519327A (en) * 1994-06-10 1996-05-21 Vlsi Technology, Inc. Pulse circuit using a transmission line
US5576557A (en) * 1995-04-14 1996-11-19 United Microelectronics Corp. Complementary LVTSCR ESD protection circuit for sub-micron CMOS integrated circuits
US5872031A (en) * 1996-11-27 1999-02-16 The Regents Of The University Of California Enhancement-depletion logic based on gaas mosfets

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376879A (en) * 1992-11-03 1994-12-27 Qrp, Incorporated Method and apparatus for evaluating electrostatic discharge conditions
US6246242B1 (en) * 1997-11-21 2001-06-12 Murata Manufacturing Co., Ltd. Method of screening varistors
US6396298B1 (en) * 2000-04-14 2002-05-28 The Aerospace Corporation Active feedback pulsed measurement method
US6541981B2 (en) * 2001-04-10 2003-04-01 International Business Machines Corporation Automation of transmission line pulse testing of electrostatic discharge devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109596914A (zh) * 2018-11-26 2019-04-09 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 电子元器件测试方法、装置、系统和存储介质

Also Published As

Publication number Publication date
CN1601292A (zh) 2005-03-30
JP4194969B2 (ja) 2008-12-10
US20050030043A1 (en) 2005-02-10
TW200506396A (en) 2005-02-16
TWI243912B (en) 2005-11-21
US7138804B2 (en) 2006-11-21
JP2005062157A (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
CN100378464C (zh) 自动传输线脉冲系统
KR100826836B1 (ko) 고전류 펄스 현상에 대한 피코초 촬상 회로 분석 방법 및애플리케이션
CN106505066B (zh) 静电放电保护电路
Chen et al. Diode-triggered silicon-controlled rectifier with reduced voltage overshoot for CDM ESD protection
EP1972952A1 (en) ESD test system calibration
Ker et al. Component-level measurement for transient-induced latch-up in CMOS ICs under system-level ESD considerations
Stellari et al. Tools for non-invasive optical characterization of CMOS circuits
Stockinger et al. Characterization and modeling of three CMOS diode structures in the CDM to HBM timeframe
CN106653736A (zh) Esd保护电路及其半导体器件
Chatty et al. Model-based guidelines to suppress cable discharge event (CDE) induced latchup in CMOS ICs
Jack et al. Voltage monitor circuit for ESD diagnosis
Cao et al. A compact SCR model using advanced BJT models and standard SPICE elements
Tazzoli et al. Engineering of dual-direction SCR cells for component and system level ESD, surge, and longer EOS events
CN104793129B (zh) 利用emmi检测芯片静态漏电的辅助电路的设计方法
Scholz et al. On-wafer Human Metal Model measurements for system-level ESD analysis
Ker et al. Native-NMOS-Triggered SCR With Faster Turn-On Speed for Effective ESD Protection in a 0.13-$ rm murm m $ CMOS Process
Jack et al. Investigation of current flow during wafer-level CDM using real-time probing
Fu et al. Research on transient conduction sensitivity of the chips using TLP method
Wang et al. Co-design circuit simulation to investigate the failure of devices under surge stress
Heer et al. Analysis of triggering behaviour of high voltage CMOS LDMOS clamps and SCRs during ESD induced latch-up
Bargstadt-Franke et al. Advanced 2D latch-up device simulation-A powerful tool during development in the pre-silicon phase
Thian Analyzing Illumination-Sensitive Failure–A Case Study
Wang A new design for complete on-chip ESD protection
de Kort et al. The transient behaviour of an input protection
Yamada et al. ESD sensitivity study of various diode protection circuits implemented in a production 1/spl mu/m GaAs HBT technology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080402