TWI243912B - Automatic transmission line pulse system - Google Patents

Description

1243912 玖、發明說明 【發明所屬之技術頜域】 本發明有關半導體元件之電氣特性的量測。 詳言之，本發明係有關量測半導體元件之E S D特 性的系統及方法。 【先前技術】 半導體積體電路（1C) 一般而言皆容易受到靜電 放電（ESD)之影響而可能遭破壞或損毀。 所謂的E S D是指在短瞬間因電流（正或負極性） 之放電而使大量電流流入1C之現象。此種大電流 之發生有許多原因，例如是因人體或機器所導 致，分別稱為人體模式（HBM)與機器模式（MM)。 1C在製造、運送或處理時特別容易受到HB Μ及 ΜΜ之影響。 以互補式金氧半（CMOS)製程來備製之習知 ESD防護元件通常包括某些型式之 ESD防護元 件，例如 NMOS/PMOS 電晶體、矽控整流器 (SCR)、厚層氧化物元件（FOD)及寄生式垂直/橫向 接面電晶體（BJT)等。這些ESD防護元件於ESD 發生時，可藉由ESD檢測電路將部分ESD脈衝之 能量耦合至ESD防護元件之閘極或基極來予以開 啟。圖ΙΑ、 1B所示為具有ESD防護元件與ESD 檢測電路之電路結構的範例。 1243912 圖1A為使用閘極驅動技術之習知ESD防護電 路10之電路圖。請參閱圖1A，電路10包括一個 墊片12、一個ESD檢測電路14、一個做為ESD 防護元件之N Μ〇S電晶體1 6、以及IC (未標號） 之內部電路1 8。E S D防護元件1 6包括閘極1 6 - 2、 汲極16-4、源極16-6與基極16-8。閘極16-2連 接至ESD檢測電路14。汲極16-4連接於墊片12 與內部電路1 8之間。源極1 6 - 6與基極1 6 - 8則連 接至地電位或參考電壓VSS。當有正極性ESD出 現於墊片12時，ESD脈衝之部分能量电ESD檢 測電路14耦合至閘極16-2。ESD防護元件16於 是開啟而將ESD電流由墊片12排放至VSS電源 丄山 m 〇 圖1B為使用基極觸發技術之習知ESD防護電 路結構20之電路圖。諝參閱圖1B，電路結構20 包括一個墊片22、ESD檢測電路24、做為ESD 防護兀件之NMOS電晶體26、以及1C(未標號） 之內部電路28。ESD防護元件26包括閘極26-2、 汲極26-4、源極26-6與基極26-8。閘極26_2與 源極26-6連接至地電位或VSS。基極26-8連接 至 ESD檢測電路24。汲極26-4則連接於墊片 22與內部電路28之間。當有正極性ESD脈衝出 現於墊片22時，ESD檢測電路24將部份ESD脈 衝之能量耦合至基極26-8。ESD防護元件26中 1243912 之寄生式橫向npn雙載子電晶體30便開啟以將 E S D電流由墊片2 2排放至V S S電源端。 在設計IC之E S D防護電路結構時，此電路結 構之ESD防護元件的ESD特性最好能在ESD防 護元件製作前先予以量測或測試。E S D防護元件 之ESD特性通常以其對ESD脈衝之響應來表現。 例如，本行技藝中已知若ESD防護元件之二次崩 潰電流較高，則能耐受較大之E S D電流。諸如二 次崩潰電流·之ESD特性可利用傳輸線（TLP)技術 來加以量測。TLP技術提供與ESD電流_同時間 長短與相同電流等級之方波脈衝。 然而，習知測試系統以TLP技術來進行量測 時通常量測兩個端點。因此，舉例而言若量測ESD 防護元件如金氧半（MOS)電晶體之汲極與源極， 則閘極與基極便和源極連接在一起。由於閘極與 基極之ESD特性在設計ESD防護電路結構時相當 重要，因此希望能有可量測E S D防護元件之至少 三個端點的系統及方法，以獲得更多有關E S D防 護元件之ESD特性的資訊。 【發明內容】 因此，本發明提出E S D防護系統及方法來克服 習知技術之種種缺失及限制。 下文之實施例將針對部分本發明之目的及優點 8 1243912 予以描述，而另一部分之目的及優點則可隨本說 明書之描述或本發明之實施而得以瞭解。利用申 請專利範圍所特別界定出之元件與方法，可實施 並達成本發明之種種目的及優點。 為達成上述之優點，依據實施例及說明書中所 廣義描述之發明目的，本發明提供一種量測半導 體元件之靜電放電（ESD)特性之系統，包括至少一 個產生ESD級脈衝之脈衝產生器；半導體元件之 第一端點服以接收來自該至少一個脈衝產生器之 第一ESD級脈衝；半導體元件之第二端點用以相 對於第一端點接地；半導體元件之至少一個第三 端點用以接收來自該至少一個脈衝產生器之第二 ESD級脈衝；以及一個資料收集器用以收集半導 體元件之ESD特性。 本發明亦提供一種量測多端點元件之靜電放電 (ESD)特性之系統，包括一個第一脈衝產生器用以 提供第一 ESD級脈衝；一個第二脈衝產生器用以 提供第二ESD級脈衝；多端點元件之第一端點連 接至第一脈衝產生器以接收第一 ESD級脈衝；多 端點元件之第二端點相對於第一端點接地；多端 點元件之第三端點連接至第二脈衝產生器以接收 第二E S D級脈衝；以及一個檢測器用以檢測多端 點元件之漏電流，其中當檢測器檢測出多端點元 件有不正常漏電流時決定該多端點元件之E S D特 1243912 性。 本發明亦提供一種量測半導體元件之靜電放電 (ESD)特性之方法，包括提供至少一個脈衝產生器 來產生 ESD級脈衝；確定半導體元件之第一端 點；確定半導體元件之第二端點；確定半導體元 件之第三端點；提供一個第一 E S D級脈衝至半導 體元件之第一或第二端點，未接受到第一 E S D級 脈衝之另一端點則相對接地；以及提供一個第二 E S D級脈衝至半導體元件之至少該第三端點。 本發明亦提供一種靜電放電（E S D ：)測試.方法，包 括提供一個多端點元件；產生至少一個E S D級脈 衝；將該至少一個E S D級脈衝之第一 E S D級脈衝 提供至多端點元件之第一或第二端點，未接受到 第一 E S D級脈衝之另一端點則相對接地；將該至 少一個E S D級脈衝之第二E S D級脈衝提供至多端 點元件之至少一個第三端點；於第一與第二ESD 級脈衝作用下收集多端點元件之E SD特性；以及 檢測多端點元件是否有不正常漏電流。 本說明書如前所揭之一般描述 '以及下文之 詳細說明皆僅為例示、解說性質，其用意在於進 一步描述本發明。 【實施方式】 本發明之實施例將參閱圖式部份做詳細說明。 1243912 圖式中相同或類似之元件儘可能以相同之標號予 以表不〇 圖2為本發明實施例之用以量測半導體元件6 0 之E S D特性的系統5 0之示意圖。諝參閱圖2，系 統50包括半導體元件60與至少一個脈衝產生器 7 0。半導體元件60為多端點元件，其至少包括第 —端點62、第二端點64與第三端點66。在一實 施例中，半導體元件 60包括金氧半（MOS)電晶 體、矽控·整流器（SCR)、 低電壓觸發之 SCR(LVTSCR)、厚層氧化物元件（FOD)或雙載子 接面電晶體（BJT)。脈衝產生器70產生模擬ESD 之信號。舉例而言，脈衝產生器70產生與ESD 電流或電壓之發生時間、持繽期間及強度相同之 方波信號。在一實施例中，脈衝產生器7 0所產生 之E S D級脈衝其時間寬度約為2奈秒（n s )至5 0 0 奈秒。 脈衝產生器70詳言之可利用傳輸線脈衝（TLP) 產生器來實施。TLP產生器系由Intel公司T.J. Maloney 與 N. Khurana 在 1985 年 ESD 研 S寸會中 所發表，其論文標為「傳輸線脈衝技術之電路模 型」（Transmission Line Pulsing Techniques for Circuit Modeling)。此篇論文附於本說明書供參 考。

在一實施例中，脈衝產生器70包括一個TLP 1243912 產生器（圖中未不）以及一個偏壓源（圖中未不）。 TLP產生器提供第一ESD級脈衝至半導體元件60 之第一端點62或第二端點64,而未接受第一 ESD 級脈衝之第一端點 6 2或第二端點 6 4則相對接 地。偏壓源提供第二E S D級脈衝至半導體元件6 0 之第三端點66。在半導體兀件60為MOS電晶體 之實施例中，第一端點6 2與第二端點6 4分別是 MOS電晶體之汲極與源極，而第三端點66則為 MOS電晶體之閘極或基極。在半導體元件60為 SCR或LVTSCR之實施例中，第一端點6.2與第二 端點64分別是SCR或LVTSCR之陽極與陰極， 而第三端點66則為SCR或LVTSCR之基極或半 導體井區。在半導體元件60為BJT或FOD之竇 施例中，第一端點62與第二端點64分別是BJT 或FOD之集極與射極，而第三端點66則為BJT 或FOD之基極。 在本發明之另一實施例中，偏壓源提供第二 ESD級脈衝至半導體元件 60之第三與第四端 點。在ESD防護兀件為MOS電晶體之實施例中， 第二ESD級脈衝係施加至MOS電晶體之閘極與 基極。在ESD防護元件為SCR或LVTSCR之竇施 例中，第二ESD級脈衝係施加至SCR或LVTSCR 之基極與半導體井區。 在又一實施例中，偏壓源提供第二E S D級脈 1243912 衝至半導體元件60之第五端。在ESD防護元 為LVTSCR之實施例中，第二ESD級脈衝係施 至LVTSCR之寄生MOS電晶體之閘極。 圖3為本發明另一實施例之用以量測半導體 件6 0之E S D特性的系統9 0之示意方塊圖。諝 閱圖3，系統9 0包括半導體元件6 0、開關元 92、脈衝產生器70、檢測量94、資料收集器 與電腦9 8。 在一實施例中，開關元件92為一開關陣列， 切換半導體元件6 0對檢測器94及脈衝產生器 連接。檢測器94包括電子分析儀（圖中未示）， 如惠普公司之Η P 4 1 5 5分析儀。當開關元件9 2 檢測器94電連接至半導體元件60時，檢測器 提供一個信號，例如是直流（DC)信號，至半導 元件6 0，以檢測半導體元件6 0是否有漏電流 若檢測器94檢測出有漏電流，半導體元件6 0 被判定為損毀。若未檢測出有漏電流，則將半 體元件60之連接切換至脈衝產生器70以進行 繽之量測。 資料收集器9 6，例如為示波器，收集有關半 體元件60之ESD特性的電壓及電流資料。電 98則協調脈衝產生器70、資料收集器96與檢 器9 4之間的作業。在圖3所示之實施例中，資 收集器96係電連接至半導體元件60。而在另 件 加 元 參 件 96 可 之 例 將 94 體 Ο 即 導 後 導 腦 測 料 1243912 實施例中，資料收集器9 6則電連接至半導體 60與開關元件92之間。

本發明因此亦提供一種量測半導體元件 6 ESD特性的方法。請自參閱圖2，提供脈衝 器70來產生ESD級脈衝。將第一 ESD級脈 供至半導體元件 60之第一端點 62或第二 64，而未接受第一 ESD級脈衝之第一端點ί 第二端點6 4則相對接地。將第二E S D級脈 供至半導體·元件6 0之第三端點。在一實施例 係將第二ESD級脈衝提供至半導體元件t 60 少第三或第四端點。在另一實施例中，則將 ESD級脈衝提供至半導體元件60之第五端II 圖4為本發明實施例之方法流程圖。諝參 4，於步驟1 0 0，提供一個具有至少第一端點 二端點與第三端點的半導體元件60。接著於 i 〇 2中檢測半導體元件6 0以確定是否有漏電 如果檢測出漏電流，即判定半導體元件 60 毀，本方法之流程到此結果。 然而若檢測不到漏電流，則於步驟 104 ESD級脈衝。第一ESD級脈衝於步驟106施 半導體元件60之第一端點或第二端點，未接 -E S D級脈衝之第一端點或第二端點則相 地，而第二E S D級脈衝則施加至半導體元f 之至少第三端點。在一實施例中，第一與第二

元件 0之 產生 衝提 端點 丨2或 衝提 中， 之至 第二 Ϊ 〇 閱圖 、第 步驟 流。 已損 產生 加至 受第 對接 ^ 60 ESD 14 1243912 級脈衝由TLP脈衝產生器所產生。在另一實施例 中，第一 ESD級脈衝由TLP脈衝產生器來產生， 而第二ESD級脈衝則由偏壓源來產生。另依據本 發明之實施例，於步驟1 0 6，在將第一E S D級脈 衝施加至第一或第二端點之前可先將第二ESD級 脈衝施加至第三端點，以協助判斷半導體元件6 0 之工作點。在又一實施例中，於步驟106，係大 約同時將第二ESD級脈衝施加至第三端點，以及 將第一 E S 1>級脈衝施加至第一或第二端點。 接著於步驟108收集在ESD級脈衝之作用下， 半導體元件60之電壓、電流等ESD特性。然後 於步驟1 1 0檢測半導體元件6 0以確定是否有漏電 流。若檢測出漏電流，本方法之流程便到此為止。 若檢測不到漏電流，則於步驟1 1 2增加至少第一 或第二 ESD級脈衝之強度。於是在後續之量測 中，所產生之ESD級脈衝位準會較高。步驟104、 1 0 6、1 0 8及1 1 2會重覆進行以量測半導體元件6 0 之E S D特性，直到檢測出漏電流為止。 熟乎本行人士可瞭解在不脫離本發明之範圍 及精神下，能對本說明書所揭之實施例做種種修 改與變化。本行人士經由參閱本說明書與實施 例，亦可瞭解本發明尚有其他之實施例。本說明 書及其中之實施例僅為範例性質。本發明之實際 範圍與精神由下列之申諝專利範圍予以界定。 1243912 【圖式簡單說明】 所附圖式為本說明書之一部份，其揭露出本發 明許多實施例，並且結合說明書本文之描述對本 發明之目的、優點與原理予以闡釋。 圖 1A為使用閘極驅動技術之習知靜電放電 (ESD)防護電路結構之電路圖； 圖1B為使用基極驅動技術之習知ESD防護電 路結構之電路圖； 圖2為本發明實施例之用以量測半導髀元件之 E S D特性的系統示意圖； 圖3為本發明另一實施例之用以量測半導體元 件之ESD特性的系統示意圖；以及 圖4為本發明實施例之方法流程圖。

16

Claims (1)

1243912 .94 6 . 2 3 拾、申請專利範圍： 1· 一種自動傳輸線脈衝系統，包括： 至少一個產生ESD級脈衝之脈衝產生器； 元件之第一端點用以接收來自該至少一個脈 衝產生器之第一 ESD級脈衝； 煩請委^^'·;;;:^ 修 PT'.'·:·:· i式所识-/,之 94 6· 2S 半月 3Γ":作i 、」:;-£時原ΐ;ηΗ'書.¾ K.,:是否准子#正？ 半導體元件之第二端點用以相對於第一端點接地； 半導體元件之至少一個第三端點用以接收來自該至 少一個脈衝產生器之第二ESD級脈衝；以及 —個資料收集器用以收集半導體元件之ESD特性。 2·如申si專利範圍第1項之系統，其中之半導體元件 包括（金氧半（M〇S)電晶體、矽控整流器（SCR)、低 電壓觸發之SCr(LVTSCR)、厚層氧化物元件（F〇D) 或雙載子接面晶體（Β：ίΤ)。 3.如申請專利範圍第1項之系統，其中該至少一個脈 衝產生器包括一個傳輸線脈衝（TLP)產生器來產生 該等ESD級脈衝。 4 ·如申g靑專利範圍第1項之系統，其中該至少一個脈 衝產生器包括一個傳輸線路脈衝（TLP)產生器來產 生第一 ESD級脈衝。 5 ·如申g靑專利範圍第1項之系統，其中該至少一個脈 衝產生器包括一個偏壓源來產生第二ESD級脈衝。 6.如申請專利範圍第2項之系統，其中之MOS電晶體 包括一個源極或汲極來接收第一 ESD級脈衝，未接 受到第一 ESD級脈衝之另一極則相對接地，以及至 少一個閘極或基極來接收第二ESD級脈衝。 7·如申請專利範圍第2項之系統，其中之SCR或 LVTSCR包括一個陽極或陰極來接收第一 ESD級脈 衝，未接受到第一 ESD級脈衝之另一極則相對接 地，以及至少一個基極或半導體井區來接收第二 17 1243912 ESD級脈衝。 8. 如申請專利範圍第2項之系統，其中之LVTSCR包 括一個閘極來接收第二ESD級脈衝。 9. 如申請專利範圍第2項之系統，其中之FOD或BJT 包括一個射極或集極來接收第一 ESD級脈衝，未接 受到第一 ESD級脈衝之另一極則相對接地，以及一 個基極來接收第二ESD級脈衝。 10. 如申請專利範圍第1項之系統，另包括一個檢測器 來檢測半導體元件之漏電流。 11. 如申請專利範圍第10項之系統，另包括一個連接到 該至少一個脈衝產生器與檢測器之開關元件以於該 至少一個脈衝產生器與檢測器之間做連接之切換。 12. —種自動傳輸，線脈衝系統，包括： 一個第一脈衝產生器用以提供第一 ESD級脈衝； 一個第二脈衝產生器用以提供第二ESD級脈衝； 多端點元件之第一端點連接至第一脈衝產生器以接 收第一 ESD級脈衝； 多端點元件之第二端點相對於第一端點接地； 多端點元件之第三端點連接至第二脈衝產生舉以接 收第二ESD級脈衝；以及一個檢測器用以檢測多端 點兀件之漏電流，其中當檢測器檢測出多端點元件 有不正常漏電流時決定該多端點元件之ESD特性。 13. 如申請專利範圍第12項之系統，其中之第一及第二 脈衝產生器包括一個傳輸線脈衝（TLP)產生器來產 生第一及第二ESD級脈衝。 14. 如申請專利範圍第12項之系統，其中第一脈衝產生 器包括一個TLP產生器來產生第一 ESD級脈衝。 15·如申請專利範圍第12項之系統，其中第二脈衝產生 器包括一個偏壓源來產生第二ESD級脈衝。 18 1243912 16 ·如申請專利範圍第12項之系統，另包括一個連接至 第一、第二脈衝產生器與檢測器之開關元件以切換 多端點元件對第一、第二脈衝產生器與檢測器之連 接。 17·如申請專利範圍第12項之系統，其中之多端點元件 包括金氧半（MOS)電晶體、矽控整流器（SCR)、低電 壓觸發之SCR(LVTSCR)、厚層氧化物元件（F〇D)或雙 載子接面電晶體（BIT)。 18 · —種提供自動傳輸線脈衝系統之方法，包括： 提供至少一個脈衝產生器來產生ESD級脈衝； 確定半導體元件之第一端點； 確定半導體元件之第二端點； 確定半導體元件之第三端點； 提供一個第一 ESD級脈衝至半導體元件之第一或第 二端點，未接受到第一 ESD級脈衝之另一端點則相 對接地；以及 提供一個第二ESD級脈衝至半導體元件之至少該第 二端點。 19 ·如申請專利範圍第18項之方法，另包括提供一個傳 輸線脈衝（TLP)產生器來產生第一與第二ESD級脈 衝。 20·如申請專利範圍第18項之方法，另包括提供一個 TLP產生器來產生第一 ESD級脈衝。 21·如申請專利範圍第18項之方法，另包括提供一個偏 壓源來產生第二ESD級脈衝。 22.如申請專利範圍第18項之方法，另包括提供金氧半 (MOS)電晶體、矽控整流器（SCR)、低電壓觸發之 SCR(LVTSCR)、厚層氧化物元件（FOD)或雙載子接面 電晶體（B】T)來做爲該半導體元件。 19 1243912 23. 如申請專利範圍第22項之方法，另包括提供第一 ESD級脈衝至MOS電晶體之源極或汲極，未接受到 第一 ESD級脈衝之另一極則相對接地，以及提供第 二ESD級脈衝至MOS電晶體之閘極或基極之至少其 中之一。 24. 如申請專利範圍第22項之方法，另包括提供第一 ESD級脈衝至SCR之陽極或陰極，未接受到第一 ESD 級脈衝之另一極則相對接地，以及提供第二ESD級 脈衝至SCR之基極或半導體井區之至少其中之一。 25. 如申請專利範圍第22項之方法，另包括提供第一 ESD級脈衝至LVTSCR陽極或陰極，未接受到第一 ESD級脈衝之另一極則相對接地，以及提供第二 ESD級脈衝至LVTSCR之基極或半導體井區之至少 其中之一。 26. 如申請專利範圍第22項之方法，另包括提供第一 ESD級脈衝至FOD之射極或集極，未接受到第一 ESD級脈衝之另一極則相對接地，以及提供第二 ESD級脈衝至FOD之基極。 27. 如申請專利範圍第22項之方法，另包括提供第一 ESD級脈衝至B〗T之射極或集極，未接受到第一 ESD 級脈衝之另一極則相對接地，以及提供第二ESD級 脈衝至B)T之基極。 28. 如申請專利範圍第18項之方法，，另包括提供一個 資料收集器來收集有關半導體元件之ESD特性的資 料。 29. 如申請專利範圍第18項之方法，另包括提供一個檢 測器來檢測半導體元件之漏電流。 30. 如申請專利範圍第29項之方法，另包括提供一個連 接至該至少一個脈衝產生器與檢測器之開關元件以 20 1243912 切換半導體元件對該至少一個脈衝產生器與檢測器 之連接。 31.—種自動傳輸線脈衝系統測試方法，包括： 提供一個多端點元件； 產生至少一個ESD級脈衝； 將該至少一個ESD級脈衝之第一 ESD級脈衝提供至 多端點元件之第一或第二端點，未接受到第一 ESD 級脈衝之另一端點則相對接地； 將該至少一個ESD級脈衝之第二ESD級脈衝提供至 多端點元件之至少一個第三端點； 於第一與第二ESD級脈衝作用下收集多端點元件之 ESD特性；以及 檢測多端點元件是否有不正常漏電流。 32·如申請專利範圍第31項之方法，另包括提供金氧半 (MOS)電晶體、矽控整流器（SCR)、低電壓觸發之 SCR(LVTSCR)、厚層氧化物元件（？〇]：))或雙載子接面 電晶體（BJD)來做爲多端點元件。 33·如申請專利範酵31 1衫賴，另包括在將第-ESD級脈衝提供至第-或第二端點之前，先將第二 ESD級脈衝提供至該至少〜個第三端蜜占。 34·如!請專利範圍第315之方⑨，帥括在提供第-或弟一 ESD級脈衝之即，％檢測多端點元否有 不正常漏電流。 1_請__第34項之方法，另包括以一個傳輸 線脈衝（TLP)產㈣來產生第—與第z咖級脈 衝0