KR100826836B1 - 고전류 펄스 현상에 대한 피코초 촬상 회로 분석 방법 및애플리케이션 - Google Patents

Abstract

고전류 펄스 소스로부터의 펄스를 테스트 대상 장치(DUT)에 인가하는 단계를 포함하는 피코초 촬상 회로 분석(PICA)/고전류원 시스템을 동작하는 방법, 시스템 및 장치가 제공된다. 광센서는 DUT로부터 광자 방출을 검출한다. 광센서로부터의 신호는 DUT로부터 광자 방출을 매핑하는데 사용된다. 데이터 처리 수단은 광자 방출을 DUT의 특징적 형태에 관련시킨다.

피코초 촬상 회로 분석, 고전류원 시스템, 테스트 대상 장치, 고전류 펄스, 장애 전력

Description

고전류 펄스 현상에 대한 피코초 촬상 회로 분석 방법 및 애플리케이션{METHOD AND APPLICATION OF PICA(PICOSECOND IMAGING CIRCUIT ANALYSIS) FOR HIGH CURRENT PULSED PHENOMENA}

도 1은 N웰이 형성된 P 도핑 실리콘 기판을 포함하는 종래 CMOS FET 장치의 부분적으로 나타내는 도면.

도 2는 본 발명에 따라 구현될 될 수 있는 대표적인 환경에서 전송선 펄스(TLP)가 제공되는 PICA(피코초 촬상 회로 분석)을 나타내는 개략 블록도.

도 3은 처음 두개의 펄스(P1과 P2)가 낮은 진폭을 갖고 펄스열의 마지막에 있는 후속 펄스(Pn-1과 Pn)는 최대 진폭을 갖는 펄스 모드 하에서, 본 발명의 pica 고전류 펄스 테스트 방법의 전자 컴포넌트의 평가를 위해 펄스열을 생성 방식을 나타내는 도면.

도 4는 테스트 시스템에서 사용되는 PICA 고전류 펄스 테스트 방법에 대한 프로그램의 흐름도.

도 5는 장애 전력(power to failure)이 펄스폭을 증가하는 함수로서 지수적으로 감소함을 나타내는 차트.

도 6은 본 발명의 방법에 따라 사용되는 일련의 단계를 포함하는 PICA 고전류 펄스 테스트 방법에 대한 제어 컴퓨터 또는 시스템의 흐름도.

도 7a는 본 발명에 따라 테스트 대상 장치(DUT) 상에 실시될 수 있는 대표적인 환경에서 전송선 펄스(TLP)에 PICA(피코초 촬상 회로 분석) 도구의 다른 실시예를 나타내는 블록도.

도 7b는 도 7a의 시스템의 일부로서, 펄스가 노드, 라인, 및 전압 프로브에 접속하는 다른 노드를 통과하고 제3 라인을 통해 전류 변압기가 제2 라인 주변에 감긴 DUT에 제3 라인을 통해 DUT로의 전류 흐름을 측정하는, 블록도.

도 8은 전압(V)의 함수로서 이미터 전류(I_EB) 암페어와 누설 전류 I_leakage(pA)의 플롯.

도 9a는 도 7a 및 도 7b의 고전류 펄스 PICA 시스템을 사용하는 장치(DUT)의 테스트 방법을 나타내는 도면.

도 9b는 도 7a 및 도 7b의 고전류 펄스 PICA 시스템을 사용하여 DUT를 테스트하는 다른 방법을 나타내는 도면.

도 10은 본 발명의 다른 양태에 따라 전압 진폭이 시간 함수로서 증가하는 PICA 테스트 펄스의 플롯.

도 11a 및 도 11b는 칩 설계의 2개의 광자 유도 전류 매핑의 비교를 위해 제공되는 도면.

도 12는 본 발명에 따라 테스트 대상 장치(DUT) 상에 실시될 수 있는 대표적인 환경에 전송선 펄스(TLP)가 제공되는 다른 펄스 PICA 도구를 나타내는 도면.

<도면의 주요 부분에 대한 부호의 설명>

18: PICA 관리 시스템

19: 촬상 검출기

28: PICA 타이밍 시스템

29: 클럭 분할기

30: 트리거

31: 시간 대 진폭 변환기

33: 3축 다채널 분석기

56: 전류 펄스 소스

63: 오실로스코프

75: 컴퓨터

본 발명은 집적 회로 내의 피코초 촬상 회로 분석에 관한 것으로서, 특히, 컴퓨터 칩 내의 래치업, 정전기 방출(ESD) 및 전력 버스 강건성의 평가에 관한 것이다.

또한, 본 발명은 전송선 펄스 피코초 촬상 회로 분석 도구에 대한 장치 및 방법에 관한 것으로서, 특히, 컴퓨터 칩 내의 펄스 전압, 전류 및 광자 방출의 특성에 관한 것이다.

또한, 본 발명은 전열 회로 시뮬레이션에서 집적 회로 내의 PICA(피코초 촬 상 회로 분석)의 에뮬레이션에 관한 것으로서, 컴퓨터 칩 내의 고전류 열전 현상의 평가에 관한 것이다.

광 측정치에 대한 시간 척도는 본 발명에 따라 피코초 또는 임의의 다른 그 배수일 수 있다.

전자 부품이 집적 회로 내의 내부 구조에 따라 점차 작아짐에 따라, 전자 부품이 래치업으로 인해 완전 파괴되거나 손상할 위험이 증가한다. 특히, 대다수의 집적 회로는 래치업 손상에 민감하다. 파괴 또는 큰 손상을 야기하는 고전류 상태를 포함하는 래치업은 PNPN 구조 또는 실리콘 제어 정류기(SCR) 구조의 개시로서 통상 이해된다. PNPN 구조는 의도적으로 설계되거나 구조들 사이에 비의도적으로 형성된 PNPN의 결과이다. 래치업은 하나의 회로(회로 내부) 또는 다수의 회로(회로 간) 사이의 주변 회로 또는 내부 회로 내에 발생할 수 있다. 래치업은 전자 산업에 대한 심각한 문제가 된다. 장치 고장은 항상 즉시 파괴를 가져오는 것은 아니다. 종종, 장치는 단지 다소 약화되지만, 정상적인 동작 스트레스를 견딜 수가 없게 되고, 이러한 약화는 신뢰성 문제를 야기할 수 있다. 래치업은 교차 결합된 PNP 및 NPN 트랜지스터의 등가 회로에 의해 개시된다.

재생 피드백은 PNP 및 NPN 트랜지스터 사이에 발생한다. 베이스와 컬렉터 영역이 교차 결합됨에 따라, 제2의 개시를 가져오는 전류는 하나의 장치에서 흐른다. 이러한 PNP 및 NPN 요소는 다른 회로 요소(예를 들면, P 채널 MOSFET, N 채널 MOSFET) 또는 실제 PNP 및 NPN 바이폴라 트랜지스터의 임의의 확산 또는 주입 영역에 존재할 수 있다.

도 1은 N웰(8)이 형성된 P 도핑 실리콘 기판(18)을 포함하는 종래 기술의 CMOS FET 장치(7)를 나타낸다. N+ 도핑 컨택 영역(10) 및 소스/드레인 P 도핑 확산 영역(12) 중 하나가 N 웰에 형성된 것으로 도시되어 있다. P+ 도핑 컨택 영역(16)과 소스/드레인 N+ 확산 영역(14) 중 하나는 P 도핑 기판(18) 내에 형성된 것으로 도시되어 있다. N+ 도핑 컨택 영역(10)은 라인(10C)에 의해 전원 전압(VDD)에 접속되고 P+ 도핑 컨택 영역(16)은 라인(16C)에 의해 기준 전위(VSS)에 접속된다. 라인(12C)은 P 도핑 확산 영역(12)에 접속되고 라인(14C)은 N+ 도핑 확산 영역(14)에 접속된다.

도 1의 장치(7)와 같은 예를 들면 CMOS 장치에서, 원하지 않은 기생 PNPN 구조는 P 도핑 기판(18) 내의 N 웰(8)에서 P 확산으로 형성된다. 기생 PNPN의 경우, N 웰 영역(8)과 기판 영역(18)은 영역들 간의 래치업 전류 교환에 내재적으로 포함된다. 래치업 트리거 조건은 기생 PNP 및 기생 NPN 바이폴라 트랜지스터의 전류 이득 및 이들 기생 바이폴라 트랜지스터의 이미터와 베이스 영역 간의 저항의 함수이다. 이는 N 웰(8) 및 기판 영역(18)을 내재적으로 포함한다. 래치업 감도는 간격(예를 들면, 기생 NPN 바이폴라 트랜지스터의 베이스폭 및 기생 PNP 바이폴라 트랜지스터의 베이스폭), 기생 트랜지스터의 전류 이득, 기판 저항 및 간격, 그리고 웰 저항 및 간격의 함수이다. 또한, 격리 영역은 기술의 래치업 감도에서 중요한 역할을 한다.

래치업 허용오차 척도는 도핑 농도, 및 기술의 척도 특성의 함수이다. 통상의 해결책은 웰과 기판의 저항을 낮추는 것이다.

내부 회로 및 주변 회로에서, 래치업 및 잡음이 모두 관심 사항이다. 래치업과 잡음은 오버슛과 언더슛 현상으로부터 기판에서 야기한다. 이들은 CMOS 오프칩 구동기 회로, 수신기 네트워크 및 ESD 장치에 의해 생성된다. CMOS I/O 회로에서, 언더슛 및 오버슛은 기판 내의 주입을 야기할 수 있다. 따라서, P 채널 MOSFET과 N 채널 MOSFET은 기판 주입을 야기할 수 있다. 오버슛 또는 언더슛 주입이 발생하는 회로의 동시 스위치는 기판 내의 주입을 야기하여, 잡음 주입과 래치업 조건을 보다 발생시킨다. 통과 트랜지스터(pass transistor), 저항 요소, 테스트 펑션, 과전압 절연 제한 회로, 블리드 저항(bleed resistor), 키퍼 네트워크(keeper network) 및 기타 요소와 같은 지지 요소가 기판으로의 주입을 야기할 수 있다. 또한, 입력 패드에 접속된 ESD 요소는 잡음 주입 및 래치업을 야기할 수 있다. 잡음 주입 및 래치업을 야기할 수 있는 ESD 요소는 MOSFET, PNPN SCR, ESD 구조, P+/N- 웰 다이오드, N 웰-기판 다이오드, N+ 확산 다이오드 및 기타 ESD 요소를 포함한다. ESD 회로는 기판 및 래치업으로의 잡음 주입에 기여할 수 있다.

고속 데이터 레이트 전송, 광 직접접속, 무선 및 유선 시장의 성장에 따라, 혼합 신호와 무선 주파수(RF) 애플리케이션 및 요건의 폭이 넓다. 각 유형의 애플리케이션 공간은 넓은 범위의 전원 조건, 다수의 독립 전력 도메인, 및 회로 성능 목표치를 갖는다. 상이한 전력 도메인은 집적 칩 상의 디지털, 아날로그 및 무선(RF) 기능 블록 사이에 설정된다. 시스템 온 칩(SOC)을 사용하여, 상이한 회로 및 시스템 기능이 공통 칩 기판 상에 집적된다.

래치업은 ESD 네트워크, I/O 회로 및 전력 버스뿐만 아니라 칩 기판 및 아키 텍처의 상호작용을 야기한다. 래치업은 ESD 요소 또는 I/O 회로에 의해 개시되거나 트리거된다. 이것이 발생한 경우, 장애 프로세스는 일시적으로 관측되지 않으며 전류 경로가 무엇인지, 개시 프로세스가 무엇인지, 그리고 관련 요소가 무엇인지가 명확하지 않다. ESD 네트워크에 있어서, 동작 모드가 무엇인지, 전류가 증가함에 따라 응답이 무엇인지가 명확하지 않다. 또한, ESD 장애의 관측 시에, ESD 또는 I/O 회로 중 어느 것이 먼저 고장되었는지를 알기는 어렵다. 또한, 시간 도메인의 분석은 장애 프로세스의 시각화를 가능하게 한다.

RF CMOS, BiCMOS, BiCMOS SiGe의 RF 애플리케이션과 RF 신호가 증가함에 따라 발진하는 아날로그 애플리이션에 있어서, RF 회로 및 ESD의 장애는 요소를 파괴할 수 있다. 회로를 파괴할 수 있는 RF 신호 레벨과 관련해서, 정 또는 부의 발진 피크에 대해서 알게 되면 RF 회로가 어떻게 고장 났는지를 이해할 수가 있게 된다. 광자 방출 평가 프로세스를 사용하여, 장애(고장)를 야기한 요소가 식별될 수 있다.

반도체 장애 메커니즘의 분석 및 광원의 평가에 있어서, 구조가 순방향 또는 역방향 바이어스되는지 그리고 구조가 낮은 전계와 높은 전계를 발생하는지를 식별하는 것이 중요하다. 이는 애벌런치 사태로부터 재결합 방출을 이해하는데 중요하다.

고전류 펄스 테스트는 펄스 모드 하에서 전자 부품의 평가에 중요하다. 전류 및 전압의 평가에 있어서, 컴포넌트의 전류 및 전압을 캡처할 수 있는 시스템이 필요하다. 따라서, 테스트 시스템은 전압 및 전류를 측정하여 펄스 조건 하에서 전압 및 전류의 이해를 제공할 수 있는 것이 중요하다. 펄스 전압 및 전류의 측정은 장치에서 단자 전류를 제공할 수 있다.

광자는 구조에서 방출된다. 광자의 공간 밀도 및 시간 방출 분석은 전류가 구조 내의 분포 방식을 이해할 수 있게 한다. DC 전압원을 사용한 광자 방출은 광자 방출을 결정하는 DC 방법을 제공한다.

PICA(피코초 촬상 회로 분석)는 CMOS의 스위칭 동작을 관측하는데 이전에 사용되어 왔으며, 발명의 명칭이 "Noninvasive Optical Method for Measuring Internal Switching and Other Dynamic Parameters of CMOS Circuits"이고 여기서 참조로서 포함되는 미국 특허번호 제5,940,545호에 설명되어 있다. 시간과 공간에서 일시적으로 광자 방출 매핑에 대한 펄스 전압, 전류 및 PICA를 제공할 수 있는 테스트 시스템 및 방법은 전자 부품에 사용하는 고전류 펄스 방법이 가능하다.

전력이 공급되지 않은 칩으로 고전류의 펄스 드레인을 사용하여 고전류 현상으로부터 광자 방출의 평가를 위한 새로운 도구가 개발되었다. 이것의 개발 동기는 래치업, ESD 또는 기타 고전류 문제 등의 고전류 현상을 평가하려는 것이다.

이러한 도구는 시각적 성능을 제공하여 광자 방출을 시각화함으로써 시공간으로 방출을 나타낸다. 이러한 새 도구는 시공간의 방출을 관측하고 오류, 실패, 및 원하지 않은 상태의 야기를 결정할 수 있는 능력을 갖는다.

이 방법의 단점은 방출이 직관적이지 않고 회로 시뮬레이션을 사용하여 이러한 성능을 에뮬레이트하는 수단이 가치가 있다.

따라서, 본 발명은 광자 방출 시각적 매핑을 에뮬레이트하는 수단을 제공하 여 임시 광자 방출 도구로부터 나타낸 광자 방출 신호의 예측 및 직관적 해석을 가능하게 하도록 한정된다.

본 발명의 목적은 래치업 허용오차를 개선하고 임시 프로세스에서 래치업 평가를 가능하게 하는 방법을 제공하는 것이다.

본 발명의 다른 목적은 임시 래치업 허용오차를 평가하여 래치업 평가를 동적으로 가능하게 하는 방법을 제공하는 것이다.

본 발명의 또다른 목적은 ESD 강건성을 평가하여 증가된 전류 레벨의 함수로서 ESD 장치 응답의 평가를 가능하게 하는 방법을 제공하는 것이다.

본 발명의 또다른 목적은 전력 버스와 접지 강건성을 평가하여 증가된 전류 레벨의 함수로서 전력 버스 설계 단점의 평가를 가능하게 하는 방법을 제공하는 것이다.

본 발명의 또다른 목적은 RF 장애 전력을 평가하는 방법을 제공하는 것이다.

본 발명은 동적 펄스 또는 A.C. 변동에 대하여 래치업 보호, ESD, 전력 버스 및 기판 분포와 시간 경과에 따라 이들 상호작용의 평가에 대한 구조, 방법 및 장치를 제공한다. 이 방법 및 장치는 개선된 래치업 오차허용 회로 및 잡음 감소 시스템의 공합성(co-synthesis)을 해결한다.

본 발명의 목적은 시간 가변 신호에 대한 전류, 전압 및 광자 방출 세기의 측정과 공간 분포를 가능하게 하는 장치 및 방법을 제공하는 것이다.

본 발명의 목적은 펄스 현상에 대한 전류, 전압 및 광자 방출 세기와 공간 분포의 측정을 위한 장치 및 방법을 제공하는 것이다.

본 발명은 전류, 전압 및 광자 방출 분포의 평가를 위한 구조, 방법 및 장치를 제공한다.

본 발명의 목적은 장치 시뮬레이션으로부터 광자 방출을 예측하여 시공간으로 광매핑을 제공하는 것이다.

본 발명의 다른 목적은 열전 장치 시뮬레이션으로부터 광자 방출을 예측하여 시곤강의 광매핑을 제공할 뿐만 아니라 회로 및 칩 기판 내의 자기 가열 및 열효과를 해결하는 방법을 제공하는 것이다.

본 발명의 또다른 목적은 열전 시뮬레이션으로부터 광자 방출을 예측하여 임시 피코초 촬상 회로 분석 도구 매핑을 시공간 상으로 에뮬레이션하고 시뮬레이션된 방출 맵을 실제 방출 맵과 비교하는 방법을 제공하는 것이다.

본 발명의 목적은 회로 또는 반도체 칩에서 방출의 식별 및 예측 전류 및 전압 조건에 의해 임시 피코초 촬상 회로 분석 도구로부터 구조에 관련된 전류 및 전압값을 예측하는 역 방법을 제공하는 것이다.

본 발명의 다른 목적은 회로 또는 반도체 칩에서 방출의 식별 및 예측 전류 및 전압 조건에 의해 임시 피코초 촬상 회로 분석 도구로부터 구조에 관련된 전류 및 전압값을 예측하되, 이 매핑은 열전 시뮬레이션 도구의 결과에 비교되는 역 방법을 제공하는 것이다.

본 발명의 목적은 광자 방출 현미경(PEM)을 사용하여 고전류에서의 전기적 상태를 추출하는 방법을 제공하는 것이다.

마지막으로, 본 발명의 목적은 광 필터링을 사용하여 전자 홀 쌍의 방사성 재결합 및 고전계 영역에서 생성된 핫 전자의 완화를 실험적 구별을 가능하게 하는 방법을 제공하는 것이다.

본 발명에 따르면, 피코초 촬상 회로 분석(PICA)/고전류원 시스템을 동작하는 방법에 제공된다. 상기 방법은, 고전류 펄스 소스로부터의 펄스를 테스트 대상 장치(DUT)에 인가하는 단계; 상기 DUT로부터의 광자 방출을 검출하는 광센서 수단을 사용하는 단계; 상기 광센서 수단으로부터 신호를 수신하여 상기 DUT로부터의 광자 방출을 매핑하는 단계; 및 상기 광자 방출을 상기 DUT의 특정한 특성에 관련시키는 데이터 처리 수단을 사용하는 단계를 포함한다. 바람직하게는, 상기 방법은 시간 경과에 따라(경시적으로) 진폭이 증가하는 펄스열을 생성하는 고전류원 수단을 사용하는 단계를 포함하고, 상기 펄스열은 주기적이거나 비주기적이다. 바람직하게는, 상기 펄스열은 인체 모델(HBM), 머신 모델(MM), 충전 장치 모델(CDM), 역 충전 장치 모델(RCDM), 소켓 장치 모델(SDM), 충전 케이블 방출 이벤트(CDE), 및 전송선 펄스(TLP)로 이루어지는 그룹에서 선택된 정전기 방출(ESD) 이벤트이다.

바람직하게는, 상기 방법은 다음 단계를 포함한다. 전류 프로브를 제공하여 상기 DUT에서 전류를 측정한다. 전압 프로브를 제공하여 상기 DUT에서 전압을 측정한다. 장치의 평가를 위해 누설 측정 수단을 제공한다. 상기 장치로부터 시간경과에 따라 광자 신호 수집 프로세스를 제공한다. 적절한 방출 데이터가 설정된 후에 상기 고전류 펄스 소스 진폭의 단계적 증가를 제공한다. 컴퓨터 지원 설계(CAD)를 사용하여 칩 매핑 상의 방출을 시각화한다. 상기 장치로부터 전압, 전류, 누설 및 광자 방출을 저장하는 수단을 제공한다. 전압, 전류, 누설 및 광자 측정치의 평균 수단을 제공한다. 광자 세기의 공간적 시각화 수단을 제공한다. 상기 장치로부터 전압, 전류, 누설 및 광자 방출의 측정치를 제공하여, 상기 고전류 펄스와 피코초 촬상 회로 분석이 제공된다.

본 발명의 다른 양태에 따르면, 다음 단계들을 포함하는 반도체 칩의 광자 방출 및 고전류 강건성의 평가 방법이 제공된다. 상기 반도체 칩의 패드에 전기 신호를 제공한다. 상기 칩으로의 전원 D.C. 전압 레벨을 제거하여 상기 칩을 비급전된 상태에 설정한다. 고정 펄스폭과 소정 펄스 전류 진폭에서 고정 상승 및 하강 시간을 갖는 펄스열 소스 생성 펄스를 상기 반도체 칩의 상기 패드에 제공한다. 상기 반도체 칩으로부터 제1 주파수 범위의 광자 방출을 필터링하여 필터링된 광자 방출을 제공한다. 상기 필터링된 광자 방출을 수집하고 적절한 개수의 펄스를 결정하여 분석을 위해 적절한 신호 크기를 제공한다. 상기 반도체 칩의 기능을 평가하여 파라미터 이동 또는 파괴를 평가한다. 상기 펄스열의 상기 전류 진폭을 증가시키고 상기 반도체 칩이 파괴할 때까지 상술한 단계들을 반복하고, 제2 필터 주파수 범위에서 상기 모든 단계들을 반복한다. 바람직하게는, 상기 펄스열 소스는 복수의 펄스폭을 갖는 펄스를 제공하고, 상기 펄스열 소스는 복수의 펄스 상승 시간을 갖는 펄스를 제공하며, 전자-홀 쌍 재결합을 결정하는데 필터가 사용되고, 상기 필터는 애벌런치 사태를 결정하는데 사용되며, 상기 필터는 rg780 및 bg39이다.

본 발명의 또다른 양태에 따르면, 다음 단계들을 포함하는 피코초 촬상 회로 분석/고전류원 시스템 및 에뮬레이터를 제공하는 방법이 제공된다. 고전류 펄스 소스를 제공한다. 시간 경과에 따라 광자 신호 수집 프로세스를 제공한다. 적절한 방출 데이터가 설정된 후에 상기 고전류 펄스 소스의 단계적 증가를 제공한다. 컴퓨터 지원 설계(CAD)를 제공하여 상기 칩 매핑 상의 방출을 시각화한다. 열전 회로 시뮬레이션을 제공한다. 포스트 프로세서를 제공하여 상기 광자 방출 레이트를 생성한다. 시간 경과에 따라 상기 광자 수집 프로세스의 에뮬레이트 매핑을 제공하고, 상기 실제 광자 매핑과 상기 에뮬레이트된 광자 매핑 사이에 비교기를 제공한다.

본 발명의 또다른 양태에 따르면, 피코초 촬상 회로 분석/고전류원 시스템을 동작시키기 위해 구현된 컴퓨터 판독가능 프로그램 코드를 갖는 컴퓨터 사용가능 매체를 포함하는 컴퓨터 프로그램 제품이 제공된다. 상기 프로그램 제품은 다음을 포함한다.

a) 고전류 펄스 소스를 제공하도록 구성된 프로그램 코드;

b) 테스트 대상 장치로부터 광자 방출을 검출하는 광센서 수단을 사용하도록 구성된 프로그램 코드;

c) 상기 광센서 수단으로부터의 신호를 수신하여 상기 DUT로부터의 광자 방출을 매핑하도록 구성된 프로그램 코드; 및

d) 상기 광자 방출을 상기 DUT의 특정된 특성을 관련시키는 데이터 처리 수단을 사용하도록 구성된 프로그램 코드를 포함하는 컴퓨터 프로그램 제품.

바람직하게는, 시간 경과에 따라 진폭이 증가하는 펄스열을 생성하는 고전류원 수단을 동작하도록 프로그램이 구성되고, 상기 프로그램 코드는 펄스열이 주기적 또는 비주기적으로 구성된다. 바람직하게는, 컴퓨터 프로그램 제품은 상기 펄스열이 인체 모델(HBM), 머신 모델(MM), 충전 장치 모델(CDM), 역 충전 장치 모델(RCDM), 소켓 장치 모델(SDM), 충전 케이블 방출 이벤트(CDE), 및 전송선 펄스(TLP)로 이루어지는 그룹에서 선택된 정전기 방출(ESD) 이벤트이도록 구성되는 프로그램 코드를 포함한다.

본 발명의 또다른 양태에 따르면, 다음 특성을 갖는 피코초 촬상 회로 분석/고전류 소스 분석 장치가 제공된다. 테스트 대상 장치(DUT)에 펄스를 인가하는 고전류원 수단이 제공된다. 광센서 수단은 DUT로부터의 광자 방출을 검출한다. 데이터 획득 수단은 상기 광 센서 수단으로부터의 신호를 수신하여 상기 DUT로부터의 광자 방출을 매핑한다. 데이터 처리 수단은 상기 데이터 획득 회로에 접속되어 상기 광자 방출을 상기 DUT의 특정한 특성을 관련시킨다. 바람직하게는, 상기 고전류원 수단은 시간 경과에 따라 진폭이 증가하는 펄스열을 생성하고, 상기 펄스열은 주기적 또는 비주기적이다. 바람직하게는, 상기 펄스열이 인체 모델(HBM), 머신 모델(MM), 충전 장치 모델(CDM), 역 충전 장치 모델(RCDM), 소켓 장치 모델(SDM), 충전 케이블 방출 이벤트(CDE), 및 전송선 펄스(TLP)로 이루어지는 그룹에서 선택된 정전기 방출(ESD) 이벤트이며, 상기 광자 방출을 장애 전력에 관련시키는 알고리즘이 제공된다.

본 발명의 또다른 양태에 따르면, 고전류 펄스 전기 및 피코초 촬상 회로 분석에 있어서, 펄스 소스; 상기 펄스 소스로부터의 고전압 스위치를 갖는 구조로의 전송선 케이블 - 상기 고전압 스위치는 상기 전송선 케이블에 접속됨 -; 오실로스코프; 전류 프로브; 전압 프로브; 누설 측정 소스; 광검출기 어레이; 상기 촬상 검출기로부터 데이터와 오실로스코프 전압 및 전류 신호, 누설 측정을 포함하는 데이터를 수집하기 위해 접속된 데이터 획득 시스템; 및 시간 경과에 따라 광자 방출의 시각화를 제공하는 수단을 포함하는 고전류 펄스 전기 및 피코초 촬상 회로 분석이 제공된다.

본 발명에 따른 다른 장치는 피코초 촬상 회로 분석/고전류원 분석 장치를 에뮬레이트하는 장치가 제공된다. 고전류원은 펄스열을 형성한다. 수집원은 광자 방출을 평가한다. 칩 매핑을 시각화하는 컴퓨터 지원 설계(CAD) 시스템이 제공된다. 열전 회로 시뮬레이터, 회로 시뮬레이터로부터 광자 방출을 계산하는 후처리 시스템; 및 상기 후처리 시스템으로부터 에뮬레이트된 광자 방출을 시각화하는 제2 컴퓨터 지원 설계(CAD) 시스템이 또한 제공된다. 바람직하게는, 상기 광자 방출로부터의 상기 제1 컴퓨터 지원 설계(CAD) 시스템에서 실제 광자 방출 매핑과, 상기 에뮬레이트 광자 방출 매핑으로부터 상기 제2 컴퓨터 지원 설계(CAD) 시스템에서 광자 방출 매핑을 비교하는 비교기 시스템이 제공된다. 바람직하게는, 상기 시스템은 상기 제1 및 제2 CAD 시스템에 방출 에너지용 필터를 제공하고, 상기 시스템은 상기 제1 및 제2 CAD 시스템에 방출 에너지용 필터를 제공하며, 제3 CAD 시스템은 상기 광자 방출 매핑으로부터 해당 노드 상의 전류 및 전압을 계산하는 수단을 제공하되, 상기 광자 방출 매핑의 결과는 상기 열전 회로 시뮬레이션 결과에 비교된다.

상기 및 다른 목적, 양태 및 이점은 도면을 참조하여 본 발명의 바람직한 실시예의 후술하는 상세한 설명으로부터 보다 잘 이해될 것이다.

이하 도면을 참조하면, 보다 구체적으로는, 도 2를 참조하면, 전송선 펄스(TLP)가 본 발명에 따라 구현될 수 있는 대표적인 환경에서 제공되는 PICA(피코초 촬상 회로 분석)을 포함하는 시스템(17)의 개략/블록도가 도시되어 있다. 피코 촬상 회로 분석(PICA) 시스템(17)은 PICA 촬상 시스템(18)과 PICS 타이밍 시스템(28)을 포함한다. 테스트 대상 장치(DUT)는 시스템(17)에 의해 점검되어 이의 래치업 조건의 평가를 달성한다. DUT는 초기에 급전된 상태인 집적 회로 칩 장치를 포함한다. 고전류 펄스 소스(56)가 사용되고, 이는 시간 경과적으로 펄스열 진폭을 증가시킬 수 있게 한다. 3개의 테스트가 프로세스 내에서 평가된다. 이들 테스트는 전력 그리드, 기판, 및 신호 핀에 관한 것이다. 펄스 진폭은 고유(native) 전원 전압 레벨 아래의 낮은 진폭에서 시작한다.

도 2에 나타낸 이 시스템은 입력을 제공하는 오실로스코프(63)와 입력을 고전류 펄스 소스(56)에 제공하는 컴퓨터를 포함하는 펄스 소스(98)를 포함한다. 고전류 펄스 소스(56)는 전송선 케이블(58A), 제1 고정 임피던스 충전 전송선(58B), 및 전송선 케이블(58F)을 통해 테스트 대상 장치, 예를 들면, 반도체 칩 DUT에 접속된 출력을 갖는 프로그래밍 가능 펄스 소스를 포함한다. 전송선 펄스(TLP) 라인 케이블(58F)은 장치(DUT)에 펄스 파형을 제공한다. 장치(DUT)는 가볍고 타이트한 인클로저(18) 내에 하우징된다. 고전류 펄스 소스(56)는 펄스 특성을 한정할 수 있게 하는 상용 펄스 소스인 것이 바람직하다. 이들은 상승 시간, 하강 시간, 폭 및 펄스의 반복 레이트이다. 소스는 컴퓨터 시스템(75)에 의해 연속 펄스의 발호(firing)가 제공되는 단일 펄스 소스이다. 다르게는, 발호 타이밍이 소스 자체에 의해 제공될 수 있다.

장치(DUT)로부터의 방사는 시간 및 공간 해상도를 갖는 촬상 검출기(19) 상으로 렌즈(21)에 집광된다. 따라서, 장치(DUT)가 전류 방출함에 따라, 광자 세기는 인가된 전압 및 전류 동안 임의의 시점에서 획득된다. 장치(DUT)는 전압 및 전류로부터 전기적으로 분리되기 때문에, 광자 방출은 인가된 펄스의 완전 길이 동안 그리고 펄스 후에 관측 되어, 펄스가 발생한 후의 광자 방출의 평가가 가능하게 된다. 장치(DUT)를 지지하는 스테이지(77)로부터의 라인(23)은 PICA 타이밍 시스템(28)에서 클럭 출력 신호를 클럭 분할기(29)에 전달한다.

렌즈 요소(21)는 케이블이 x위치 데이터 출력을 라인(25) 상에 전달하고, y위치 데이터 출력을 라인(26) 상에, 시간 데이터를 라인(27) 상으로 PICA 타이밍 시스템(28)에 전달하는 출력(19)을 갖는 촬상 검출기(20)에 광(21B)을 전달한다. 라인(25) 상의 x위치 신호와 라인(26) 상의 y위치 신호를 세(3) 축 다채널 분석기(33)에 입력된다. 라인(27) 상의 시간 신호는 시간 대 진폭 변환기(TAC; 31)의 START 입력에 전달한다. 클럭 분할기(29)의 출력은 라인(30)을 통해 전달하여 TAC(31)의 STOP 입력을 트리거한다. TAC(31)는 라인(32) 상의 출력을 3축 다채널 분석기(33)에 제공한다.

전압 및 전류 측정 윈도우 프로세스의 경우, 광자 방출은 시간의 특정 윈도우 내에서만 저장된다. 측정 윈도우 시간 내의 광자 방출을 한정하는 하나의 방법에서, 시간 평균된 광자 밀도가 해당 위치에서 획득된다. 이벤트 동안 또는 심지어 상이한 "광자 측정 윈도우" 동안 모든 광자 방출을 저장하는 것에 관심을 두면, 광자 방출은 그 후 데이터 획득 시스템에서 장치의 전류 및 전압의 정보로 사용된다.

본 발명의 방법에서, 누설의 평가가 누설 장애 기준을 초과하는 경우, 테스트가 중단된다. 이 방법에서, 누설 증가가 끝난 평가가 관심있는 경우 테스트는 설정된 장애 기준을 넘겨 계속 진행할 수 있다. 이 펄스 파형에서, 연속 펄스의 펄스열이 연속적으로 인가되어, 충전 프로세스, 스위치 닫힘, 장치(DUT)로의 전류 인가, 및 전류, 전압 및 광자 방출 레벨 정보 및 누설의 측정을 반복한다. 이 방법에서, 평균 전류, 전압 및 광자 방출이 수집된다. 낮은 광자 카운트 신호에 있어서, 반복된 테스트는 광자 카운트 및 공간 세기에 대한 보다 많은 신호의 획득을 가능하게 한다. 전체 또는 평균 광자 세기 또는 정상 세기는 사용자에게의 관심일 수 있다. 적절한 펄스 후에, 장치(DUT)에 인가된 단일 또는 다수의 펄스이든, 프로세스가 충전 소스 또는 펄스 소스를 점증하여 소스 상의 전하를 증가시키고 장치(DUT)에서 인가된 전류를 증가시킴으로서 계속할 수 있다. 그 후, 시퀀스는 전압, 전류, 광자 방출 및 누설이 무한대를 향하여 반복된다. 이 방법에서, 펄스폭, 상승 시간 또는 임의의 다른 관심 변수가 변경된다.

펄스 소스 진폭을 증가시키는 경우, 측정 윈도우 평균 전압 및 전류가 플롯 상에 플롯된 I-V 특성 플롯이 도시되어 있다. 또한, 측정 윈도우 평균 전류 또는 전압에 대한 광자 카운트의 플롯이 도시된다. 광자 카운트는 총 광자 카운트, 전압/전류 측정 윈도우 내의 평균 광자 카운트, 다른 측정 윈도우 기준 내의 총 광자 카운트, 또는 2D 어레이 매핑 내의 임의의 시점에서 정상 세기이다. 또한, 누설 측정은 각각의 연속 포인트에 있어서 전류, 전압 또는 광자 측정에 따라 도시된다. 또한, 이는 단일 펄스 또는 반복 펄스열 결과에 관련되어 있다. 펄스열의 경우, 펄스열에서 단일 펄스 또는 펄스열 후에 누설 측정이 취해진다.

도 3은 PICA 고전류 펄스 테스트 방법이 펄스 모드 하에서 전자 컴포넌트의 평가에 대한 펄스열을 생성하는 방식을 나타내며, 이에 의해 처음 두개의 펄스(P1 및 P2)는 낮은 진폭을 갖고 펄스열의 마지막에 있는 후속 펄스(Pn-1 및 Pn)는 최대 진폭을 갖게 된다.

도 4는 테스트 시스템에서 사용된 PICA 고전류 펄스 테스트 방법에 대한 프로그램의 흐름도이다. 이 프로그램은 프로그램을 개시하는 단계 34에서 개시한다. 다음으로, 단계 35에서 시스템은 펄스폭과 펄스 주파수를 한정한다. 단계 36에서, 방출 레벨이 평가된다. 단계 37에서, 전류 진폭이 증가하고 마지막으로 단계 38에서, 장치(DUT)에서의 방출 레벨이 평가된다. 프로그램은 STOP 단계 39에서 종료한다.

도 5는 장애 전력이 펄스폭 증가의 함수로서 지수적으로 감소함을 나타내는, 즉, 보다 큰 폭을 갖는 보다 적은 전력 펄스폭은 보다 폭이 짧지만 보다 큰 전력을 갖는 펄스와 같이 용이하게 장애를 야기할 수 있음을 나타내는 차트이다.

방법

도 6은 본 발명에 따라 사용된 일련의 단계를 포함하는 PICA 고전류 펄스 테스트 방법에 대한 제어 컴퓨터 또는 시스템에 대한 흐름도를 나타낸다. PICA 고전류 펄스 테스트 방법은 단계 40에서 START에서 개시한다. 도 6의 방법은 본 발명 의 목적의 달성을 위해 도 7a의 장치를 사용하여 수행될 수 있다.

도 6의 방법은 START 40에서 개시하여 단계 41로 이어진다. 단계 41에서, 도 2 및 도 7a에서 반도체 칩 장치(DUT)에 대한 전기적 신호를 설정한다. 단계 42에서, 시스템은 전원 D.C. 전압 레벨을 제거하여 급전되지 않은 상태로 반도체 칩 장치(DUT)를 설정한다. 그 후, 단계 43에서, 시스템은 펄스열 소스를 활성화하여 고정 펄스폭과 소정 시간의 펄스 진폭에 대한 고정 상승 및 하강 시점의 일련의 PICA 고전류 펄스를 도 7a의 반도체 칩 장치(DUT)의 패드에 생성한다. 단계 44에서, i번째 (제1) 주파수(파장)의 필터 광 방출은 반도체 칩 장치(DUT)에 걸친다. 단계 45에서, 시스템은 칩 장치(DUT)에서 필터링된 광 방출의 수집을 제공한다. 단계 46에서, 적절한 개수의 펄스를 결정하여 분석에 적절한 신호 진폭을 제공한다. 단계 47에서, 반도체 칩 장치(DUT)의 기능을 평가하여 파라미터 이동 또는 파괴를 평가한다. 단계 48에서, 펄스열의 전류 진폭을 증가시키고 반도체 칩 장치(DUT)의 파괴가 발생할 때까지 프로세스 내의 상술한 단계를 반복한다. 단계 49에서, 주요 반복 시퀀스에서, 상술한 프로세스 내의 상기 모든 단계를 단계 41로의 라인 53으로 나타낸 바와 같이 i+1번째 (제2) 필터 주파수 범위를 반복한다. 단계 50에서, 제2 반복 시퀀스에서, 복수의 칩 장치(DUT)에 대하여 단계 41로의 라인 53에 나타낸 바와 같이 상이한 펄스폭을 사용하여 상술한 단계를 모두 반복한다. 단계 51에서, 제3 반복 시퀀스에서, 단계 41로의 라인 53에 나타낸 바와 같이, 상이한 상승 시간을 사용하여 복수의 반도체 칩 장치(DUT)에 대한 상술한 모든 단계를 반복한다. 단계 52에서, 도 6에 도시한 프로세스가 종료한다. 프로세스는 특정 레벨의 장애 기준이 충족할 때까지, 즉, 어떤 비파괴 레벨, 예를 들어, 래치업이 충족될 때까지 계속한다. 라인 53 상의 프로세스의 재귀적 반복의 종료 기준은 1) 고정점, 2) 장애 기준 레벨, 및 3) 파괴이다.

도 7a는 본 발명의 방법에 따른 고전류 펄스 피코초 촬상 회로 분석 도구 및 시스템의 개략 블록도이다. 도 7a의 장치는 본 발명의 방법이 구현될 수 있는 대표적인 환경을 제공한다. 피코초 촬상 회로 분석 도구 및 시스템은 이들 성능을 제공하는 고유 방식으로 사용된다.

래치업 조건의 평가를 달성하기 위해서, 집적 회로 칩 장치(DUT)가 급전 상태에서 동작한다. 고전류 펄스 생성기(55)가 사용되며, 이는 DUT에 펄스열이 인가되는 시간에 따라 진폭을 증가시킬 수 있다. 3개의 테스트가 프로세스에서 평가된다. 이들 테스트는 전력 그리드, 기판 및 신호 핀에 관한 것이다. 펄스 진폭은 고유 전원 전압 레벨 이하의 낮은 진폭에서 개시한다.

도 7a에 나타낸 이 시스템은 고전류 펄스 소스(56), 예를 들면, 전류 펄스 생성기로서 사용되는 프로그래밍 펄스 소스인 휴랫 패커드 HP8814A를 포함하는 펄스 소스(55)로 이루어진다. 고전류 펄스 소스(56)는 히이 임피던스 저항(R_HV)를 통해 접속된 출력을 갖는다. 하이 임피던스 저항(R_HV)의 출력은 제1 고정 임피던스 충전 전송선(58B), 고전압 전기기계 스위치(58C), 및 제2 고정 임피던스 충전 전송선(58D)을 포함하는 전송선 케이블(58A 내지 58D)에 접속되고, 이는 노드(59), 예를 들면, ESD(정전기 방출) 기술에 알려진 시간 도메인 전송에 접속하여 이러한 소 스를 제공한다.

고전압 스위치(58C)는 전송선 케이블부(58B)와 전송선 케이블부(58D) 사이에 포함되기 때문에, 케이블 전송선 세그먼트(58B 및 58D)는 고전압 스위치(58C)를 통해 접속되며, 이는 트랜듀서(76)에 의해 개폐된다. 다르게는, 수은 증기 방출 스위치와 같은 고전압 전기 스위치가 사용될 수 있다.

고전압 스위치(58C)의 개폐에 의해 생성된 펄스는 케이블(58D)을 통해 그리고 접지된 48옴의 저항과 도체(58E)를 통해 노드(61)에 접속하는 500옴의 저항(60)의 종단인 노드(58)를 통과하며, 노드(61)는 테스트 대상 장치(DUT)로의 입력 접속과 전압 프로브(VP)에 접속한다. 전압 프로브(VP)는 라인(66)을 통해 오실로스코프(63)의 전압 입력에 접속한다. 즉, 감쇄기는 노드(59)에서 접지로의 48옴의 저항(59B)와 노드(59)와 라인(58E)으로부터 노드(61)에 직렬 접속된 500옴의 저항에 의해 제공된다. 상승 시간 필터는 오버슛을 해결하여 클리너 펄스 파형을 제공하도록 제공된다. 펄스 파형 트레인을 제공하기에 적합한 전송선 펄스(TLP) 장치의 다른 구성은 당업계에 공지되어 있다.

전류 변압기(CT)는 노드(61) 근방의 전송선(58E)에 유도 결합된다. 전류 변압기(CT)는 전류 변압기(CT)로부터 오실로스코프(63)의 전류 입력(65)으로의 전류 측정을 접속하는 전류 프로브 케이블(64)을 더 포함하는 전류 프로브(CP)의 일부이다. TEK CT-1과 같은 전자기 전류 프로브(CP)는 전류 변압기(CT)가 펄스 신호선 주변에 배치되어, 스테이지(77) 상에 지지된 장치(DUT)가 펄스된 후 전류 프로브 케이블(64)을 통해 오실로스코프(63)의 전류 입력(65)에 전송됨에 따라 시간 경과에 따라 전류 신호를 캡처한다.

DUT에서 방출된 광 방사는 여러 광 필터(71A 내지 71C)를 통과하며, 이는 광 승산기 검출기 어레이(72)에 여러 범위의 광 주파수(파장)을 전달하며, 광 승산기 검출기 어레이(72)의 출력은 광자 데이터 획득 블록(74)을 통과하여 전류, 전압, 누설 획득(CVLA) 유닛(70)에서 라인(70A)으로 그리고 라인(74B) 상으로 중앙 컴퓨터 CPU에 제공된다. CVLA 유닛(70)은 또한 오실로스코프(63)로부터 라인(69) 상으로 입력을 수신한다. CVLA 유닛(70)의 출력은 사용될 수 있는 장애 분석 기준에 대한 AC 또는 RF 특성 또는 다른 파라미터값을 포함하는 입력을 라인(70A) 상으로 CPU에 전달하며, 예를 들면, R.F. 특성 및 다른 파라미터는 DUT에 걸쳐 추출될 수 있다. DUT에 걸친 다른 유형의 전기적 측정은 누설 측정 대신에 달성될 수 있다.

컴퓨터(CPU; 75)는 광자 데이터 획득 블록(74)으로부터 라인(74A) 상으로 그리고 CBLA(70)로부터 출력을 라인(70A) 상으로 수신하도록 접속된다. CPU(75)는 트랜듀서(76) 및 고전류 펄스, 충전 소스(56)에 입력을 제공한다. CPU(75)는 스테이지(77)에 접속되어 이에 위치결정 데이터를 전송하고 이로부터 위치결정 데이터를 수신한다. 사용될 수 있는 누설 측정원은 케이슬리 인스트루먼트 도구(Keithley instrument tool)이다. 감쇄기 및 상승 시간 필터는 전송선 펄스 측정 상의 ESD 협회 표준 실습 문서에 의해 한정된 바와 같이 사용될 수 있다.

도 7a에 도시한 고전류 펄스 피코초 촬상 회로 분석 시스템은 본 발명이 실시될 수 있는 본 환경에서의 통합을 나타낸다.

펄스 소스(55)는 펄스 특성을 한정할 수 있게 하는 상용 펄스 소스인 것이 바람직하다. 이들 펄스 특성은 상승 시간, 하강 시간, 폭 및 펄스의 반복 레이트이다. 펄스 소스(55)는 단일 펄스 소스이고, 이의 연속 펄스 발호는 컴퓨터 시스템(75)으로부터의 신호에 의해 또는 펄스 소스(55) 자체의 함수로서 제공된다. 프로그래밍 기능을 갖는 상용 소스가 사용된다.

비사용 소스에 있어서, 펄스 소스(55)는 도 6을 참조하여 상술한 바와 같이 전송선 케이블(58B/58D), 충전 소스(56), 전송선 케이블(58B/58D)을 충전하는 하이 임피던스 저항(57), 충전 소스를 분리하는 전기 스위치(58C), 및 소프트웨어 프로그래밍 펑션으로 이루어질 수 있다. 전송선 소스의 경우, 전송선은 장치(DUT)에서 분리되어 장치(DUT)에 전압이 인가되지 않고 전송선 케이블의 충전이 가능해야 한다. 따라서, 충전 소스가 닫힘 사이에 필요한 전류를 공급할 수 있는 전기 스위치(58C)가 필요하다.

도 7b를 참조하면, 펄스가 전송선(58D)에 제공되어 집광 렌즈와 노드(59)를 통과하고 라인(58E)을 통해 노드(61)에 통과하며, 노드(61)는 전압 프로브(VP)에 그리고 라인(58F)을 통해 장치(DUT)에 접속한다. 전류 변압기(CT)는 라인(58E) 주변에 감겨 장치(DUT)에 흐르는 전류를 측정하는 것으로 도시되어 있다.

펄스 전류가 노드(61)에서 장치(DUT)에 인가되어 전류가 구조를 흐르게 할 수 있는 경우, 전류 프로브(CP)는 장치(DUT)가 펄스될 때 전류 신호를 캡처한다. 다양한 다른 방법이 당업자가 이해될 수 있는 바와 같이 저항 요소 또는 다른 수단을 사용하여 장치(DUT) 양단의 전압 및 전류를 캡처하는데 이용가능하다.

상술한 바와 같이, 펄스는 장치(DUT)에 인가되고, 여기서 전압과 전류 신호 는 전류 및/또는 전압 프로브에 의해 캡처된다. 결과적인 신호는 라인(69), CBLA 유닛(70) 및 라인(70A)를 통해 컴퓨터 CPU에 접속된 오실로스코프(63)에 저장된다. 펄스가 인가되는 경우, 물결현상(ringing) 및 임피던스 부정합으로 인해, 오버슛이 발생하여 펄스는 물결현상 조건을 야기한다. 전송선 펄스 시스템 내의 전기적 컴포넌트의 비이상적인 정합은 반사 및 부정합 손실을 야기할 수 있다. 반사 손실은 임의의 포트 교차에서 임피던스 정합함으로써 모든 포트의 교차점에서 최소화된다. 전송선의 특성 임피던스(예를 들면, 50옴)를 사용하여 모든 컴포넌트를 정합함으로써, 최대 펄스 에너지가 포트 사이에 전송된다.

저항성 정합 네트워크(예를 들면, 2 요소 L- 정합 또는 3 요소 T-정합)가 시스템에 추가되어 포트 대 포트 경계에서의 정합을 개선하여 반사 손실을 최소화한다. 물결현상이 감소하면, 이 시간 윈도우 내의 전압 측정을 가능하게 하는 "측정 윈도우"가 한정된다. 바람직하게는, 평균 기술이 시간 윈도우 내의 전압 및 전류를 결정하도록 적용된다.

이들 시스템은 다수의 상이한 방식으로 구성된다. 제1 구성에서, 500옴의 임피던스(60)는 장치(DUT)와 직렬이다. 병렬로, 48옴의 종단 임피던스(59B)가 있다. 전류 프로브(CP)는 장치(DUT)를 통해 전류를 특정하고 전압 센서(VP)는 장치(DUT)와 병렬이다. 전류는 통상 5 암페어에 한정된다. 2채널 오실로스코프(63)가 사용된다. 단지 사소한 반사가 있을 뿐이다. 어떤 기준 펄스도 필요하지 않다.

제2 구성에서, 반사 펄스가 평가된다. 이 시스템에서, 감쇄기는 재반사된 스트레스 펄스에 대하여 사용된다. 이 방법에서, 50옴의 임피던스 시스템이 사용 된다. 감쇄기(미도시)는 라인(58F) 내의 장치(DUT)와 직렬로 배치되는 것이 바람직하다. 전류는 통상 10암페어로 제한된다. 단일 채널 오실로스코프(63)가 사용된다. 전압 센서(VP)는 장치(DUT)와 병렬이다. 다수의 반사가 존재한다. 반사 펄스가 입사 펄스, 즉, 전송된 펄스와 중첩한 경우, 기준 펄스가 필요하다.

전송 기반 시스템에서, 감쇄는 없다. 이 방법은 50옴의 임피던스 시스템을 사용한다. 어떤 감쇄기도 장치(DUT)와 직렬로 배치되어 있지 않다. 전류는 통상 10암페어로 제한된다. 단일 채널 오실로스코프(63)가 사용된다. 또한, 전압 센서(VP)는 장치(DUT)와 병렬이다. 다수의 반사가 있다. 기준 펄스가 필요하다.

반사-전송 기반 시스템에서, 100옴의 임피던스 시스템이 사용된다. 전류는 통상 10암페어로 제한된다. 2채널 오실로스코프(63)가 사용된다. 전압은 장치(DUT)와 종단에 병렬로 감지된다. 다수의 반사가 있다. 기준 펄스가 필요하다.

방출된 광자는 광자 검출기(72)에 의해 감지되고 검출기에 부딪히는 광자에 의해 생성된 각 이벤트는 광자 데이터 획득(수집) 시스템(74)에 의해 캡처된다. DUT 전압 및 전류 조건은 반복되고, 각 광자에 대한 x, y 및 시간 좌표가 기록된다. 측정은 반복되고 데이터는 원하는 신호 진폭 레벨과 신호 대 잡음이 달성될 때까지 각 시구간(time bin) 내에 축적된다. 광자 방출이 인가된 펄스의 전체 길이동안 그리고 펄스 후에 관측되어, 펄스 이벤트가 발생된 후에 광자 방출의 평가가 가능하다.

전압 및 전류 측정 윈도우 프로세스의 경우, 광자 방출은 시간의 특정 윈도우 내에서만 저장된다. 측정 윈도우 시간 내의 광자 방출을 한정하는 하나의 방법은, 시간 평균 광자 밀도가 해당 위치에서 시간 경과에 따라 획득된다. 이벤트 동안 또는 심지어 상이한 "광자 측정 윈도우" 동안 모든 광자 방출을 저장하는 경우, 광자 방출은 그 후 데이터 획득 시스템에서 장치의 전류 및 전압 정보를 사용하여 저장된다.

이 방법에서, 펄스 이벤트가 종료한 후에, 스위치(58C)는 개방되어 펄스 소스(58B; 예를 들면, 상용 소스 또는 전송선 케이블 소스)로부터 장치(DUT)와 전송선 전기 접속(58D, 58E, 58F)을 분리한다.

그 후, 누설 측정이 파라미터 분석기 또는 노드(61)에 접속되어 접지된 누설 미터(LM)와 같은 상용 측정 시스템을 사용하여 장치(DUT) 양단에서 취해진다. 누설 측정은 LM으로부터 라인(61B) 상으로 CVLA(70)에 접속되어 CVLA(70)에 저장된다.

본 발명의 방법에서, 누설 평가가 누설 장애 기준을 초과하는 경우, 테스트는 중단된다. 이 방법에서, 누설 증가가 끝난 평가가 관심있으면, 테스트는 설정된 장애 기준을 넘겨 계속 진행할 수 있다.

이 펄스 파형으로, 연속 펄스의 펄스열이 연속적으로 인가되고, 충전 프로세스, 스위치 닫힘, 장치(DUT)로의 전류 인가, 및 전류, 전압, 및 광자 방출 레벨 정보 및 누설의 측정을 반복한다. 이 방법에서, 평균 전류, 전압 및 광자 방출이 수집된다. 낮은 광자 카운트 신호에 대하여, 반복 테스트는 공간상 세기 및 광자 카운트에 대한 보다 많은 신호의 획득을 가능하게 한다. 전체 또는 평균 광자 세기, 또는 피크 세기가 사용자에게 관심일 수 있다.

적절한 펄스 후에, 단일 또는 다수의 펄스가 장치(DUT)가 인가되고, 프로세스는 충전 소스 또는 펄스 소스를 점증시켜 소스 상의 전하를 증가시키고 장치(DUT)에서 인가된 전류를 증가시킴으로서 계속할 수 있다. 그 후, 전압, 전류, 광자 방출의 측정 시퀀스는 무한대를 향해 반복된다.

이 방법에 따라, 펄스폭, 상승 시간 또는 임의의 다른 관심 변수가 변경된다.

펄스 소스 진폭의 증가의 경우, 측정 윈도우 평균 전압 및 전류가 플롯 상에 플롯된 I-V 특성 플롯이 도시되어 있다. 또한, 측정 윈도우 평균 전류 또는 전압에 대한 광자 카운트의 플롯이 도시된다. 광자 카운트는 전압/전류 측정 윈도우 내의 전체 광자 카운트, 평균 광자 카운트, 다른 측정 윈도우 기준 내의 평균 또는 전체 광자 카운트, 또는 2-D 어레이 매핑 내의 임의의 시점에서 피크 세기이다. 또한, 누설 측정은 각 연속 포인트에 있어서 전류, 전압 또는 광자 측정과 함께 플롯된다. 또한, 단일 펄스 또는 반복 펄스열 결과에 관련된다. 펄스열의 경우, 누설 측정은 펄스열 중에서 일련의 펄스 또는 단일 펄스 후에 취해진다.

테스트 방법 정의

고전류, 프로그래밍가능 펄스 소스(예를 들면, HP8114A 고전류 펄스 소스)는 펄스를 도 7b에 도시한 바와 같이 전송선(58D)에 펄스를 공급하며 펄스열을 설정하는데 사용되고 도 7a의 피코초 촬상 회로 분석(PICA) 도구 시각화로 통합된다. 도 7a 및 도 7b에 도시한 스펙트럼 필터(71A 내지 71C)는 파괴 또는 재결합으로부터 광 방출을 평가하는데 광센서 어레이(72)와 결합하여 사용된다. 무선 주파수(RF) 직류(DC) 또는 교류(AC) 파라미터가 사용된다.

광 방출의 스펙트럼 추정치는 두개의 상이한 필터, rg780 및 bg39를 사용하여 평가된다. 방출 프로세스에서, 미드 갭 전자 홀 쌍 재결합에 관련된 이들 광자 방출은 접합 내의 파괴 현상으로부터의 방출과 비교하여 상이한 에너지 및 주파수(E=hν)이다.

실험 결과는 전자 홀 쌍 재결합으로부터의 방출 주파수는 매우 협대역이고 ν=Eg/2h의 주파수이며, 여기서, h는 플랑크 상수이다. 래치업에 있어서, 칩 기판 내의 로우 레벨 전자 홀 쌍 방출을 검출하여 잉여 소수 반송자가 분산되어 기판에서 재결합하는 정도를 평가하는 것이 중요하다.

파괴 현상 및 고전계 핫 전자 방출에 있어서, 스펙트럼 밀도는 훨씬 넓고 상이한 스펙트럼 에너지에 있다. 전계에 의해 가속된 전자는 전자 광자 또는 전자 격자 상호작용을 겪을 때까지 가속될 수 있다. 결과적으로, 이들의 스펙트럼 에너지는 접합 영역 및 인가된 전계에 걸친 전압에 관련된다. 그 결과, 이러한 스펙트럼 영역을 해결하는 필터를 사용하여, 고전계 방출이 관측된다.

전자 홀 쌍 재결합의 광자 매핑, 가속된 전자 완화 매핑을 결합함으로써, 어디에서 재결합 물리 및 하이 레벨 핫 전자 주입의 복잡한 회로에서 발생할 수 있는지에 대한 응답의 완전한 이해가 가능하다. 광자 매핑의 평가에 의해, 주입 소스 및 래치업이 보다 잘 평가된다.

한정된 펄스폭은 ESD, EOS 또는 래치업의 평가에 따라 0.1 나노초 내지 1 마이크로초 타임 프레임으로 가변할 수 있다. ESD 현상은 0.1 나노초 내지 500 나노 초까지의 펄스 테스트를 요구할 수 있으며, 래치업 분석은 통상 1 마이크로초 내지 100 마이크로초 시간 영역에서 해결된다. 관심있는 ESD 이벤트의 상승 시간은 통상 100 피코초 내지 10 나노초이다. 이 방법은 상이한 관심 문제에 대한 이들 펄스폭을 사용할 수 있다. 실패 데이터로부터, 분쉬 벨 범용 곡선(Wunsch Bell universal curve)이 장애 전력 대 펄스폭을 평가하도록 설정된다.

전원 테스트 방법

이 테스트에서, D.C. 전압은 칩 장치(DUT)의 전력 레일에 인가된다. 샘플 폴스폭과 펄스 간의 시간을 갖는 정의 극성 펄스열이 설정된다. 광자 방출은 낮은 펄스 진폭에서 시간 경과적으로 관측된다. 해당 펄스 진폭 후에, 펄스열은 충분한 광자 방출이 방출 위치를 시각화하도록 관측가능할 때까지 계속된다. 적절한 데이터 수집 후에, 펄스 진폭이 증가하여, 보다 큰 광자 신호가 가능하게 된다. 이러한 연속 단계 스트레스는 래치업, 전기적 과도 스트레스 또는 장애가 발생할 때까지 증가한다. 슬라이드 시퀀스는 광자 방출 및 칩 장애의 연속 영역의 애니메이션을 생성하도록 정해진다. 이 애니메이션은 장애 전압 또는 전류를 평가하기 위해 램프 전압 대 시간이 애니메이션 관측자에게 명확하게 되는 진폭이 어떤 것인지를 시간 경과적으로 이해되도록 생성된다.

접지 테스트

이 테스트에서, D.C. 전압이 칩의 기판 레임에 인가된다. 부의 펄스열은 샘플 펄스폭과 펄스간의 시간에 따라 설정된다. 광자 방출은 낮은 펄스 진폭에서 시간에 따라 관측된다. 해당 펄스 진폭 후에, 펄스열은 충분한 광자 방출이 방출 위치를 시각화하는데 관측가능할 때까지 계속된다. 적절한 데이터 수집 후에, 펄스 진폭이 증가되어 보다 큰 광자 방출 가시적 신호가 가능하게 된다. 이러한 연속 단계 스트레스는 래치업, 전기적 과도 스트레스, 또는 장애가 발생할 때까지 증가한다. 슬라이드 시퀀스는 광자 방출과 칩 장애의 연속 영역의 애니메이션을 생성하도록 정해진다. 이 애니메이션은 장애 전압 또는 전류를 평가하기 위해 램프 전압 대 시간이 애니메이션 관측자에게 명확하게 되는 진폭이 어떤 것인지를 시간 경과적으로 이해되도록 생성된다.

입력 핀 평가

이 테스트에서, D.C. 전압은 VDD와 칩의 기판 레일에 인가된다. 샘플 펄스폭 및 펄스 간의 시간을 갖는 정의 펄스열이 설정된다. 광자 방출은 펄스의 낮은 진폭에서 시간 경과에 따라 관측된다. 해당 펄스 진폭 후에, 펄스열은 방출 위치를 시각화하도록 충분한 광자가 관측가능하게 될 때까지 계속된다. 적절한 데이터 수집 후에, 펄스 진폭이 증가하여 보다 큰 신호가 가능하게 된다. 이러한 연속 단계 스트레스는 래치업, 전기적 과도 스트레스 또는 장애가 발생할 때까지 증가한다. 슬라이드 시퀀스는 광자 방출과 칩 장애의 연속 영역의 애니메이션을 생성하도록 정해진다. 이 애니메이션은 장애 전압 또는 전류를 평가하기 위해 램프 전압 대 시간이 애니메이션 관측자에게 명확하게 되는 진폭이 어떤 것인지를 시간 경과적으로 이해되도록 생성된다.

그 후, 제2 테스트가 부의 극성 펄스열을 사용하여 완성된다. 정의 펄스열과 부의 펄스열을 사용하여, 장애 전력 또는 래치업 트리거 개시가 평가된다.

ESD 테스트

ESD 강건성 평가에 있어서, ESD 유사 펄스의 시퀀스는 소스에 의해 인가되고 광자 방출 패턴은 시간에 따라 다시 평가될 수 있다. ESD 유사 펄스는 1) 전송선 펄스(TLP) 모델, 2) 신체 모델(HBM), 3) 머신 모델(MM), 4) 충전 장치 모델(CDE), 및 5) 케이블 방출 이벤트(CDE) 모델을 포함한다.

이 경우, 종래 경우와 유사하게, 펄스는 패드, 전원 및 접지에 인가된다. ESD 분석에 있어서, 정의 극성 또는 부의 극성 펄스열이 각각에 인가된다. ESD 펄스열에서, 연속 펄스 간의 냉각을 허용하도록 주기가 정해진다. 연속 펄스는 동일한 전류 진폭으로 완성되고 이 진폭은 적절한 광자 방출 데이터가 이용가능함에 따라 증가한다. 이 테스트는 연속 이벤트 간의 냉각을 허용하기 때문에 래치업 테스트와 상이하며, 상이한 극성을 갖고, 상이한 파형을 갖는다. 이 테스트에서, 광자 방출의 응답이 모니터되어 애니메이션이 저장된다.

RF 장애 전력 테스트

이 테스트에서, RF 신호는 RF 신호 핀에 인가된 발진 소스이다. VDD와 VSS는 안정적으로 급전된다. RF 신호는 적절한 광자 방출 데이터가 수집된 후에 진폭 증가로 반복된다. RF 신호가 증가함에 따라, 회로의 장애 전력이 초과하기 때문에 트랜지스터와 회로가 어느 시점에서 고장할 수 있다. 이 방법은 RF 네트워크, RF 수신기, RF 증폭기 및 다른 RF 회로에서 중요하다.

전력 버스 평가

이 테스트에서, D.C. 전류는 칩으로 천천히 램프되어 칩을 통한 전류의 균일 성을 평가한다. 낮은 광자 방출을 보이는 영역은 보다 고전류에서 전력 버스 드롭을 나타낸다. D.C. 레벨은 전력 강하가 칩 장애를 야기하거나 분포가 평가될 때까지 증가한다.

시스템

테스트로부터, 다음 시스템 특성이 확립된다. 시스템은 컴퓨터 지원 설계(CAD) 시스템을 구비하여 방출 매핑을 나타내고 광자 방출 관련 회로를 식별할 수 있다.

장애 전력은 광자 방출 세기로부터 계산된다. 설계 시스템은 특정 회로를 사용하여 방출을 식별할 수 있다. 이 회로로부터, 전압 및 전류가 평가된다. 이로부터, 특정 컴포넌트의 장애 전력뿐만 아니라 패드 또는 전력 레일에 주입된 레벨이 평가된다. 따라서, 시스템은 CAD 시스템을 사용한 시각화 성능, 및 요소의 식별뿐만 아니라 직접 계산을 제공한 후, 전류를 광자 방출 진폭에 관련시킨다.

신호가 증가함에 따라, 입력 전력과 광자 방출 레이트 간의 상호관계가 확립된다. 그 결과, 광자 레이트를 입력원의 전류 및 전압으로 식별하는 플롯 및 변형 곡선이 생성되어 입력 전력, 반사 전력 및 방출 레이트 간의 조정을 가능하게 한다.

도 8은 이미터 전류(I_EB) 암페어(A) 및 누설 전류(I_leakage)pA의 플롯을 전압(V)의 함수로서 나타내며, 이는 피크가 약 8V에 도달할 때까지 전압 함수로서 누설전류가 증가하지만 약 13V까지 점진적으로 이미터 전류가 증가함에 따라 감소하는 지를 나타낸다.

도 9a를 참조하면, 도 7a 및 도 7b의 고전류 펄스 피코초 촬상 회로 분석을 사용하여 장치(DUT)를 테스트하는 방법이 도시되어 있다. 이 방법은 단계 80에서 개시하여 도 9a에 나타낸 다음 단계로 이루어질 수 있다.

단계 81에서, 추출한 테스트 시스템, 즉, 측정으로부터 개별, 기생 저항 및 임피던스(예를 들면, 프로브 저항, 시스템 저항)을 조정하여 검증한다. 단계 82에서, 장치(DUT)의 초기 파라미터 누설 측정을 수행한다. 그 후, 단계 83에서, 도 7a에서 스위치(58C)를 폐쇄함으로써 장치(DUT)에 스트레스 펄스를 적용한다. 다음으로, 단계 84에서, 스캔된 DUT의 윈도우에서 전압, 전류 및 광자 세기 데이터를 측정(판독)하고 기록한다. 단계 85에서, 시공간 상으로 장치(DUT)에 걸친 광자 세기(카운트)를 측정하고 측정 윈도우에서 장치(DUT)를 가로질러 스캐닝함으로써 누설 측정을 수행한다. 단계 86에서, 전류(I), 전압(V), 광자 세기 및 누설의 값을 저장 및/또는 도시한다. 단계 87에서, 시스템은 누설이 고장되었는지를 판정한다. 답변이 누설이 장애 기준을 초과하는 예이면, 프로세스는 중단되어 라인(89 및 93)을 통해 단계(94)로 직접 이어진다. 테스트에 대한 답변이 아니오이면, 시스템은 단계 90으로 라인(88) 상에서 진행한다. 단계 90에서, 시스템은 최대 진폭 펄스가 도달되었는지를 판정한다. 답변이 누설이 장애 기준을 초과하는 예이면, 시스템은 라인(92 및 93) 상에서 단계 9의 STOP 테스트로 진행한다. 그렇지 않으면, 시스템은 라인(94) 상으로 분기하여 단계 95에서 스트레스 펄스 진폭을 증가시킨다. 그 후, 단계 95는 라인 96 상에 이어져서 단계 84에 반복적으로 리턴함으로서 새로운 펄스의 재인가로 테스트를 계속하고 프로세스는 긍정 답변이 테스트(87) 또는 테스트(90)에서 획득될 때까지 계속된다.

도 9b는 도 7a 및 도 7b의 고전류 펄스 PICA 시스템을 사용하여 장치(DUT)를 테스트하는 다른 방법을 나타낸다. 이 단계들은 단계 83, 84, 및 85가 단계 83', 84', 및 85'로 대체된 것을 제외하면 도 9a와 동일하다. 단계 83'에서, 단일 스트레스 펄스 대신에, 장치(DUT)에 펄스 시퀀스를 인가한다. 단계 84'에서, 측정 윈도우에서 장치(DUT) 양단의 전류, 전압, 및 광자 카운트를 측정 및 판독하고 전류, 전압, 또는 광자 카운트에 대한 평균 데이터 또는 누적 데이터를 저장한다. 단계 95'에서, 상이한 진폭(또는 다른 특성, 예를 들면, 상승 시간, 하강 시간 등)의 새로운 펄스의 재인가로 테스트를 계속한다. 모든 경우에서, 임의 유형의 펄스가 사용될 수 있다. 펄스폭의 형상은 측정 윈도우 프로세스와 필요 요건에 영향을 미친다.

이 시스템은 전력이 공급되지 않거나 급전된 방법을 사용하여 동작한다. 펄스 동안의 노드의 바이어스를 가능하게 하는 DC 또는 설정된 dc 레벨 상에 ac 신호를 제공하는 다른 수단이 적용된다. 적절한 분리가 펄스 이벤트 동안 DC 분리에 제공될 필요가 있다.

펄스 유형

ESD 강건성 평가에 있어서, ESD 유사 펄스의 시퀀스는 소스에 의해 인가되며 광자 방출 패턴은 또한 시간에 따라 평가될 수 있다. ESD 유사 펄스는 1) 전송선 펄스(TLP) 모델, 2) 신체 모델(HBM), 3) 머신 모델(MM), 4) 충전 장치 모델(CDE) 및 5) 케이블 방출 이벤트(CDE) 모델이다. 이 경우, 이전 케이스와 유사하게, 펄스가 패드, 전원 및 접지에 인가된다. ESD 분석에 있어서, 정의 극성 펄스열 또는 부의 극성 펄스열이 각각에 인가된다. ESD 펄스열에서, 주기는 연속 펄스를 냉각할 수 있도록 정해진다. 연속 펄스는 동일한 전류 진폭에서 완성되며, 이 진폭은 적절한 광자 방출 데이터가 이용가능함에 따라 증가한다. 이 테스트는 연속 이벤트 간의 냉각을 가능하게 하기 때문에 래치업 테스트와 상이하고, 상이한 극성을 가지며, 상이한 파형을 갖는다. 이 테스트에서, 광자 방출의 응답은 모니터되며 애니메이션이 저장된다.

이하 도면을 참조하면, 특히 도 7a를 참조하면, 본 발명이 구현될 수 있는 대표적인 환경이 도시되어 있다. 도 7a는 본 발명이 실시될 수 있는 피코초 촬상 회로 분석 도구를 나타내는 도면이다. 고전류 PICA 도구는 이들 성능을 제공하는 고유 방식으로 사용된다.

이 방법에서, 칩은 급전 상태에 있다. 시간에 따라 펄스열 진폭의 증가가 가능한 고전류 펄스 생성기가 사용된다. 이 기술에서, 상이한 광자 방출 에너지가 주파수 필터를 사용하여 정렬되어 재결합 및 애벌런치 방출을 구별한다.

열전 시뮬레이션 도구에서, 방출 레이트의 포스트 프로세서는 전류, 칩의 매핑 및 임시 광자 방출의 에뮬레이트된 포토맵에 기초할 수 있다. 열전 회로 시뮬레이션 도구는 노드에서 전압, 전류 및 온도에 관련된 문제를 해결할 수 있다. 열전 시뮬레이션은 회로 내의 모든 요소에 대하여 일시적으로 전압, 전류 및 온도를 계산한다. 이 시뮬레이션 동작으로부터, 결과는 후처리 도구를 사용하여 후처리되 며, 이로부터 결과는 다음과 같이 결정될 수 있다:

A) 순방향 또는 역방향 바이어스 상태;

B) 광자 방출 레이트 및 에너지 스펙트럼;

C) 반송자 확산 및 재결합 레이트.

전위에 의한 (A)로부터, 구조가 순방향 바이어스 또는 역방향 바이어스인지가 판정된다.

(B)에서; 순방향 바이어스 주입에 있어서, 반송자가 웰 또는 기판 영역으로 주입된다. 이로부터 광자 방출이 재결합에 연관된다. 전자 홀 쌍의 재결합은 Eg/2h 주파수(E=hν)에서 발생하고, 여기서 ν는 주파수이다. 역방향 생성에 있어서, 전압 조건을 인지한 경우, 전계는 접합 영역에 걸쳐 획득된다. 에너지 스펙트럼이 접합 양단의 전압에 관련되는 방출 에너지가 계산되어 광자 방출의 보다 고주파 성분을 제공한다.

(C) 열전 시뮬레이션으로부터 획득된 로컬 온도에서, 온도가 결정된다. 이 온도는 확산 방정식의 해로부터 이동도와 확산계수(D/u=kT/q)를 결정하는데 사용되고, 주입 소스로부터의 위치에서 반송자수가 계산된다. 계산된 수치(일시적으로)는 에너지가 Eg/2인 광자의 총 방출을 계산하는데 사용된다.

그 후, 결과는 물리적 칩 레이아웃의 2차원 매핑 상에 도시되어 있으며 에뮬레이트 맵이 시공간으로 생성된다. 세기 레벨은 이 주파수에서 이용가능한 광자 개수에 관련된다. 제2 맵은 상이한 주파수 필터를 사용하여 생성될 수 있다. 실제 도구와 같이, 에뮬레이트 도구는 상이한 주파수 또는 주파수 범위에 대한 매핑 의 에뮬레이트가 가능하게 된다. 테스트로부터, 다음 시스템 특성이 확립된다. 시스템은 컴퓨터 지원 설계(CAD)를 가져 방출의 매핑을 나타내고 광자 방출에 관련된 회로를 식별할 수 있다.

장애 전력은 광자 방출 세기로부터 계산된다. 설계 시스템은 특정 회로를 사용하여 방출을 식별할 수 있다. 이 회로로부터, 전압 및 전류가 평가된다. 이 평가로부터, 장애 전력은 칩 내의 특정 컴포넌트뿐만 아니라 패드 또는 전력 레일에서 주입된 레벨에 대하여 평가된다. 따라서, 시스템은 CAD 시스템을 사용한 시각적 성능 및 요소를 갖는 식별뿐만 아니라 직접 계산을 제공할 수 있으며, 그 후, 전류를 광자 방출 진폭에 관련시킬 수 있다.

신호 전류가 증가함에 따라, 입력 전력과 광자 방출 레이트 간의 상호관계가 확립된다. 결과적으로, 플롯 및 변형 곡선은 입력 소스의 전류 및 전압으로 광자 레이트를 식별하고, 입력 전력, 반사 전력 및 방출 레이트 간의 조정을 가능하게 한다.

도 10은 본 발명의 다른 양태에 따라 시간 함수로서 증가하는 진폭을 갖는 전압을 사용한 PICA 테스트 펄스의 플롯을 나타낸다.

열전 시뮬레이션 도구는 전류에 기초한 방출 레이트, 임시 광자 방출의 에뮬레이트 포토맵 및 피코초 촬상 회로 분석에 의해 생성된 실제 매핑을 제공하는 포스트 프로세서를 포함할 수 있다. 따라서, 에뮬레이트 피코초 촬상 회로 분석 맵이 실제 맵과 비교된다. 두개의 맵이 시공간 상으로 그리고 해당 광자 주파수에 대하여 계산으로부터의 에뮬레이트 필터와 실제 필터를 사용하여 나란히 배치되는 비교 프로세스가 생성된다. 두개의 맵을 서로 인접 배치함으로써, 비예측 이벤트가 분석된다. 이들 이벤트는 다음을 포함한다:

1) 장치 고장

2) 비예측 과도

3) 설계 오류

4) 직접 접속

5) MOSFET 고장

6) ESD 이벤트 고장

7) 전자이동(electromigration) 고장

도 11a 및 도 11b는 칩 설계의 두개의 광자 방출 매핑의 비교를 위해 제공된다. 에뮬레이트 맵은 도구가 무엇을 산출하는지로 이루어진다. 데이터 오버레이에 의해, 두개의 맵은 오버레이되어 차분 맵이 에뮬레이트된 것과 실제의 차를 판정하도록 개시된다. 이러한 방식으로, 관측자에게 보다 명확하게 장애, 오류 및 이벤트를 결정하도록 차이가 하이라이트된다. 차분 광자 방출의 속성을 식별하기 위해서 스마트 시스템이 개발된다. 또한, 차분 주파수의 매핑이 비교된다(예뮬레이트 대 실제). 이러한 방식으로, 순방향 또는 역방향 바이어스의 차이가 식별된다.

도 11a에서, 프로세스는 단계 100에서 개시한다. 단계 101에서, 열전 시뮬레이터는 회로를 시뮬레이트하기 위해 사용된다. 단계 102에서, 전류 및 전압의 시뮬레이트된 값이 온도 함수로서 기록된다. 단계 103에서, 장치(DUT)로부터의 광 자 방출의 양이 시스템에 의해 계산된다. 단계 104에서, 계산된 값은 집적 회로 칩일 수 있는 장치(DUT)에 매핑된다. 단계 105에서, 단계 104에서 획득된 방출 패턴의 2차원 맵이 생성되어 단계 106에서 프로세스가 중지한다.

도 11b는 실제 광자 방출을 사용하여 전류 밀도를 식별하고 요소를 식별한 후 회로의 노드들에서 전류 및 전압을 계산하는 역 방법을 나타내는 흐름도이다. 실제 광자 유도된 전류 맵이 물리적 회로에서 노드의 전압 및 전류를 식별하는데 사용되는 이 프로세스가 역전된다. 실제 광자 맵으로부터, 단계는 다음에 설명한 바와 같이 완성된다.

도 11b에서, 프로세스는 단계 110에서 개시한다. 단계 111에서, 획득한 광자 방출 패턴의 2차원 실제 맵이 생성된다. 단계 112에서, 계산된 값은 집적 회로 칩일 수 있는 장치(DUT)에 매핑된다. 단계 113에서, 시스템을 사용하여 장치(DUT)에서의 광자 방출로부터 I(t)를 계산한다. 단계 115에서, 도 11a에서 사용된 열전 시뮬레이터로부터 획득한 것과 이 결과를 비교한다. 그 후, 프로세스는 단계 116에서 중지한다.

A) 광자 방출 맵이 측정에서 생성된다;

B) 방출은 특정 노드에 관련되어 있다;

C) 이 노드에서의 전류가 계산된다;

D) 전체 전류에 기초하여 온도가 추정된다(온도는 줄 가열 및 12R에 관련된다).

E) 계산된 전류는 열전 시뮬레이션 회로 시뮬레이션 결과와 비교된다. 계산된 온도는 열전 시뮬레이션 예측 온도와 비교되고, 계산된 전류는 열전 회로 전류와 비 교된다.

도 12는 본 발명에 따른 다른 펄스 PICA 시스템을 나타낸다. 도 12에서, 샘플 DUT이 도시되어 있으며 검출은 촬상 다채널 플레이트 광 승산기(220) 상의 렌즈(230)에 의해 집광되는 전자기(광학 등) 방사(232)에 의해 제공되며, 상기 광 승산기(220)는 x좌표 블록(204), 라인(206)으로, y좌표 블록(206) 및 시간 블록(210)에 출력(203)을 갖는다. x위치 데이터 출력을 라인(225)으로 전달하는 x좌표 블록(204)과 y위치 데이터 출력을 라인(226)으로 전달하는 y좌표 블록은 접속되어 x/y 입력을 3축 다채널 분석기 및 컴퓨터화된 이미지 분석 블럭(233)에 제공한다. 시간 블록(210)은 PICA 타이밍 시스템(228)에서 시간 진폭 변환기(TAC)에 대한 START 입력에 라인(227) 상의 시간 데이터를 공급한다. 테스트 패턴 생성기(240)는 케이블(241) 상의 제어 신호를 샘풀 DUT가 지지되는 스테이지에 공급하고, 라인(242) 상의 트리거 신호를 TAC(231)의 STOP 신호에 공급한다. 라인(227) 상의 시간 신호는 TAC(31)의 START 입력에 전달한다. TAC(231)은 3축 다채널 분석기 및 컴퓨터화된 이미지 분석 블럭(233)에 라인(232) 상의 출력을 제공한다.

전압 및 전류 측정 윈도우 프로세스의 경우와 같이, 광자 방출은 특정 시간 윈도우 내에서만 저장된다. 측정 윈도우 타임 내의 광 자 방출을 한정하는 방법 중 하나로서, 시간 평균 광자 밀도가 해당 위치에서 시간 경과적으로 획득된다. 이벤트 또는 상이한 "광자 측정 윈도우" 동안 모든 광자 방출을 저장하는 것에 관심이 있는 경우, 광자 방출은 데이터 획득 시스템에서 장치의 전류 및 전압의 정보를 사용하여 저장된다.

본 발명은 특성 실시예에 대하여 설명하였지만, 당업자는 본 발명이 첨부된 청구항의 취지 및 범위 내에서 변형 실시됨을, 즉, 상술한 본 발명의 취지 및 범위를 벗어나지 않으면서 형태 및 세부사항에서 변경이 행해질 수 있음을 이해할 것이다. 따라서, 모든 이러한 변화는 본 발명의 범주 내에 있으며 본 발명은 후술하는 청구항의 기술적 사상을 포함한다. 상술한 다양한 양태의 실시예가 조합 및/또는 변형될 수 있다.

상술한 본 발명에 따르면, 광자 방출 시각적 매핑을 에뮬레이트하는 수단을 제공하여 임시 광자 방출 도구로부터 나타낸 광자 방출 신호의 예측 및 직관적 해석을 할 수 있고, 래치업 허용오차를 개선하여 임시 프로세스에서 래치업 평가를 가능하며, 임시 래치업 허용오차를 평가하여 래치업 평가를 동적으로 가능하게 된다.

Claims (27)

1. 피코초 촬상 회로 분석(PICA)/고전류원 시스템을 동작하는 방법에 있어서,

   고전류 펄스 소스로부터의 펄스를 전력이 공급되지 않은 테스트 대상 장치(DUT)에 인가하는 단계;

   상기 DUT로부터의 광자 방출을 검출하기 위해 광센서 수단을 사용하는 단계;

   상기 광센서 수단으로부터 신호를 수신하여 상기 DUT로부터의 광자 방출을 매핑하는 단계; 및

   상기 광자 방출을 상기 DUT의 특징적 형태(features)에 관련시키기 위해 데이터 처리 수단을 사용하는 단계

   를 포함하는 피코초 촬상 회로 분석/고전류원 시스템 동작 방법.
2. 피코초 촬상 회로 분석(PICA)/고전류원 시스템을 동작하는 방법에 있어서,

   고전류 펄스 소스로부터의 펄스를 테스트 대상 장치(DUT)에 인가하는 단계;

   상기 DUT로부터의 광자 방출을 검출하기 위해 광센서 수단을 사용하는 단계;

   상기 광센서 수단으로부터 신호를 수신하여 상기 DUT로부터의 광자 방출을 매핑하는 단계;

   상기 광자 방출을 상기 DUT의 특징적 형태(features)에 관련시키기 위해 데이터 처리 수단을 사용하는 단계; 및

   시간 경과에 따라(경시적으로) 진폭이 증가하는 펄스열을 생성하는 고전류원 수단을 포함하는 피코초 촬상 회로 분석/고전류원 시스템의 동작 방법.
3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.

   제2항에 있어서,

   상기 펄스열은 주기적이거나 비주기적인 것인 피코초 촬상 회로 분석/고전류원 시스템의 동작 방법.
4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.

   제3항에 있어서,

   상기 펄스열이 인체 모델(HBM), 머신 모델(MM), 충전 장치 모델(CDM), 역 충전 장치 모델(RCDM), 소켓 장치 모델(SDM), 충전 케이블 방출 이벤트(CDE), 및 전송선 펄스(TLP)로 이루어지는 그룹에서 선택된 정전기 방출(ESD) 이벤트인 것인 피코초 촬상 회로 분석/고전류원 시스템의 동작 방법.
5. 피코초 촬상 회로 분석(PICA)/고전류원 시스템을 동작하는 방법에 있어서,

   고전류 펄스 소스로부터의 펄스를 테스트 대상 장치(DUT)에 인가하는 단계;

   전류 프로브를 제공하여 상기 DUT에서 전류를 측정하는 단계;

   전압 프로브를 제공하여 상기 DUT에서 전압을 측정하는 단계;

   상기 DUT의 평가를 위해 누설 측정 수단으로 누설 측정을 하는 단계;

   상기 DUT로부터의 광자 방출을 검출하기 위해 광센서 수단을 사용하는 단계;

   상기 광센서 수단으로부터 신호를 수신하여 상기 DUT로부터의 광자 방출을 매핑하는 단계;

   상기 광자 방출을 상기 DUT의 특징적 형태(features)에 관련시키기 위해 데이터 처리 수단을 사용하는 단계; 및

   소정의 방출 데이터가 설정된 후에 상기 고전류 펄스 소스 진폭의 단계적 증가를 실시하는 단계를 포함하되,

   상기 DUT로부터의 광자 방출을 검출하기 위해 광센서 수단을 사용하는 단계는 상기 DUT로부터 시간 경과에 따라 광자 신호 수집 프로세스를 실시하는 단계를 포함하고,

   상기 광센서 수단으로부터 신호를 수신하여 상기 DUT로부터의 광자 방출을 매핑하는 단계는 컴퓨터 지원 설계(CAD) 시스템을 이용하여 칩 매핑 상의 방출을 시각화하는 단계를 포함하고,

   상기 광자 방출을 상기 DUT의 특징적 형태(features)에 관련시키기 위해 데이터 처리 수단을 사용하는 단계는 상기 DUT로부터 전압, 전류, 누설 및 광자 방출을 저장하는 수단을 사용하는 단계, 전압, 전류, 누설 및 광자 측정치를 평균화하기 위한 수단을 사용하는 단계, 광자 세기를 공간적으로 시각화하기 위한 수단을 사용하는 단계 및 상기 DUT로부터 전압, 전류, 누설 및 광자 방출의 측정치를 도시하는 수단을 사용하는 단계를 포함함으로써,

   상기 고전류 펄스와 피코초 촬상 회로 분석이 제공되는 것인 피코초 촬상 회로 분석/고전류원 시스템의 동작 방법.
6. 반도체 칩의 광자 방출 및 고전류 강건성의 평가 방법에 있어서,

   상기 반도체 칩의 패드에 인가될 전기 신호를 설정하는 단계;

   상기 칩에서 전원 D.C. 전압 레벨을 제거하여 상기 칩을 비급전된 상태에 설정하는 단계;

   소정의 펄스 전류 진폭에 대한 고정 펄스폭과 고정된 상승 시간 및 하강 시간을 가지는 펄스를, 상기 반도체 칩의 상기 패드에 생성시키는 펄스열 소스를 제공하는 단계;

   상기 반도체 칩으로부터 제1 주파수 범위의 광 방출을 필터링하여 필터링된 광 방출을 제공하는 단계;

   상기 필터링된 광 방출을 수집하고 적절한 개수의 펄스를 결정하여 분석을 위해 소정의 신호 크기를 제공하는 단계;

   상기 반도체 칩의 기능을 평가하여 파라미터 이동 또는 파괴를 평가하는 단계;

   상기 펄스열의 상기 전류 진폭을 증가시키고 상기 반도체 칩이 파괴할 때까지 상술한 단계들을 반복하는 단계; 및

   제2 필터 주파수 범위에서 상기 모든 단계들을 반복하는 단계를 포함하는 평가 방법.
7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.

   상기 펄스열 소스는 복수의 펄스폭을 갖는 펄스를 제공하는 것인 평가 방법.
8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.

   제6항에 있어서,

   상기 펄스열 소스는 복수의 펄스 상승 시간을 갖는 펄스를 제공하는 평가 방법.
9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.

   제6항에 있어서,

   전자-홀 쌍 재결합을 결정하기 위해 필터를 사용하는 것인 평가 방법.
10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.

    제9항에 있어서,

    상기 필터는 애벌런치 사태를 결정하기 위해 사용되는 것인 평가 방법.
11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.

    제9항에 있어서,

    상기 필터는 rg780 및 bg39인 것인 평가 방법.
12. 피코초 촬상 회로 분석/고전류원 시스템 및 에뮬레이터를 동작하는 방법에 있어서,

    고전류 펄스 소스를 제공하는 단계;

    시간 경과에 따라 광자 신호 수집 프로세스를 제공하는 단계;

    소정의 방출 데이터가 설정된 후에 상기 고전류 펄스 소스 진폭의 단계적 증가를 제공하는 단계;

    컴퓨터 지원 설계(CAD) 시스템을 제공하여 상기 칩 매핑 상의 방출을 시각화하는 단계;

    열전 회로 시뮬레이션을 제공하는 단계;

    포스트 프로세서를 제공하여 광자 방출 레이트를 생성하는 단계;

    시간 경과에 따라 상기 광자 수집 프로세스의 에뮬레이트 매핑을 제공하는 단계;

    상기 실제 광자 매핑과 상기 에뮬레이트된 광자 매핑 사이에 비교기를 제공하는 단계

    를 포함하는 피코초 촬상 회로 분석/고전류원 시스템 및 에뮬레이터 동작 방법.
13. 피코초 촬상 회로 분석/고전류원 시스템을 동작시키기 위해 구현된 컴퓨터 판독가능 프로그램 코드를 갖는 컴퓨터 프로그램을 포함하는 컴퓨터 판독 가능한 기록 매체에 있어서, 상기 컴퓨터 프로그램은

    a) 고전류 펄스 소스를 제공하도록 구성된 프로그램 코드;

    b) 전력이 공급되지 않은 테스트 대상 장치(DUT)로부터 광자 방출을 검출하는 광센서 수단을 사용하도록 구성된 프로그램 코드;

    c) 상기 광센서 수단으로부터의 신호를 수신하여 상기 DUT로부터의 광자 방출을 매핑하도록 구성된 프로그램 코드; 및

    d) 상기 광자 방출을 상기 DUT의 특정된 특성에 관련시키는 데이터 처리 수단을 사용하도록 구성된 프로그램 코드를 포함하는 것인 컴퓨터 판독 가능한 기록 매체.
14. 피코초 촬상 회로 분석/고전류원 시스템을 동작시키기 위해 구현된 컴퓨터 판독가능 프로그램 코드를 갖는 컴퓨터 프로그램을 포함하는 컴퓨터 판독 가능한 기록 매체에 있어서, 상기 컴퓨터 프로그램은

    a) 고전류 펄스 소스를 제공하도록 구성된 프로그램 코드;

    b) 테스트 대상 장치(DUT)로부터 광자 방출을 검출하는 광센서 수단을 사용하도록 구성된 프로그램 코드;

    c) 상기 광센서 수단으로부터의 신호를 수신하여 상기 DUT로부터의 광자 방출을 매핑하도록 구성된 프로그램 코드;

    d) 상기 광자 방출을 상기 DUT의 특정된 특성에 관련시키는 데이터 처리 수단을 사용하도록 구성된 프로그램 코드; 및

    시간 경과에 따라 진폭이 증가하는 펄스열을 생성하는 고전류원 수단을 동작하도록 구성된 프로그램 코드를 포함하는 것인 컴퓨터 판독 가능한 기록 매체.
15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.

    제14항에 있어서,

    상기 펄스열이 주기적 또는 비주기적으로 구성되도록 고안된 프로그램 코드를 포함하는 것인 컴퓨터 판독 가능한 기록 매체.
16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.

    제15항에 있어서,

    상기 펄스열이 인체 모델(HBM), 머신 모델(MM), 충전 장치 모델(CDM), 역 충전 장치 모델(RCDM), 소켓 장치 모델(SDM), 충전 케이블 방출 이벤트(CDE), 및 전송선 펄스(TLP)로 이루어지는 그룹에서 선택된 정전기 방출(ESD) 이벤트인 것인 컴퓨터 판독 가능한 기록 매체.
17. 피코초 촬상 회로 분석/고전류 소스 분석 장치에 있어서,

    전력이 공급되지 않은 테스트 대상 장치(DUT)에 펄스를 인가하는 고전류원 수단;

    DUT로부터의 광자 방출을 검출하는 광센서 수단;

    상기 광 센서 수단으로부터의 신호를 수신하여 상기 DUT로부터의 광자 방출을 매핑하는 데이터 획득 수단; 및

    상기 데이터 획득 수단에 접속되어 상기 광자 방출을 상기 DUT의 특징적 형태에 관련시키는 데이터 처리 수단을 포함하는 피코초 촬상 회로 분석/고전류 소스 분석 장치.
18. 피코초 촬상 회로 분석/고전류 소스 분석 장치에 있어서,

    테스트 대상 장치(DUT)에 펄스를 인가하는 고전류원 수단;

    DUT로부터의 광자 방출을 검출하는 광센서 수단;

    상기 광 센서 수단으로부터의 신호를 수신하여 상기 DUT로부터의 광자 방출을 매핑하는 데이터 획득 수단;

    상기 데이터 획득 수단에 접속되어 상기 광자 방출을 상기 DUT의 특징적 형태에 관련시키는 데이터 처리 수단을 포함하며,

    상기 고전류원 수단은 시간 경과에 따라 진폭이 증가하는 펄스열을 생성하는 것인 피코초 촬상 회로 분석/고전류 소스 분석 장치.
19. 제18항에 있어서,

    상기 펄스열은 주기적 또는 비주기적인 것인 피코초 촬상 회로 분석/고전류 소스 분석 장치.
20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.

    제19항에 있어서,

    상기 펄스열이 인체 모델(HBM), 머신 모델(MM), 충전 장치 모델(CDM), 역 충전 장치 모델(RCDM), 소켓 장치 모델(SDM), 충전 케이블 방출 이벤트(CDE), 및 전송선 펄스(TLP)로 이루어지는 그룹에서 선택된 정전기 방출(ESD) 이벤트인 것인 피코초 촬상 회로 분석/고전류 소스 분석 장치.
21. 제18항에 있어서,

    상기 광자 방출을 장애 전력에 관련시키는 알고리즘이 제공되는 것인 피코초 촬상 회로 분석/고전류 소스 분석 장치.
22. 고전류 펄스 전기 및 피코초 촬상 회로 분석 장치에 있어서,

    펄스 소스;

    상기 펄스 소스로부터 고전압 스위치를 갖는 구조에 이르는 전송선 케이블 - 상기 고전압 스위치는 상기 전송선 케이블에 접속됨 -;

    테스트 대상 장치(DUT)에서 전류를 측정하는 전류 프로브;

    상기 DUT에서 전압을 측정하는 전압 프로브;

    상기 전류 프로브 및 상기 전압 프로브에 연결된 오실로스코프;

    상기 DUT의 누설평가를 수행하는 누설 측정 소스;

    상기 DUT에서의 광자 방출을 수렴하는 광검출기 어레이;

    상기 촬상 검출기로부터 데이터와 오실로스코프 전압 및 전류 신호, 누설 측정을 포함하는 데이터를 수집하기 위해 접속된 데이터 획득 시스템; 및

    시간 경과에 따라 상기 광자 방출의 시각화를 제공하는 수단

    을 포함하는 고전류 펄스 전기 및 피코초 촬상 회로 분석 장치.
23. 피코초 촬상 회로 분석/고전류원 분석 장치를 에뮬레이트하는 장치에 있어서,

    펄스열을 형성하는 고전류원;

    인가된 상기 펄스열에 의한 테스트 대상 장치(DUT)의 광자 방출을 평가하는 수집원;

    상기 광자 방출에 근거하여 칩 매핑을 시각화하는 제1 컴퓨터 지원 설계(CAD) 시스템;

    에뮬레이트된 광자 방출을 구현하기 위해 회로를 시뮬레이트하는 열전 회로 시뮬레이터;

    상기 열전 회로 시뮬레이터로부터 광자 방출을 계산하는 후처리 시스템; 및

    상기 후처리 시스템으로부터 에뮬레이트된 광자 방출을 시각화하는 제2 컴퓨터 지원 설계(CAD) 시스템

    을 포함하는 에뮬레이트 장치.
24. 제23항에 있어서,

    상기 에뮬레이트 장치는 상기 제1 및 제2 CAD 시스템에 방출 에너지용 필터를 제공하는 것인 에뮬레이트 장치.
25. 제23항에 있어서,

    비교기 시스템이 상기 제1 컴퓨터 지원 설계(CAD) 시스템으로부터의 실제 광자 방출 매핑과 상기 에뮬레이트 광자 방출 매핑으로부터의 상기 제2 컴퓨터 지원 설계(CAD) 시스템에서의 광자 방출 매핑을 비교하는 것인 에뮬레이트 장치.
26. 청구항 26은(는) 설정등록료 납부시 포기되었습니다.

    제25항에 있어서,

    상기 에뮬레이트 장치는 상기 제1 및 제2 CAD 시스템에 방출 에너지용 필터를 제공하는 것인 에뮬레이트 장치.
27. 청구항 27은(는) 설정등록료 납부시 포기되었습니다.

    제23항에 있어서,

    제3 CAD 시스템은 상기 광자 방출 매핑으로부터 소정 노드 상의 전류 및 전압을 계산하는 수단을 제공하되, 상기 광자 방출 매핑의 결과는 상기 열전 회로 시뮬레이션 결과와 비교되는 것인 에뮬레이트 장치.

Images