KR100649314B1 - 시뮬레이션용 모델 저항 소자 및 이를 이용한 시뮬레이션 방법 - Google Patents
시뮬레이션용 모델 저항 소자 및 이를 이용한 시뮬레이션 방법 Download PDFInfo
- Publication number
- KR100649314B1 KR100649314B1 KR1020040117526A KR20040117526A KR100649314B1 KR 100649314 B1 KR100649314 B1 KR 100649314B1 KR 1020040117526 A KR1020040117526 A KR 1020040117526A KR 20040117526 A KR20040117526 A KR 20040117526A KR 100649314 B1 KR100649314 B1 KR 100649314B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistance
- equation
- resistance element
- vcr
- simulation
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 저항 소자의 폭과 길이가 변함에 따라 저항 소자에 인가되는 전압에 의존하는 새로운 시뮬레이션용 모델 저항 소자를 제안한다. 본 발명에 따른 시뮬레이션용 모델 저항 소자는 집적회로 소자의 검증에 사용되며, 길이(L)와 폭(W)을 소자 변수로 포함하고 있는 시뮬레이션용 모델 저항 소자로서, 수식 1[Rtotal = Rsh * (L/W) * (1 + f(W, L) * dV)]로 표현되고(여기서, Rtotal은 저항 소자의 전체 저항이며, Rsh는 저항 소자의 단위 면적당 저항이고, dV는 저항 소자 양단의 전위차이며, f(W, L)은 수식 2[Log(abs(VCR)) = a * Log(L) + b]로 표현되는 함수이며, 수식 2에서 VCR은 저항 소자의 길이와 폭에 의존하는 전압에 따른 저항 소자의 변화 계수이며, a는 저항 소자의 서로 다른 폭에 대해 변하는 기울기이고, b는 저항 소자의 서로 다른 폭에 대한 절편이다.
시뮬레이션, SPICE, 저항, 길이와 폭, 전압
Description
도 1은 소자 변수 추출을 설명하기 위한 저항 소자의 길이와 폭을 나타내는 개략도.
도 2는 다양한 크기의 저항 소자에 대해 전압값을 변화시키면서 측정한 단위 저항값의 변동을 보여주는 그래프.
도 3은 저항 소자에 흐르는 전압의 변화가 저항값에 선형적인 영향을 미친다고 가정한 수학식 1에 따른 종래 SPICE 모델을 적용하여 저항값을 계산한 결과를 나타내는 그래프.
도 4는 저항 소자에 흐르는 전압의 변화가 저항값에 비선형적인 영향을 미친다고 가정한 수학식 2에 따른 종래 SPICE 모델을 적용하여 저항값을 계산한 결과를 나타내는 그래프.
도 5는 본 발명에 따른 시뮬레이션용 모델 저항 소자에서 저항의 변화 계수(VCR)를 저항 소자의 길이에 대한 로그 함수로 표현한 그래프.
도 6은 본 발명에 따른 시뮬레이션용 모델 저항 소자에서 저항의 변화 계수가 소자의 폭과 길이에 대해 선형적으로 변할 때의 기울기를 나타내는 그래프.
도 7은 본 발명에 따른 시뮬레이션용 모델 저항 소자에서 저항의 변화 계수가 소자의 폭과 길이에 대해 선형적으로 변할 때의 절편을 나타내는 그래프.
도 8은 본 발명에 따른 시뮬레이션용 모델 저항 소자를 적용하여 저항값을 계산한 결과를 보여주는 그래프.
본 발명은 반도체 집적회로 소자의 시뮬레이션 기술에 관한 것으로서, 좀 더 구체적으로는 저항 소자의 길이와 폭에 의존하는 전압에 따른 저항의 변화 계수를 이용함으로써, 어떠한 크기의 저항 소자에 대해서도 적용할 수 있는 시뮬레이션용 모델 저항 소자 및 이를 이용한 집적회로 소자의 시뮬레이션 방법에 관한 것이다.
반도체 집적회로 소자를 실제로 제조하기 전에 소자가 설계한대로 동작하는 지를 검증하는 시뮬레이션 단계를 거치는 것이 보통이다. SPICE (Simulation Program with Integrated Circuit Emphasis)는 회로의 동작 시뮬레이션에 사용되는 대표적인 프로그램이다. SPICE는 회로 설계에 포함되어 있는 여러 소자들의 동작을 수학적으로 정의하는 수식을 사용하여 회로 모델을 시뮬레이션하여 그 결과를 검증 정보로 제공한다.
종래 기술에 따른 SPICE 모델링에서는 저항 소자를 아래의 수학식 1과 같이 저항 소자에 흐르는 전압의 변화가 저항값에 선형적인 영향을 미친다고 가정하거나, 아래의 수학식 2와 같이 저항 소자에 흐르는 전압의 변화가 저항값에 비선형적(2차 함수)으로 영향을 미친다고 가정한다.
위 수학식 1과 수학식 2에서 Rtotal은 전체 저항, Rsh는 단위 면적당 저항, L은 도 1에 나타낸 저항의 길이, W는 도 1에 나타낸 저항의 폭을 말하며, 수학식 1에서 VC1은 전압이 저항 소자의 저항값에 미치는 선형 계수이고, VC2와 VC3은 수학식 2에서 전압이 저항 소자의 저항값에 미치는 비선형 계수이며, dV는 저항 소자의 양단에서 발생하는 전위차를 말한다.
그러나 이러한 수학식 1과 수학식 2에 따른 모델링과 같이 전압에 따라서 변하는 모델이 저항 소자의 폭과 길이에 관계없이 동일하게 적용되면 정확도가 떨어질 수 있다. 특히, 단위 저항이 크거나 저항의 길이가 길어져서 저항이 큰 경우에는 저항 소자에 흐르는 전압의 변화가 저항값에 큰 영향을 미치므로 SPICE 모델의 정확도가 크게 떨어지게 된다.
도 2에서 보는 것처럼, 다양한 크기의 저항 소자에 대해 전압을 0V에서 60V까지 변화시키면서 단위 면적당 저항(Rsh)을 측정한 결과 측정된 저항값은 전압의 변화에 따라 각각 다르게 변하는 것을 알 수 있다. 즉, 저항 소자는 그 크기에 따라 전압 변화에 따른 저항의 변화도가 다르게 나타난다. 따라서, 이러한 특성을 보이는 저항 소자에 대해 종래와 같은 SPICE 모델을 다양한 크기의 저항 소자에 그대로 적용하면, 이것은 실제 저항 소자의 특성을 제대로 반영하지 못하여 정확한 시뮬레이션 결과를 얻을 수 없게 된다.
예컨대, 저항 소자의 전압값이 전압의 변화에 선형적으로 의존한다고 가정한 위 수학식 1의 모델을 적용하여 저항값을 계산하면, 저항값의 전압 모델이 저항 소자의 크기에 관계없이 동일하게 적용되기 때문에, 도 3의 그래프로 나타낸 것처럼 오차의 최대치가 14.77%나 된다. 도 3에서 X축은 저항 소자의 길이를 0~100㎛까지 변화시킨 값이고, Y축은 저항 소자의 전체 저항을 나타낸다.
이러한 결과는 저항 소자의 전압값이 전압의 변화에 2차 함수로 의존한다고 가정한 수학식 2의 모델을 적용한 경우에도 도 4에서 보는 것과 같은 오차가 발생한다. 도 4에서 X축은 저항 소자의 길이이고 Y축은 전체 저항이다. 길이의 변화에 따른 저항 소자의 폭을 0.5㎛, 1㎛, 2㎛, 5㎛, 10㎛로 하였을 때 전체 저항은 도 4에서 보는 것처럼 실제 저항값과 차이를 보이는데, 특히 저항 소자의 길이가 100㎛이고 폭이 0.5㎛인 저항 소자를 위 수학식 2의 모델을 적용하여 저항값을 계산하면, 오차값의 최대치가 무려 59.97%나 된다.
이러한 종래 SPICE 모델의 오차는 도 3과 도 4에서 보는 것처럼, 단위 저항의 수가 아주 많거나 아주 작은 경우에 더 현저하게 나타나는 것을 알 수 있다. 도 2 내지 도 4의 그래프에서 점으로 표시된 것은 실제 저항값을 측정한 값이고, 실선으로 표시한 것은 저항 모델을 이용하여 저항값을 시뮬레이션 결과이다.
본 발명의 목적은 저항 소자의 특성을 정확하게 반영할 수 있는 시뮬레이션용 모델 저항 소자 및 이를 이용한 집적회로 소자의 시뮬레이션 방법을 제공하는 것이다.
본 발명의 다른 목적은 저항 소자가 어떤 크기인 경우에도 적용이 가능하고 정확도가 높은 시뮬레이션용 모델 저항 소자 및 이를 이용한 집적회로 소자의 시뮬레이션 방법을 제공하는 것이다.
본 발명에서는 저항 소자의 폭과 길이가 변함에 따라 저항 소자에 인가되는 전압에 의존하는 새로운 시뮬레이션용 모델 저항 소자를 제안한다. 본 발명에 따른 시뮬레이션용 모델 저항 소자는 집적회로 소자의 검증에 사용되며, 길이(L)와 폭(W)을 소자 변수로 포함하고 있는 시뮬레이션용 모델 저항 소자로서, 아래의 수식 1로 표현되고,
수식 1 : Rtotal = Rsh * (L/W) * (1 + f(W, L) * dV)
위 수식 1에서 Rtotal은 저항 소자의 전체 저항이며, Rsh는 저항 소자의 단위 면적당 저항이고, dV는 저항 소자 양단의 전위차이며, f(W, L)은 아래의 수식 2로 표현되며,
수식 2 : Log(abs(VCR)) = a * Log(L) + b
위 수식 2에서 VCR은 저항 소자의 길이와 폭에 의존하는 전압에 따른 저항 소자의 변화 계수이며, a는 저항 소자의 서로 다른 폭에 대해 변하는 기울기이고, b는 저항 소자의 서로 다른 폭에 대한 절편인 것을 특징으로 한다.
상기 VCR은 길이와 폭이 다양한 저항 소자 각각에 대해 인가되는 전압이 변 할 때의 저항을 측정하고, 이렇게 측정된 저항값을 전압에 대한 선형 함수로 표현함으로써 구할 수 있다. VCR은 아래의 수식 3으로 표현할 수 있고,
수식 3 : VCR = VC4 * 10(VC5*LogW*LogL + VC6 * Log L + VC7 * Log W + VC8))
위 수식 3에서 VC4~VC8은 전압이 저항 소자의 저항값에 미치는 영향을 나타내는 계수이다.
구현예
이하 도면을 참조로 본 발명의 구체적인 구현예에 대해 설명한다.
본 발명의 구현예에 따르면, 시뮬레이션용 모델 저항 소자는 다음과 같은 과정을 통해 구할 수 있고, 이러한 시뮬레이션용 모델 저항 소자는 집적회로 소자의 동작 검증을 위한 시뮬레이션에 사용된다.
(1) 크기가 다양한 저항 소자 각각에 대해 인가되는 전압이 변할 때의 저항을 측정한다. 각각의 저항 소자 크기마다 측정된 저항값을 전압에 대한 선형 함수로 표현하면, 이 선형 함수의 기울기는 전압에 따라 저항값이 변하는 새로운 변수가 된다. 이 때의 변수를 VCR(Voltage Coefficient of Resistor)이라고 표현하자. VCR은 길이와 폭에 의존하는 전압에 따른 저항의 변화 계수이다.
(2) 각 소자의 크기에 따라 추출된 VCR을 저항 소자의 길이에 대한 로그 함수로 표현하면 도 5와 같은 그래프가 된다. 도 5에서 X축은 저항 소자의 길이를 로그값을 나타내고, Y축은 VCR의 로그값이며, 저항 소자의 폭 0.5㎛, 1㎛, 2㎛, 5 ㎛, 10㎛ 각각에 대한 표현이다. 도 5의 그래프에서 알 수 있는 것처럼, 각각의 저항 소자 폭에 대해서 길이와 VCR에 대한 그래프는 선형적으로 변하는 것을 알 수 있다. 따라서, 수학식 2의 모델은 전압 변수가 소자의 폭(W)과 길이(L)에 대해서 선형적으로 변하는 아래의 수학식 3의 새로운 모델로 표현되어야 한다.
위 수학식 3에서 f(W, L)은 각각의 폭에 대해서 길이와 VCR의 함수로서, 아래의 수학식 4로 정의된다.
(3) 저항 소자의 서로 다른 폭에 대해 변하는 기울기(변수 a)는 도 6과 같이 되고, 이 일차함수는 위 수학식 4의 기울기(변수 a)가 된다.
한편, 각각의 폭에 대한 Y축(VCR 변수)의 절편(변수 b)은 도 7과 같이 되고, 이 일차함수는 위 수학식 4의 절편(변수 b)이 된다.
따라서 도 6로부터 구한 기울기(a)와 도 7로부터 구한 절편(b)을 VCR에 대해 전계하면 새로운 전압 모델로 아래의 수학식 5와 같이 저항 소자의 폭과 길이에 따라 변하는 새로운 모델을 얻을 수 있고, 새로운 저항 소자의 모델은 아래의 수학식 6으로 표현된다.
위 수학식 6에서 보는 것처럼, 본 발명에 따른 시뮬레이션용 모델 저항 소자에는 길이와 폭에 의존하는 전압에 따른 저항의 변화 계수가 포함되어 있기 때문에, 저항 소자의 크기와 길이가 다른 다양한 크기의 저항 소자에 적용하더라도 저항 소자의 전기적 특성을 정확하게 반영할 수 있다.
한편, 수학식 5에서 VC4는 전압 변동에 따른 저항의 증감을 결정하는 상수로서 그 값이 +이면 저항의 증가, 그 값이 -이면 저항의 감소를 의미한다. 또한, VC5는 저항의 폭(W)과 길이(L)의 곱에 의존하는 계수이고, VC6은 저항의 길이(L)에 의존하는 계수이며, VC7은 저항의 폭(W)에 의존하는 계수이고, VC8은 임의의 상수이다.
본 발명에 따른 시뮬레이션용 모델 저항 소자를 적용한 결과는 도 8에 나타나 있다. 도 8에서 X축은 저항 소자의 길이, Y축은 전체 저항이며, 저항 소자의 폭 0.5㎛, 1㎛, 2㎛, 5㎛, 10㎛ 각각에 대한 전체 저항값은 최대 오차가 2.11%에 불과하여 도 2와 도 3에 나타낸 종래 SPICE 모델의 결과와 비교할 때 정확도가 매우 높은 것을 알 수 있다. 도 8의 그래프에서 사각형, 삼각형, 마름모, 원형 등의 점으로 표시한 것은 저항 소자의 저항값을 실제로 측정한 저항값이고, 실선은 본 발명의 시뮬레이션용 모델 저항 소자를 적용하여 계산한 저항값이다.
한편 온도의 변화에 따른 영향은 전압 변화는 거의 없기 때문에, 본 발명의 저항 모델에서 온도와 관련된 변수는 기존 모델 것과 동일하게 적용할 수 있다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
본 발명에 따르면 어떠한 크기의 저항 소자에도 정확하게 적용될 수 있는 시뮬레이션용 모델 저항 소자를 얻을 수 있다.
또한, 본 발명에서는 저항 소자의 폭이나 길이의 변동에 따른 전압 변화를 시뮬레이션용 모델 저항 소자에 정확하게 반영함으로써, 회로 설계의 효율성을 크게 높일 수 있다.
Claims (5)
- 집적회로 소자의 검증에 사용되며, 길이(L)와 폭(W)을 소자 변수로 포함하고 있는 시뮬레이션용 모델 저항 소자로서,아래의 수식 1로 표현되고,수식 1 : Rtotal = Rsh * (L/W) * (1 + f(W, L) * dV)위 수식 1에서 Rtotal은 저항 소자의 전체 저항이며, Rsh는 저항 소자의 단위 면적당 저항이고, dV는 저항 소자 양단의 전위차이며, f(W, L)은 아래의 수식 2로 표현되며,수식 2 : Log(abs(VCR)) = a * Log(L) + b위 수식 2에서 VCR은 저항 소자의 길이와 폭에 의존하는 전압에 따른 저항 소자의 변화 계수이며, a는 저항 소자의 서로 다른 폭에 대해 변하는 기울기이고, b는 저항 소자의 서로 다른 폭에 대한 절편인 것을 특징으로 하는 시뮬레이션용 모델 저항 소자.
- 제1항에서,상기 VCR은 수식 3으로 표현되며,수식 3 : VCR = VC4 * 10(VC5*LogW*LogL + VC6 * Log L + VC7 * Log W + VC8)위 수식 3에서 VC4~VC8는 전압이 저항 소자의 저항값에 미치는 영향을 나타내는 계수인 것을 특징으로 하는 시뮬레이션용 모델 저항 소자.
- 제1항에서,상기 VCR은 길이와 폭이 다양한 저항 소자 각각에 대해 인가되는 전압이 변할 때의 저항을 측정하고, 이렇게 측정된 저항값을 전압에 대한 선형 함수로 표현함으로써 구하는 것을 특징으로 하는 시뮬레이션용 모델 저항 소자.
- 길이(L)와 폭(W)을 소자 변수로 포함하는 저항 소자를 포함하는 집적회로 소자의 시뮬레이션 방법으로서,아래의 수식 1로 표현되고,수식 1 : Rtotal = Rsh * (L/W) * (1 + f(W, L) * dV)위 수식 1에서 Rtotal은 저항 소자의 전체 저항이며, Rsh는 저항 소자의 단위 면적당 저항이고, dV는 저항 소자 양단의 전위차이며, f(W, L)은 아래의 수식 2로 표현되며,수식 2 : Log(abs(VCR)) = a * Log(L) + b위 수식 2에서 VCR은 저항 소자의 길이와 폭에 의존하는 전압에 따른 저항 소자의 변화 계수이며, a는 저항 소자의 서로 다른 폭에 대해 변하는 기울기이고, b는 저항 소자의 서로 다른 폭에 대한 절편인 것을 특징으로 하는 시뮬레이션용 모델 저항 소자를 사용하는 시뮬레이션 방법.
- 제4항에서,상기 VCR은 수식 3으로 표현되며,수식 3 : VCR = VC4 * 10(VC5*LogW*LogL + VC6 * Log L + VC7 * Log W + VC8)위 수식 3에서 VC4, VC5, VC6, VC7 및 VC8은 전압이 저항 소자의 저항값에 미치는 영향을 나타내는 계수인 것을 특징으로 하는 시뮬레이션 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040117526A KR100649314B1 (ko) | 2004-12-30 | 2004-12-30 | 시뮬레이션용 모델 저항 소자 및 이를 이용한 시뮬레이션 방법 |
JP2005352407A JP4260161B2 (ja) | 2004-12-30 | 2005-12-06 | 半導体集積回路のシミュレーション方法 |
US11/324,045 US7546231B2 (en) | 2004-12-30 | 2005-12-29 | Method of simulating semiconductor integrated circuit |
DE102005063117A DE102005063117A1 (de) | 2004-12-30 | 2005-12-30 | Methode zur Simulation eines Halbleiter-Schaltkreises |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040117526A KR100649314B1 (ko) | 2004-12-30 | 2004-12-30 | 시뮬레이션용 모델 저항 소자 및 이를 이용한 시뮬레이션 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060079377A KR20060079377A (ko) | 2006-07-06 |
KR100649314B1 true KR100649314B1 (ko) | 2006-11-24 |
Family
ID=36640111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040117526A KR100649314B1 (ko) | 2004-12-30 | 2004-12-30 | 시뮬레이션용 모델 저항 소자 및 이를 이용한 시뮬레이션 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7546231B2 (ko) |
JP (1) | JP4260161B2 (ko) |
KR (1) | KR100649314B1 (ko) |
DE (1) | DE102005063117A1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10651170B2 (en) * | 2017-07-11 | 2020-05-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Isolated wells for resistor devices |
CN112084740B (zh) * | 2020-09-17 | 2022-06-21 | 南京华大九天科技有限公司 | 一种电阻模型建模方法 |
CN116611380A (zh) * | 2023-07-19 | 2023-08-18 | 粤芯半导体技术股份有限公司 | 电阻阻值计算方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000137742A (ja) | 1998-10-30 | 2000-05-16 | Nec Corp | Emiシミュレーション用lsi電源系モデル及びemiシミュレータ |
JP2002304434A (ja) | 2001-04-06 | 2002-10-18 | Nec Corp | Emiシミュレーション用半導体集積回路電源モデルの作成方法、装置及びプログラム |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5379231A (en) * | 1992-05-29 | 1995-01-03 | University Of Texas System | Method and apparatus for simulating a microelectric interconnect circuit |
US5596506A (en) * | 1995-02-09 | 1997-01-21 | Unisys Corporation | Method of fabricating IC chips with equation estimated peak crosstalk voltages being less than noise margin |
JP4001449B2 (ja) * | 2000-03-08 | 2007-10-31 | 松下電器産業株式会社 | 不要輻射解析方法 |
US6861834B2 (en) * | 2000-10-26 | 2005-03-01 | Broadcom Corporation | System and method for measuring the power consumed by a circuit on a printed circuit board |
US7012306B2 (en) * | 2001-03-07 | 2006-03-14 | Acreo Ab | Electrochemical device |
JP2003141205A (ja) * | 2001-10-31 | 2003-05-16 | Fujitsu Ltd | モデル解析方法及び装置、コンピュータプログラム並びに記憶媒体 |
US6910194B2 (en) * | 2002-07-19 | 2005-06-21 | Agilent Technologies, Inc. | Systems and methods for timing a linear data path element during signal-timing verification of an integrated circuit design |
JP2004062346A (ja) | 2002-07-25 | 2004-02-26 | Matsushita Electric Ind Co Ltd | デバイスサイズの自動決定装置および方法 |
US7487064B2 (en) * | 2003-07-18 | 2009-02-03 | Chartered Semiconductor Manufacturing, Ltd. | Method for detecting and monitoring defects |
US7039888B2 (en) * | 2003-12-04 | 2006-05-02 | Texas Instruments Incorporated | Modeling process for integrated circuit film resistors |
JP2005190328A (ja) * | 2003-12-26 | 2005-07-14 | Renesas Technology Corp | 記録媒体及び回路シミュレーション方法 |
US6943578B1 (en) * | 2004-03-31 | 2005-09-13 | International Business Machines Corporation | Method and application of PICA (picosecond imaging circuit analysis) for high current pulsed phenomena |
-
2004
- 2004-12-30 KR KR1020040117526A patent/KR100649314B1/ko not_active IP Right Cessation
-
2005
- 2005-12-06 JP JP2005352407A patent/JP4260161B2/ja not_active Expired - Fee Related
- 2005-12-29 US US11/324,045 patent/US7546231B2/en not_active Expired - Fee Related
- 2005-12-30 DE DE102005063117A patent/DE102005063117A1/de not_active Ceased
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000137742A (ja) | 1998-10-30 | 2000-05-16 | Nec Corp | Emiシミュレーション用lsi電源系モデル及びemiシミュレータ |
JP2002304434A (ja) | 2001-04-06 | 2002-10-18 | Nec Corp | Emiシミュレーション用半導体集積回路電源モデルの作成方法、装置及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2006190264A (ja) | 2006-07-20 |
DE102005063117A1 (de) | 2006-09-28 |
US7546231B2 (en) | 2009-06-09 |
JP4260161B2 (ja) | 2009-04-30 |
KR20060079377A (ko) | 2006-07-06 |
US20060146460A1 (en) | 2006-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8249838B2 (en) | Method and apparatus for modeling memristor devices | |
US20170061313A1 (en) | System and Method for Estimating a Performance Metric | |
CN109711037B (zh) | 电阻模型及其提取方法 | |
WO2006069745A1 (de) | Verfahren zum korrigieren einer durch eine elektrische spannungsmessung indirekt durchgeführten elektrischen strommessung | |
Blatt et al. | Mathematical model for numerical simulation of current density in microvaristor filled insulation materials | |
KR100649314B1 (ko) | 시뮬레이션용 모델 저항 소자 및 이를 이용한 시뮬레이션 방법 | |
Gustavsson | Evaluation and simulation of black-box arc models for high-voltage circuit-breakers | |
CN103810316A (zh) | 降低寄生失配的方法 | |
US7288947B2 (en) | Method for simulating resistor characteristics at high electric fields | |
US20020167034A1 (en) | Semiconductor device evaluation method and apparatus, semiconductor device manufacturing control method, semiconductor device manufacturing method, and recording medium | |
US7212934B1 (en) | String resistance detector | |
Rathore et al. | A Compact Model for the Variable Switching Dynamics of HfO 2 Memristors | |
Mao et al. | Assessing the reliability of linear dynamic transformer thermal modelling | |
KR100403624B1 (ko) | 개선된 spice 모델 파라미터 추출방법. | |
US7298160B2 (en) | Method of measuring gate capacitance by correcting dissipation factor error | |
Zhu et al. | A fast simulation method to measure the circuit nonlinearity | |
Huynh et al. | Efficient test set design for analog and mixed-signal circuits and systems | |
Zhang et al. | Rainflow Counting Based Block Cycle Development for Fatigue Analysis using Nonlinear Stress Approach | |
Stosch et al. | A new statistical approach to thermal conductivity evaluation of transient hot-wire and transient hot-strip signals | |
Sánchez et al. | Feature selective validation applied to the comparison of calibration data | |
Rekik et al. | Test and calibration of MEMS convective accelerometers with a fully electrical setup | |
KR20000027715A (ko) | 제너 다이오드에 대한 회로 시뮬레이션 방법, 이를 기록한 기록매체 및 회로 시뮬레이션 접근을 이용하는 반도체장치 제조방법 | |
Pertoll et al. | Automatic Creation of TVS SPICE Models for ESD System Level Simulations | |
Dai et al. | The influence of voltage variations on estimated load parameters | |
Desoete et al. | A fast and flexible thermal simulation tool validated on smart power devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |