JP2010133929A - 欠陥解析装置,および欠陥解析方法 - Google Patents

欠陥解析装置,および欠陥解析方法 Download PDF

Info

Publication number
JP2010133929A
JP2010133929A JP2009204848A JP2009204848A JP2010133929A JP 2010133929 A JP2010133929 A JP 2010133929A JP 2009204848 A JP2009204848 A JP 2009204848A JP 2009204848 A JP2009204848 A JP 2009204848A JP 2010133929 A JP2010133929 A JP 2010133929A
Authority
JP
Japan
Prior art keywords
defect
semiconductor wafer
features
feature
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009204848A
Other languages
English (en)
Inventor
Yasuyuki Yamada
康之 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009204848A priority Critical patent/JP2010133929A/ja
Publication of JP2010133929A publication Critical patent/JP2010133929A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • G01N21/95607Inspecting patterns on the surface of objects using a comparative method
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/40Analysis of texture
    • G06T7/41Analysis of texture based on statistical description of texture
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Analytical Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical & Material Sciences (AREA)
  • Quality & Reliability (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Probability & Statistics with Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

【課題】標準データの取得が容易な欠陥解析装置,および欠陥解析方法を提供する。
【解決手段】欠陥解析装置は,半導体ウエハへの所定の処理に対応する処理パターンの情報を含むデータを記憶する記憶部と,複数の標本箇所それぞれでの前記処理パターンの特徴を抽出する第1の抽出部と,前記複数の標本箇所における,特徴と頻度の第1の対応関係を導出する第1の導出部と,半導体ウエハから検出された,複数の欠陥箇所それぞれでの前記処理パターンの特徴を抽出する第2の抽出部と,前記複数の欠陥箇所における,特徴と頻度の第2の対応関係を導出する第2の導出部と,前記第1,第2の対応関係に基づき,標本箇所と欠陥箇所とで,頻度が乖離する特徴を検出する検出部と,を具備する。
【選択図】図1

Description

本発明は,半導体装置の欠陥を解析する欠陥解析装置,および欠陥解析方法に関する。
半導体ウエハへの成膜等の工程によりIC,LSI等の半導体装置が作成される。このとき,半導体装置の歩留まりを向上するために,不良品の発生原因を特定するための技術が公開されている(例えば,特許文献1参照)。
ところで,不良品の発生原因を特定する際に,検査データを標準データと比較することが多い。標準データと大きく異なる検査データは,不良の発生に対応すると考えられる。一般的には,不良の発生頻度が小さいときの検査データを集積し,それを標準データとして用いることが多い。
しかしながら,標準データの取得が困難な場合がある。例えば,新規プロセス立ち上げ時のように,システマチック欠陥が欠陥の大部分を占めるような状況である。このときには,何を標準データとするかの判定が困難となる。
特開2006−351723号公報
上記に鑑み,本発明は標準データの取得が容易な欠陥解析装置,および欠陥解析方法を提供することを目的とする。
本発明の一態様に係る欠陥解析装置は,半導体ウエハへの所定の処理に対応する処理パターンの情報を含むデータを記憶する記憶部と,複数の標本箇所それぞれでの前記処理パターンの特徴を抽出する第1の抽出部と,前記複数の標本箇所における,特徴と頻度の第1の対応関係を導出する第1の導出部と,半導体ウエハから検出された,複数の欠陥箇所それぞれでの前記処理パターンの特徴を抽出する第2の抽出部と,前記複数の欠陥箇所における,特徴と頻度の第2の対応関係を導出する第2の導出部と,前記第1,第2の対応関係に基づき,標本箇所と欠陥箇所とで,頻度が乖離する特徴を検出する検出部と,を具備することを特徴とする。
本発明の一態様に係る欠陥解析方法は,複数の標本箇所それぞれでの,半導体ウエハへの所定の処理に対応する処理パターンの特徴を抽出するステップと,前記複数の標本箇所における,特徴と頻度の第1の対応関係を導出するステップと,半導体ウエハから検出された,複数の欠陥箇所それぞれでの前記処理パターンの特徴を抽出するステップと,前記複数の欠陥箇所における,特徴と頻度の第2の対応関係を導出するステップと,前記第1,第2の対応関係に基づき,標本箇所と欠陥箇所とで,頻度が乖離する特徴を検出するステップと,を具備することを特徴とする。
本発明によれば,標準データの取得が容易な欠陥解析装置,および欠陥解析方法を提供できる。
本発明の一実施形態に係る検査システム100を表すブロック図である。 半導体ウエハWと欠陥箇所Pdとの対応関係を表す図である。 半導体チップCと欠陥箇所Pdとの対応関係を表す図である。 分布導出部132Bによって導出された特徴の頻度分布の一例を表す図である。 半導体チップCと標本箇所Psの関係の一例を表す図である。 半導体チップC上の単位領域Au,標本箇所Psの関係の一例を表す図である。 乖離検出部134Bでの特徴の抽出を説明するための図である。 検査システム100の動作手順の一例を表すフロー図である。
以下,図面を参照して,本発明の実施の形態を詳細に説明する。
図1は本発明の一実施形態に係る検査システム100を表すブロック図である。検査システム100では,半導体ウエハの欠陥箇所および標本箇所での設計データの特徴を抽出し,それぞれでの特徴の頻度分布を導出する。さらに,これらの欠陥箇所および標本箇所での特徴の頻度分布を比較し,頻度の乖離が大きい特徴を検出する。検査システム100は,半導体製造工程を検査するものであり,検査装置110,検査データサーバ120,設計データサーバ130,端末140,ネットワークNWを有する。
検査装置110は,半導体装置,あるいは半導体装置を製造するための半導体ウエハを検査する。
半導体ウエハは,IC(Integrated Circuit),LSI(Large Scale Integrated Circuit)等の半導体装置を製造するために用いられる。図示しない半導体製造装置によって半導体ウエハに,多数の処理をなすことで,半導体装置が製造される。例えば,次のような処理が挙げられる。
(1)膜の形成:例えば,CVD(Chemical Vapor Deposition)装置,PVD(Physical Vapor Deposition)装置(蒸着装置,スパッタリング装置等)によって,半導体ウエハ上に金属,半導体,絶縁体等の膜が形成される
(2)レジストの形成:例えば,スピンコータにより,形成された膜をエッチング材料から保護するためのレジストの層が半導体ウエハ上に形成される
(3)露光・現像:例えば,ステッパにより,レジストを露光し,反応させる。このとき,レチクル(フォトマスク)を用いて,レジストをパターン状に露光させる。その後,現像液等を用いて,露光したレジストを現像することで,レジストをパターニングする。
(4)エッチング:パターニングされたレジストをマスク(エッチングマスク)として,エッチング材料(液体,気体)によって膜をエッチングし,パターニングする。例えば,配線が形成される。
(5)ダイシング:ダイシングブレード等を用いて,半導体ウエハを複数の小片(半導体チップ)に分割する(ダイシング)。多くの場合,複数の半導体チップそれぞれに半導体装置が形成される。
このような工程を経た半導体ウエハ(あるいは半導体チップ)は,パターニングされた複数の層(レイヤ,例えば,半導体層,配線層等)を有する。半導体ウエハの各層のパターン(ウエハパターン)が所定の目標パターン(一種の処理パターン)と一致するように,レチクル(フォトマスク)のパターン(レチクルパターン)が定められる。露光時の光近接効果(Optical Proximity Effect;OPE),およびエッチング時のサイドエッチング等のために,ウエハパターンはレチクルパターンと異なる。即ち,光近接効果,サイドエッチング等の影響を考慮し,レチクルパターンが決定される。例えば,光近接効果を考慮し,レチクルパターンに光近接効果補正(Optical Proximity Correction;OPC)が施される。
検査装置110は,例えば,光学的手法により,半導体ウエハの各層でのパターンを検査する。例えば,半導体ウエハをCCD等の撮像装置で撮像し,各層の撮像パターン(撮像された画像)を所定の参照パターン(参照画像)と比較し,パターン間で一致しない箇所を欠陥(不良)として検出する。例えば,画像処理によって画像間での差分(差分画像)を求めることで,欠陥箇所を検出できる。なお,検査装置110は参照画像を記憶している。参照画像には,例えば,目標パターンを用いることができる。
図2は,半導体ウエハWと欠陥箇所Pdとの対応関係を表す図である。半導体ウエハW上の欠陥箇所Pdが表される。半導体ウエハWは,各半導体チップCに対応する領域(チップ領域)Acに区分されている。
図3は,半導体チップC(チップ領域Ac)と欠陥箇所Pdとの対応関係を表す図である。子細に見ると,チップ領域Acは検査装置110での検査の対象となる領域(検査領域At)と検査の対象とならない領域(非検査領域An)に区分される。判りやすさのために,本図では非検査領域Anにハッチングが施されている。欠陥箇所Pdは検査領域Atにのみ配置される。非検査領域Anは,例えば,半導体装置の動作に影響を与えないために,欠陥の検査が不要な領域である。例えば,半導体ウエハWが切断されて半導体チップCに区分される(ダイシング)ことから,チップ領域Acの周囲には,切断のためのマージン(切断しろ)が確保される。なお,この検査領域At,非検査領域Anの境界は,半導体ウエハWの各層で,必ずしも一致しない。
図3に示されるように,検査装置110は,非検査領域An中の欠陥を検出しない。例えば,非検査領域Anを除外して,差分画像を算出する。なお,差分画像の算出時には非検査領域Anを除外せず,欠陥箇所の検出時に非検査領域Anを除外しても良い。なお,検査装置110は検査領域Atの範囲を表す座標を記憶している。
検査装置110は,検出された欠陥箇所Pdの位置(座標)を算出する。例えば,半導体ウエハWの中心を原点とする2次元の座標(x,y)によって,欠陥箇所Pdの位置を示すことができる。また,検査装置110は,検出された欠陥箇所Pdの大きさを算出する。
半導体ウエハの各層でのパターンを検査するため,半導体ウエハの各層でのエッチングに対応して,半導体ウエハWをサンプリングすることが考えられる。例えば,半導体ウエハの各層でのエッチングの度に,1つのロットから1または複数の半導体ウエハを取り出して,検査装置110で検査する。
以上のように,検査装置110は,半導体ウエハの各層毎に参照画像および検査領域Atの情報を有し,撮像された画像と参照画像を比較することで,各層毎にパターンの不良箇所(欠陥箇所)およびその大きさを検出する。
検査データサーバ120は,検査装置110の検査結果を保持するためのサーバコンピュータである。検査データサーバ120は,ネットワークNWを介して検査装置110とアクセスし,検査結果(欠陥箇所Pdの情報)を検査データベース(DB)121に保持する。
検査DB121は,ハードディスク等の記憶装置であり,検査データサーバ120の内部または外部に設置される。検査DB121は,例えば,欠陥箇所Pdおよび検査領域Atの情報を保持する。欠陥箇所Pdの情報には,欠陥箇所の個数,座標,大きさが含められる。検査領域Atの情報は,検査対象となる検査領域Atの範囲を表す座標である。
設計データサーバ130は,半導体装置を製造するための設計データを処理するためのサーバコンピュータであり,設計データベース(DB)131,検査データ処理ユニット132,標準データ処理ユニット133,判定ユニット134,ユーザインタフェース(UI)提供部135を有する。設計データサーバ130は欠陥解析装置として機能する。
設計DB131は,ハードディスク等の記憶装置であり,設計データサーバ130の内部または外部に設置される。設計DB131は,設計データを保持するものであり,半導体ウエハへの所定の処理に対応する処理パターンの情報を含むデータを記憶する記憶部として機能する。
設計データは,半導体ウエハの各層のパターン設計のためのデータであり,半導体ウエハのパターニングの目標となる目標パターン(一種の処理パターン)の情報を含む。既述のように,ウエハパターンがこの処理パターンと一致するように,レチクルパターンが定められる。
後述のように,設計データから半導体ウエハ上の各座標における特徴を抽出できる。これは,その座標近傍でのパターンの特徴を意味し,特徴量と特徴図形とに区分できる。特徴量は,パターンの定量的な特徴であり,例えば,最小線幅,最大線幅,最小スペース幅,最大スペース幅,被覆率,周囲長,頂点数,方向性である。
最小線幅,最大線幅はそれぞれ残部の幅の最小値,最大値である。
最小スペース幅,最大スペース幅はそれぞれ開口部の幅の最小値,最大値である。
被覆率Rは,残部が占める面積の割合Rである(R=S1/(S0+S1),S1:残部の面積,S0:開口部の面積)。
周囲長は,パターンの境界の長さの総和である。
頂点数は,パターンの頂点の数である。
方向性は,パターン(境界)の方向,例えば,縦方向,横方向である。
特徴図形は,パターンの図形(形状)上の特徴であり,開口部(エッチングされた領域)あるいは残部(エッチングされずに残った領域)の形状(パターン形状)が例えば,矩形状,円弧状,線状,T字状のいずれかに分類されるかを意味する。
検査データ処理ユニット132は,検査データを処理して,欠陥箇所Pdにおける設計データの特徴の頻度分布を導出するものであり,特徴抽出部132A,分布導出部132Bを有する。
特徴抽出部132Aは,半導体ウエハの欠陥箇所(欠陥が検出された座標)それぞれの近傍での設計データの特徴を抽出する。例えば,欠陥箇所の座標を中心とする所定領域(特徴抽出領域)での設計データの特徴を抽出する。前述のように,設計データの特徴には特徴量,特徴図形が含まれる。特徴抽出部132Aは,複数の欠陥箇所それぞれでの処理パターンの特徴を抽出する第2の抽出部として機能する。
分布導出部132Bは,特徴抽出部132Aで抽出された特徴の頻度分布(欠陥箇所Pdでの特徴の頻度分布(検査対象頻度分布))を導出する。図4は,分布導出部132Bによって導出された特徴の頻度分布の一例を表す図である。特徴Pに対応して,その特徴の頻度Fが表される。例えば,最小線幅に対する欠陥箇所の出現頻度が表される。分布導出部132Bは,特徴と頻度の第2の対応関係を導出する第2の導出部として機能する。
標準データ処理ユニット133は,標本箇所Psにおける設計データの特徴の頻度分布を導出するものであり,特徴抽出部133A,分布導出部133Bを有する。
特徴抽出部133Aは,半導体ウエハの検査領域At内の標本箇所(標本とする座標)を決定し,それぞれの標本箇所の近傍での設計データの特徴を抽出する。例えば,標本箇所の座標を中心とする所定領域(特徴抽出領域)での設計データの特徴を抽出する。特徴抽出部133Aは,複数の標本箇所それぞれでの処理パターンの特徴を抽出する第1の抽出部として機能する。
図5は,半導体チップCと標本箇所Psの関係の一例を表す図である。検査領域At内に標本箇所Psが縦横ほぼ等間隔に配置されている。
ここで,半導体チップ毎に検査領域Atを適宜に区分し(例えば,100×100の領域に区分),これら区分された領域(単位領域)に対応して標本箇所Psを設定することができる。図6は,半導体チップC上の単位領域Au,標本箇所Psの関係の一例を表す図である。単位領域Auそれぞれに標本箇所Psが割り当てられる。但し,標本箇所Ps自体の配置は図5と同様である。
このように,検査領域Atを単位領域Auに区分した場合,単位領域Auとの関係で標本箇所Psを選択することができる。例えば,(1)単位領域Auの全てに標本箇所Psを割り当てる(全面パターンサーチ),あるいは(2)単位領域Auから適宜に標本箇所Psを選択する(空間サンプリング)。空間サンプリングの場合,標本箇所Psが割り当てられない単位領域Auが存在することになる。この選択は,ランダム,一定間隔(周期的)のいずれを採用しても良い。
ここで,検査データを利用して標本箇所Psを選択することが可能である。例えば,検査データを利用して標本箇所Psの個数や座標を決定する。標本箇所Psの個数が欠陥箇所Pdの個数以上(同等または大)となるように,標本箇所Psを選択することができる。また,欠陥箇所Pdの出現頻度の大きい領域を除外するように,標本箇所Psを選択することができる。
分布導出部133Bは,特徴抽出部133Aで抽出された特徴の頻度分布(標本箇所での特徴の頻度分布(標準頻度分布))を導出する。なお,特徴の出現確率の知見がある場合は,それを利用して,標準頻度分布を生成しても良い。分布導出部133Bは,特徴と頻度の第1の対応関係を導出する第1の導出部として機能する。
判定ユニット134は,設計データの異常を判定するものであり,分布比較部134A,乖離検出部134Bを有する。
分布比較部134Aは,分布導出部132B,133Bそれぞれで導出された特徴の頻度分布(欠陥箇所,標本箇所での頻度分布)を比較する。
乖離検出部134Bは,比較した頻度分布で,頻度の相違が大きい(乖離する)特徴を検出する。乖離検出部134Bは,標本箇所と欠陥箇所とで,頻度が乖離する特徴を検出する検出部として機能する。
乖離検出部134Bは,例えば,頻度の値の差の絶対値が所定の閾値より大きな特徴を検出する。図7は,乖離検出部134Bでの特徴の検出を説明するための図である。欠陥箇所での頻度分布F1(P),標本箇所での頻度分布F0(P)がグラフとして表されている。頻度分布F1(P),F0(P)の差(ΔF(P)=F1(P)−F0(P))が閾値より大きい特徴P(例えば,最小配線幅の値)が検出される。乖離検出部134Bは,頻度の値の差の絶対値ではなく,統計的手法(例えば,Χ(カイ)二乗検定)を用いて,特徴を検出しても良い。この場合,この特徴は,これら頻度分布間で統計的有意差を有する。
このとき検出された特徴が欠陥の発生の原因となっていると考えられる。設計データの特徴が欠陥と関連づけられることになる。このように,設計データの特徴と関連づけられる欠陥は,いわゆるシステマチック欠陥である。システマチック欠陥は,設計データと関連して生じる欠陥である。例えば,光近接効果やサイドエッチング等の関係で,設計上の余裕の不足に起因して,システマチック欠陥が生じる。なお,例えば,偶発的な異物(パーティクル等)の混入によって,設計データと無関係に生じる欠陥をランダム欠陥という。
以上の欠陥箇所Pdと標本箇所Psで乖離の大きい特徴(乖離特徴)の検出は,特徴の種別毎に実行できる。例えば,最小線幅,最大線幅,最小スペース幅,最大スペース幅,被覆率,周囲長,頂点数,方向性,パターンの形状のそれぞれについて,乖離特徴を抽出できる。
UI提供部135は,端末140の画面への操作メニューの表示等ユーザインタフェースを提供する。
端末140は,検査装置110,検査データサーバ120,設計データサーバ130を操作するためのコンピュータ端末である。
ネットワークNWは,検査装置110,検査データサーバ120,設計データサーバ130,端末140を接続し,通信を可能とする。
(検査システム100の動作)
検査システム100の動作を説明する。図8は,検査システム100の動作手順の一例を表すフロー図である。
(1)半導体ウエハの検査(ステップS11)
検査装置110が半導体ウエハを検査する。検査装置110は,半導体ウエハの各層でのパターン(ウエハパターン)を処理パターンと比較し,半導体ウエハ上のパターンの欠陥を検出する。また,欠陥の座標,サイズを特定し,検査データとする。検査データ(欠陥座標,欠陥サイズ)は,検査装置110から検査データサーバ120に送られ,検査DB121に保持される。
(2)欠陥箇所の座標の読み出し(ステップS12)
設計データサーバ130が,検査データサーバ120から欠陥箇所および検査領域の座標を読み出す。
(3)欠陥箇所における特徴の頻度分布の導出(ステップS13A〜S15A)
欠陥箇所における特徴の頻度分布が導出される。具体的には,次の様な手順で頻度分布を導出できる。特徴抽出部132Aは,設計DB131から,欠陥箇所と対応する設計データ(欠陥座標近傍の設計データ)を抜き出す。特徴抽出部132Aは,抜き出した設計データの全体又は一部をもとに,所定の種別の特徴(例えば,最小配線幅)を抽出する。分布導出部132Bは所定の種別の特徴の頻度分布を導出する。
(4)標本箇所における特徴の頻度分布の導出(ステップS13B〜S15B)
標本箇所における特徴の頻度分布が導出される。具体的には,次の様な手順で頻度分布を導出できる。特徴抽出部133Aは,検査対象領域から標本箇所の座標を選択する。特徴抽出部133Aは,設計DB131から,標本箇所と対応する設計データ(標本座標近傍の設計データ)を抜き出す。特徴抽出部133Aは,抜き出した設計データの全体又は一部をもとに,所定の種別の特徴(例えば,最小配線幅)を抽出する。分布導出部133Bは所定の種別の特徴の頻度分布を導出する。
欠陥箇所または標本箇所での頻度は,その特徴に対応する欠陥箇所または標本箇所の個数を用いることができる。なお,欠陥箇所と標本箇所の個数が異なる場合には,双方を正規化することで,母数が違う分布同士を比較可能となる。
なお,複数の半導体ウエハWの欠陥を連続して分析する場合,標本箇所における特徴の頻度分布が導出された後,この頻度分布を記憶しておくことで,再度の導出を不要とすることができる。
(5)頻度分布の比較・頻度が乖離する特徴の検出(ステップS16,S17)
欠陥箇所および標本箇所での頻度分布を比較し,乖離する特徴を検出する。欠陥が発生し易い特徴およびそのときの乖離の大きさを検出できる。検出された特徴等は端末140に送信される。
この結果,半導体ウエハWの欠陥が,設計データでのどの特徴と関連するか,および関連性の大きさを判定することが可能となる。その関連性の大きさによって,関連した特徴の欠陥検査が行われた工程条件における設計マージンを判定することが可能となる。
乖離する特徴が抽出されたとき,各工程へのフィードバックなどの措置をとることが出来る。また,欠陥検査が行われた工程条件における,設計のマージンを判定することにより,各工程,または設計へのフィードバックが可能になる。
以上のように,半導体装置の製造工程において,工程の異常を迅速に検出し,各工程への迅速な情報伝達により,歩留の損失を最小限に抑えることが可能になる。また,設計データを用いて異常となる特徴(乖離特徴)を検出することにより,新規プロセスの急峻な立ち上げが可能となる。また,ある工程条件における設計マージンを算出することが出来るようになるため,製造容易性を考慮した設計が可能となる。
(その他の実施形態)
本発明の実施形態は上記の実施形態に限られず拡張,変更可能であり,拡張,変更した実施形態も本発明の技術的範囲に含まれる。
例えば,複数の検査対象のウエハでの歩留が,標準的なウエハでの歩留より小さいことがある。この場合,その対象検査において閾値以上に特徴量が異なる乖離部分(乖離特徴)が複数検出されれば,統計的手法(例えば,分散分析)を用いて,影響の大きい乖離部分を判定し,歩留への影響をモデル化することが可能である。
上記実施形態では,半導体ウエハのエッチング時の欠陥を問題としている(処理工程として,エッチングを扱っている)。このため,エッチングの目標パターンを処理パターンとしている。ここで,問題とする処理工程および問題の分析の仕方によって,処理パターンとして種々のものを選択することが可能である。
例えば,半導体ウエハへの不純物ドーピングを問題にするのであれば,ドーピングパターン(半導体ウエハ上での不純物の分布の目標を表すパターン)を処理パターンとすることが好ましい。このようにすると,ドーピングに起因するシステマチック欠陥の分析が可能となる。
半導体ウエハへの露光を問題にする場合,光近接効果補正(Optical Proximity Correction;OPC)されたフォトマスク用のパターンを処理パターンとすることで,光近接効果補正の適否に起因するシステマチック欠陥の分析が可能となる。また,フォトマスク自体のパターンを処理パターンとすることで,フォトマスクによる露光の適否に起因するシステマチック欠陥の分析が可能となる。
上記実施形態では,検査装置110での参照パターンと特徴抽出部132Aでの処理パターンが表す対象が一致している(いずれも半導体ウエハのエッチング状態を表している)。この場合,半導体ウエハへの所定の処理(ここでは,エッチング)の直後にエッチング状態を検査して欠陥箇所Pdを検出し,欠陥箇所Pdにおけるエッチングの目標パターンの特徴を抽出する。この結果,所定の処理(ここでは,エッチング)と欠陥の発生との直接的な対応関係が導出されることになる。
これに対して,検査装置110での検査内容と異なる処理パターンを用いることも可能である。即ち,検査装置110での参照パターンと特徴抽出部132Aでの処理パターンが互いに異なるものを表わしても良い。この場合,所定の処理(処理パターンに対応)と検査(参照パターンに対応)のタイミングが対応しない可能性が大きい。即ち,検査の直前での処理ではなく,より前の処理あるいは後の処理に対応する処理パターンを用いて特徴を抽出することになる。
検査の直前より前の処理に対応する処理パターンを用いる例として,次が挙げられる。即ち,所定の処理の直後での検査が困難で,かつこの処理に起因するシステマチック欠陥の分析が必要な場合である。この場合,所定の処理と欠陥の発生との間接的な対応関係が導出されることになる。
検査後の所定の処理に対応する処理パターンを用いる例として,次が挙げられる。即ち,後の処理工程への影響を分析するために,検査後の処理工程に対応する処理パターンを用いる場合である。
以上のように,処理パターンとして,種々のものを選択できる。処理パターンは半導体ウエハ上での材料等の空間的な配置(座標)を表すもの(パターン)であれば足り,設計データ一般を用いることができる。
100…検査システム,110…検査装置,120…検査データサーバ,121…検査DB,130…設計データサーバ,131…設計DB,132…検査データ処理ユニット,132A…特徴抽出部,132B…分布導出部,133…標準データ処理ユニット,133A…特徴抽出部,133B…分布導出部,134…判定ユニット,134A…分布比較部,134B…乖離検出部,135…UI提供部,140…端末

Claims (5)

  1. 半導体ウエハへの所定の処理に対応する処理パターンの情報を含むデータを記憶する記憶部と,
    複数の標本箇所それぞれでの前記処理パターンの特徴を抽出する第1の抽出部と,
    前記複数の標本箇所における,特徴と頻度の第1の対応関係を導出する第1の導出部と,
    半導体ウエハから検出された,複数の欠陥箇所それぞれでの前記処理パターンの特徴を抽出する第2の抽出部と,
    前記複数の欠陥箇所における,特徴と頻度の第2の対応関係を導出する第2の導出部と,
    前記第1,第2の対応関係に基づき,標本箇所と欠陥箇所とで,頻度が乖離する特徴を検出する検出部と,
    を具備することを特徴とする欠陥解析装置。
  2. 前記特徴が,最小線幅,最大線幅,最小スペース幅,最大スペース幅,被覆率,周囲長,頂点数,方向性,またはパターン形状である
    ことを特徴とする請求項1記載の欠陥解析装置。
  3. 前記複数の標本箇所の個数が,前記複数の欠陥箇所の個数以上である
    ことを特徴とする請求項1または2に記載の欠陥解析装置。
  4. 前記第1の抽出部が,前記複数の標本箇所を前記半導体ウエハ上からランダムまたは規則的に選択し,これら複数の標本箇所それぞれでの前記処理パターンの特徴を抽出する,
    ことを特徴とする請求項1乃至3のいずれか1項に記載の欠陥解析装置。
  5. 複数の標本箇所それぞれでの,半導体ウエハへの所定の処理に対応する処理パターンの特徴を抽出するステップと,
    前記複数の標本箇所における,特徴と頻度の第1の対応関係を導出するステップと,
    半導体ウエハから検出された,複数の欠陥箇所それぞれでの前記処理パターンの特徴を抽出するステップと,
    前記複数の欠陥箇所における,特徴と頻度の第2の対応関係を導出するステップと,
    前記第1,第2の対応関係に基づき,標本箇所と欠陥箇所とで,頻度が乖離する特徴を検出するステップと,
    を具備することを特徴とする欠陥解析方法。
JP2009204848A 2008-10-28 2009-09-04 欠陥解析装置,および欠陥解析方法 Pending JP2010133929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009204848A JP2010133929A (ja) 2008-10-28 2009-09-04 欠陥解析装置,および欠陥解析方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008276930 2008-10-28
JP2009204848A JP2010133929A (ja) 2008-10-28 2009-09-04 欠陥解析装置,および欠陥解析方法

Publications (1)

Publication Number Publication Date
JP2010133929A true JP2010133929A (ja) 2010-06-17

Family

ID=42118324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009204848A Pending JP2010133929A (ja) 2008-10-28 2009-09-04 欠陥解析装置,および欠陥解析方法

Country Status (2)

Country Link
US (1) US20100106447A1 (ja)
JP (1) JP2010133929A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012145534A (ja) * 2011-01-14 2012-08-02 Fujitsu Semiconductor Ltd 欠陥検査装置及び欠陥検査方法
US9202763B2 (en) 2013-01-16 2015-12-01 Kabushiki Kaisha Toshiba Defect pattern evaluation method, defect pattern evaluation apparatus, and recording media
JP2018006746A (ja) * 2016-06-29 2018-01-11 株式会社 Ngr パターン検査装置の検査結果の度数分布形状に関する情報を活用する方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5498258B2 (ja) 2010-05-20 2014-05-21 株式会社東芝 欠陥解析方法、欠陥解析装置、欠陥解析システム、およびプログラム
US9266192B2 (en) * 2012-05-29 2016-02-23 Electro Scientific Industries, Inc. Method and apparatus for processing workpieces
US11151711B2 (en) * 2018-06-06 2021-10-19 Kla-Tencor Corporation Cross layer common-unique analysis for nuisance filtering
US11761903B2 (en) * 2020-11-23 2023-09-19 International Business Machines Corporation Wafer inspection and verification

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251925A (ja) * 2004-03-03 2005-09-15 Toshiba Corp 製造装置管理システム、製造装置管理方法及びプログラム
JP2006351723A (ja) * 2005-06-14 2006-12-28 Toshiba Corp 異常原因特定方法および異常原因特定システム
JP2008004641A (ja) * 2006-06-20 2008-01-10 Toshiba Corp 不良検出システム、不良検出方法及びプログラム
JP2009098123A (ja) * 2007-09-26 2009-05-07 Toshiba Corp 欠陥解析装置及び欠陥解析方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3436456B2 (ja) * 1996-06-14 2003-08-11 三菱電機株式会社 エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム
JP4038356B2 (ja) * 2001-04-10 2008-01-23 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
DE10307454B4 (de) * 2003-02-21 2010-10-28 Vistec Semiconductor Systems Gmbh Verfahren zur optischen Inspektion eines Halbleitersubstrats
US6943578B1 (en) * 2004-03-31 2005-09-13 International Business Machines Corporation Method and application of PICA (picosecond imaging circuit analysis) for high current pulsed phenomena
TWI469235B (zh) * 2007-08-20 2015-01-11 Kla Tencor Corp 決定實際缺陷是潛在系統性缺陷或潛在隨機缺陷之由電腦實施之方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251925A (ja) * 2004-03-03 2005-09-15 Toshiba Corp 製造装置管理システム、製造装置管理方法及びプログラム
JP2006351723A (ja) * 2005-06-14 2006-12-28 Toshiba Corp 異常原因特定方法および異常原因特定システム
JP2008004641A (ja) * 2006-06-20 2008-01-10 Toshiba Corp 不良検出システム、不良検出方法及びプログラム
JP2009098123A (ja) * 2007-09-26 2009-05-07 Toshiba Corp 欠陥解析装置及び欠陥解析方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012145534A (ja) * 2011-01-14 2012-08-02 Fujitsu Semiconductor Ltd 欠陥検査装置及び欠陥検査方法
US9202763B2 (en) 2013-01-16 2015-12-01 Kabushiki Kaisha Toshiba Defect pattern evaluation method, defect pattern evaluation apparatus, and recording media
JP2018006746A (ja) * 2016-06-29 2018-01-11 株式会社 Ngr パターン検査装置の検査結果の度数分布形状に関する情報を活用する方法

Also Published As

Publication number Publication date
US20100106447A1 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
US10754309B2 (en) Auto defect screening using adaptive machine learning in semiconductor device manufacturing flow
JP5479782B2 (ja) 欠陥画像処理装置、欠陥画像処理方法、半導体欠陥分類装置および半導体欠陥分類方法
JP5425779B2 (ja) 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法
KR101600209B1 (ko) 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법
US9201022B2 (en) Extraction of systematic defects
JP2010133929A (ja) 欠陥解析装置,および欠陥解析方法
KR101931834B1 (ko) 설계 기반 소자 위험성 평가
CN106537449B (zh) 确定样本上的关注区域的坐标
KR20180095715A (ko) 웨이퍼 이미지 데이터와 함께 설계 데이터를 사용하는 반도체 웨이퍼 검사기들의 결함 감도 개선
CN110892516B (zh) 识别晶片上的干扰缺陷的来源
TWI807442B (zh) 程序控制之晶粒內度量衡方法及系統
JP2011023638A (ja) 検査領域設定方法
KR20220038180A (ko) 컴퓨터에 의해 지원되는 약한 패턴 검출 및 정량화 시스템
CN114846341A (zh) 用于良率损失检测的基于故障密度的聚类
WO2010061771A1 (ja) 観察条件決定支援装置および観察条件決定支援方法
JP3665215B2 (ja) 異常原因特定システムおよびその方法
JP2000223385A (ja) 電子デバイスの品質管理方法
JP2005236094A (ja) 半導体装置の製造方法、不良解析方法および不良解析システム
JP2008015663A (ja) 不良分析支援装置、不良分析支援方法、不良分析支援用プログラム、および不良分析支援用プログラムを記録した記録媒体
JP4823473B2 (ja) 集積回路における検査層間のオーバーレイ・オフセットの修正
US7855088B2 (en) Method for manufacturing integrated circuits by guardbanding die regions
CN109085466B (zh) 光罩静电释放缺陷检测方法
JP2009206295A (ja) 半導体欠陥検査装置、および半導体欠陥検査方法
JP2004253603A (ja) 問題工程特定方法
JP2004303987A (ja) ウェハマップ自動判定制御方法及び半導体検査装置、半導体製造装置、半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110810

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130226