JP4667929B2 - 高電流パルス現象用のエミション顕微鏡装置およびその動作させる方法 - Google Patents
高電流パルス現象用のエミション顕微鏡装置およびその動作させる方法 Download PDFInfo
- Publication number
- JP4667929B2 JP4667929B2 JP2005100985A JP2005100985A JP4667929B2 JP 4667929 B2 JP4667929 B2 JP 4667929B2 JP 2005100985 A JP2005100985 A JP 2005100985A JP 2005100985 A JP2005100985 A JP 2005100985A JP 4667929 B2 JP4667929 B2 JP 4667929B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- current
- dut
- voltage
- photon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
本発明は、集積回路におけるピコ秒イメージ化回路解析に関し、より詳しくはコンピュータ・チップ中のラッチアップ、静電気放電（ＥＳＤ）およびパワー・バスのロバスト性（robustness）の評価に関する。
第２に、本発明は、伝送ラインのパルスのピコ秒イメージ化回路解析ツール用の装置および方法に関し、より詳しくはコンピュータ・チップ中のパルス化した電圧、電流および光子放出の特徴付けのための装置および方法に関する。
第３に、本発明は、集積回路における電気熱（electrothermal）回路シミュレーションからのＰＩＣＡ（PicosecondImaging Circuit Analysis；ピコ秒イメージ化回路解析）のエミュレーションに関し、より詳しくはコンピュータ・チップ中の高電流電気熱現象の評価に関する。
本発明によれば、光学的測定用の時間スケールは、ピコ秒またはその複数倍のどれかになることがあることに留意されたい。
集積回路中の電子構成要素が内部構造とともにますます小さくなるにつれて、ラッチアップによって電子構成要素が完全に破壊される、または何らかの程度損なわれるリスクが増加している。詳しく言うと、多くの集積回路は、ラッチアップによる損傷を非常に受けやすい。破壊的または破局的損傷を生じる高電流状態が関与するラッチアップは、通常、ＰＮＰＮ構造またはシリコン制御整流器（ＳＣＲ；silicon controlled rectifier）構造の創出、またはその起動（initiation）と考えられている。ＰＮＰＮ構造は、意図的に設計され、あるいは意図せずにＰＮＰＮ構造が構造間に形成された結果である。ラッチアップは、周辺回路または内部回路内で、一回路（回路内）または複数の回路間（回路間）で起こり得る。ラッチアップは、電子工業界にとってクリティカルな問題になっている。デバイス故障は、必ずしもただちに破局的というわけではない。デバイスは、しばしば、わずかだけ弱くなるが、通常の動作ストレスに対してより耐えがたくなり、その弱さのため信頼性問題が起きることがある。ラッチアップは、交差結合（cross-coupled）したＰＮＰトランジスタとＮＰＮトランジスタの等価回路ができることによって引き起こされる。
正のフィードバックが、ＰＮＰトランジスタとＮＰＮトランジスタの間に起こる。ベース領域とコレクタ領域が交差結合した場合、一方のデバイスから電流が流れて、他方のデバイスを創出（initiation）させる。そのようなＰＮＰおよびＮＰＮの要素は、他の回路要素の拡散部のどこにでも、または注入領域（たとえば、ＰチャネルＭＯＳＦＥＴ、ＮチャネルＭＯＳＦＥＴ、抵抗器など）、あるいは実際のＰＮＰバイポーラ・トランジスタおよびＮＰＮバイポーラ・トランジスタ中に存在し得る。
図１は、Ｐ型にドープされたシリコン基板１８を含み、その中にＮ型ウェル８が形成された、従来技術によるＣＭＯＳＦＥＴデバイス７を示す。この図では、Ｎ＋型にドープされたコンタクト領域１０と、Ｐ型にドープされたソース／ドレイン拡散領域１２の一方とがＮ型ウェル中に形成されている。Ｐ＋型ドープ・コンタクト領域１６と、Ｎ＋型ソース／ドレイン拡散領域１４の一方とがＰ型ドープ基板１８中に形成されている。Ｎ＋型ドープ・コンタクト領域１０は、ライン１０Ｃによって電源電圧ＶＤＤに接続され、Ｐ＋型ドープ・コンタクト領域１６は、ライン１６Ｃによって基準電位ＶＳＳに接続されている。ライン１２Ｃは、Ｐ＋型ドープ拡散領域１２に接続され、ライン１４Ｃは、Ｎ＋型ドープ拡散領域１４に接続されている。
たとえば、図１のデバイス７などのＣＭＯＳデバイスでは、望ましくない寄生（parastic）ＰＮＰＮ構造が、Ｐ型ドープ基板１８中のＮ型ウェル８中にＰ型拡散領域とともに形成される。寄生ＰＮＰＮの場合、Ｎ型ウェル８および基板領域１８には、領域間のラッチアップ電流の交換が本来的に関与する。ラッチアップをトリガーする条件は、寄生ＰＮＰバイポーラ・トランジスタおよび寄生ＮＰＮバイポーラ・トランジスタの電流ゲインと、これらの寄生バイポーラ・トランジスタのエミッタ領域とベース領域の間の抵抗値との関数である。この関数は、Ｎ型ウェル８および基板領域１８に本質的に影響を与える。ラッチアップの感度は、間隔（たとえば、寄生ＮＰＮバイポーラ・トランジスタのベース幅および寄生ＰＮＰバイポーラ・トランジスタのベース幅）と、寄生トランジスタの電流ゲインと、基板抵抗値および間隔と、ウェル抵抗値および間隔との関数である。分離領域も、テクノロジーのラッチアップ感受性に対してある役割を果たす。
ラッチアップ許容度のスケーリングは、ドーピング濃度およびテクノロジーのスケーリング特性の関数である。ノイズを低減する一般的な解決策は、ウェルおよび基板の抵抗値を小さくすることである。
内部回路および周辺回路では、ラッチアップおよびノイズは、どちらも問題である。ラッチアップおよびノイズは、オーバーシュートおよびアンダーシュート現象によって基板中に引き起こされる。これらは、ＣＭＯＳ外部ドライバ回路、レシーバ・ネットワークおよびＥＳＤデバイスによって生成される。ＣＭＯＳ入出力回路中では、アンダーシュートおよびオーバーシュートは、基板中に注入現象を生じさせ得る。したがって、ＰチャネルＭＯＳＦＥＴおよびＮチャネルＭＯＳＦＥＴは、ともに基板中に注入現象を生じさせ得る。オーバーシュートまたはアンダーシュートによる注入がその中で起こる回路で同時にスイッチングが起こると、基板中に注入を引き起こし、それによってノイズ注入およびラッチアップ条件が生じる。パス・トランジスタ、抵抗器要素、試験機能部、過電圧（overvoltage）誘電制限回路、ブリード（bleed）抵抗器、キーパー・ネットワーク（keeper networks）および他の要素などこれらの回路中の補助要素は、基板中に注入を起こし得る。入力パッドに接続されたＥＳＤ要素も、ノイズ注入およびラッチアップを起こし得る。ノイズ注入およびラッチアップを起こし得るＥＳＤ要素には、ＭＯＳＦＥＴ、ＰＮＰＮ ＳＣＲ、ＥＳＤ構造、Ｐ＋型／Ｎ−型ウェル・ダイオード、Ｎ−型ウェル−基板ダイオード、Ｎ＋型拡散ダイオードおよび他のＥＳＤ回路が含まれる。ＥＳＤ回路は、基板中へのノイズ注入およびラッチアップの一因になり得る。
高速のデータ速度による伝送、光学的相互接続、無線および有線の市場の成長に伴い、混成信号および無線周波数（ＲＦ）の用途および要求の幅が広くなっている。どの応用分野でも、広い範囲の電源条件、いくつかの独立した電力領域および回路性能目標を有する。互いに異なる電力領域が、集積チップ上のディジタル、アナログおよび無線周波数（ＲＦ）機能ブロック毎に設けられる。システム・オン・チップ（ＳＯＣ）では、様々な回路およびシステム機能が共通のチップ基板中に集積される。
ラッチアップによって、ＥＳＤネットワーク、入出力回路およびパワー・バスの相互作用、ならびにチップ基板およびアーキテクチャーの相互作用が引き起こされる。ラッチアップは、ＥＳＤ要素または入出力回路によって開始またはトリガーされる。ラッチアップが起きたとき、故障プロセスがそのときは観察されず、電流経路がどうであり、寄生トランジスタなど創出およびその起動（initiation）過程が何であり、関与する要素が何であるかは、明らかでない。ＥＳＤネットワークの場合、電流が増加したとき、動作モードが何であり、その応答が何であるかは明らかでない。ＥＳＤ故障を観察する際も、故障後、ＥＳＤまたは入出力回路のどちらが先に故障したのか言うことは難しい。やはり時間領域での解析を行うことによって、故障プロセスの可視化が可能になる。
ＲＦ信号が大きくなるにつれて発振しやすくなる、ＲＦ ＣＭＯＳ、ＢｉＣＭＯＳ、ＢｉＣＭＯＳ ＳｉＧｅおよびアナログの用途でのＲＦ応用例では、ＲＦ回路およびＥＳＤが故障すると、要素が破壊される可能性がある。回路を破壊できるＲＦ信号レベルに関し正または負の振動ピークを知ると、ＲＦ回路がどのように故障するのかについての理解が可能になる。光子放出評価プロセスを使用することによって、故障をもたらす要素を同定することができる。
半導体故障メカニズムを解析し、その光の発生源を評価する場合、順方向バイアスと逆方向バイアスのどちらが構造に加えられているのか、構造が低電界と高電界のどちらを発生しているのかを識別することは有益である。これは、アバランシェ現象から生じる光子放出とは区別して、再結合による放出を理解するのに重要である。
高電流パルス試験は、パルス・モード下で電子構成要素を評価するのに有益である。電流および電圧の評価には、構成要素の電流および電圧を捕捉できるシステムが必要である。したがって、パルス条件下で電圧および電流を理解するために、試験システムで電圧および電流を測定できることが重要である。パルス化された電圧および電流の測定値からデバイス中の端子電流を得ることができる。
光子は、構造から放出される。光子放出の空間密度および時間的変化を解析することによって、電流がどのように構造中に分布するのかの理解が可能になる。ＤＣ電圧源を使用した光子放出によって、光子放出を測定するＤＣ方法が提供される。
ＰＩＣＡ（ピコ秒イメージ化回路解析）は、これまでＣＭＯＳ回路のスイッチング動作を観察するために使用され、「ＣＭＯＳ回路の内部スイッチングおよび他の動的パラメータを測定する非浸入性光学的方法（Noninvasive Optical Method for Measuring Internal Switching andOther Dynamic Parameters of CMOS Circuits）」と題する米国特許第５，９４０，５４５号に記載されている。この米国特許に本明細書の内容は関連する。光子放出用のパルス電圧およびパルス電流、ならびにＰＩＣＡを提供することができ、空間および時間中に一時的にマッピングする試験システムおよび方法があれば、電子構成要素に対して利用される高電流パルス方法が可能になる。
非通電のチップ中にパルス列（pulse train）の高電流を加えて高電流現象を発生させ、それから生じる光子放出を評価するための新ツールが、開発された。その動機は、ラッチアップ、ＥＳＤまたは高電流の他の問題点などの高電流現象を評価することであった。
このツールは、光子放出を視覚化する可視化機能を提供することによって、空間および時間における放出を示す。この新ツールは、空間および時間における放出を監視し、故障、障害および望ましくない状態のトリガーを決定する能力を有する。
この方法に伴う難点は、放出が直観的でないことであり、回路シミュレーションによってこの機能をエミュレートする手段が有益になる。
したがって、本発明は、光子放出を視覚化するマッピングをエミュレートする手段を提供し、過渡的光子放出ツールから実際に得られる光子放出信号の予測的および直観的な解釈を可能にするものであると定義される。
米国特許第５，９４０，５４５号
本発明の一目的は、ラッチアップ耐性を改善し、一時的なプロセス中のラッチアップの評価ができる方法を提供することである。
本発明の別の目的は、過渡的ラッチアップ耐性を評価し、ラッチアップの動的な評価ができる方法を提供することである。
本発明の別の目的は、ＥＳＤロバスト性を評価し、大きくなる電流レベルの関数としてＥＳＤデバイスの応答の評価ができる方法を提供することである。
本発明の別の目的は、パワー・バスおよびグラウンドのロバスト性を評価し、大きくなる電流レベルの関数としてパワー・バス設計の弱点を評価できる方法を提供することである。
本発明の別の目的は、故障を生じるＲＦパワーを評価する方法を提供することである。
本発明は、ラッチアップ保護、ＥＳＤ、パワー・バスおよびそれらの基板分布、ならびに動的パルスまたはＡＣ変動に対するこれらの経時的相互作用を評価するための構造、方法および装置を提供する。この方法および装置は、改善されたラッチアップ耐性回路およびノイズ低減システムの同時合成を対象とする。
本発明の一目的は、時変信号に対する電流、電圧、光子放出の強度および空間的分布の測定を可能にする装置および方法を提供することである。
本発明の一目的は、パルス現象の際、電流、電圧、および光子放出の強度および空間の分布の測定ができる装置および方法を提供することである。
本発明は、電流、電圧および光子放出分布を評価するための構造、方法および装置を提供する。
本発明の一目的は、デバイス・シミュレーションから光子放出を予測して、空間および時間における光子マッピングを実現することである。
本発明の別の目的は、電気熱デバイス・シミュレーションから光子放出を予測して空間および時間における光子マッピングを実現し、かつ回路およびチップ基板中の自己発熱および熱効果を取り扱う方法を提供することである。
本発明の別の目的は、シミュレートした光子放出マップを実際の放出マップと比較するために、電気熱デバイス・シミュレーションから光子放出を予測して、空間および時間においてマッピングする過渡的ピコ秒イメージ化回路解析ツールをエミュレートした空間および時間における光子マッピングを実現することである。
本発明の一目的は、光子放出を同定することによって過渡的ピコ秒イメージ化回路解析ツールから構造に関連した電流値および電圧値を予測し、回路または半導体チップ中の電流および電圧状態を予測する逆の方法を提供することである。
本発明のもう１つの目的は、光子放出を同定することによって過渡的ピコ秒イメージ化回路解析ツールから構造に関連した電流値および電圧値を予測し、回路または半導体チップ中の電流および電圧の状態を予測する逆の方法を提供することであり、そのマッピングを電気熱シミュレーション・ツールの結果と比較する。
本発明の一目的は、エミション顕微鏡（photon EmissionMicroscopy：ＰＥＭ）を利用して高電流における電気的状態を抽出する方法を提供することである。
最後に、本発明の一目的は、高電界領域中で生じる電子正孔対の放射性再結合（recombination）とホット電子の弛緩または緩和（relaxtion）を、光学的フィルタを使用して実験的に区別できる方法を提供することである。
本発明によれば、ＰＩＣＡ（ピコ秒イメージ化回路解析）／高電流源システムを動作させる方法が提供される。この方法は、高電流パルス源から被試験デバイス（Device Under Test：ＤＵＴ）にパルスを加えるステップと、光検出器手段を使用してＤＵＴからの光子放出を検出するステップと、光検出器手段から信号を受け取り、ＤＵＴからの光子放出をマッピングするステップと、データ処理手段を使用して光子放出をＤＵＴの具体的な特徴と関連付けるステップとを含む。この方法は、高電流源手段を使用して、その振幅が経時的に大きくなるパルス列を生成するステップを含むことが好ましく、なおパルス列は、周期的または非周期的である。このパルス列は、人体モデル（ＨＢＭ；HumanBody Model）、機械モデル（ＭＭ；Machine Model）、帯電デバイス・モデル（ＣＤＭ；Charged Device Model）、逆帯電デバイス・モデル（ＲＣＤＭ；ReverseCharge Device Model）、ソケット付きデバイス・モデル（ＳＤＭ；Socketed Device Model）、帯電ケーブル放電事象（ＣＤＥ；Chargedcable Discharge Event）および伝送ライン・パルス（ＴＬＰ；Transmission Line Pulse）からなる群から選択されたＥＳＤ（静電放電）事象であることが好ましい。
この方法は、以下のステップを含むことが好ましい。ＤＵＴ中の電流を測定するための電流プローブを設ける。ＤＵＴ中の電圧を測定するための電圧プローブを設ける。デバイスを評価するための漏れ（leakage）測定手段を設ける。デバイスから光子を経時的に収集するプロセスを提供する。放出データが十分（adequate）に確立された後、高電流パルス源の振幅を１段毎に増大させる機能を設ける。放出をチップ・マップ上に視覚化するためのＣＡＤ（コンピュータ支援設計）システムを設ける。電圧、電流、漏れおよびデバイスからの光子放出を記憶する手段を設ける。電圧、電流、漏れおよび光子測定値を平均化する手段を設ける。光子強度を空間的に視覚化する手段を設ける。電圧、電流、漏れおよびデバイスからの光子放出測定値をプロットする手段を設け、それによって高電流パルスおよび光子放出解析が実現される。
本発明の別の態様によれば、以下のステップを含む、半導体チップの光子放出および高電流ロバスト性を評価する方法が提供される。半導体チップのパッドに電気信号を供給する。チップへのＤＣ電圧レベルの電源を除去してチップを非通電状態にセットする。所定のパルス電流量毎に固定のパルス幅と固定の立上り時間および立下り時間とを有するパルスを発生させて、半導体チップのパッド中に加えるためのパルス列源を設ける。半導体チップからの光放出を第１の周波数範囲のフィルタでフィルタリングすることによって、フィルタリングされた光放出をもたらす。そのフィルタリングされた光放出を収集し、解析用に十分な大きさの信号を提供するのに適したパルス数を決定する。パラメータの変移（shift）または破壊（destruction）を評価するために、半導体チップの機能性を評価する。半導体チップが破壊されるまで、パルス列の電流量を増加させ、前述のステップを繰り返し、第２のフィルタ周波数範囲についても上記のステップをすべて繰り返す。パルス列源は、複数のパルス幅を有したパルスを供給し、複数の立上り時間を有するパルスを供給し、フィルタを使用して電子正孔対再結合を測定し、フィルタを使用してアバランシェ降伏を測定し、フィルタがｒｇ７８０およびｂｇ３９であることが好ましい。
本発明の別の態様によれば、本方法は、以下のステップによって、ピコ秒イメージ化回路解析／高電流源システムおよびエミュレータを提供する。高電流パルス源を設ける。経時的に光子を収集するプロセスを提供する。放出データが十分に確立された後、高電流パルス源の振幅を１段毎に増加させる機能を設ける。放出をチップ・マップ上に視覚化するためのＣＡＤ（コンピュータ支援設計）システムを設ける。電気熱回路シミュレーションを設ける。光子放出率を生成する後処理プロセッサを設ける。経時的に光子を収集するプロセスからエミュレートしたマッピングする手段を設け、実際の光子マッピングとエミュレートした光子マッピングとの比較機構を設ける。
本発明の別の態様によれば、ピコ秒イメージ化回路解析／高電流源システムを動作させるためのコンピュータ可読のプログラム・コードをその中に実装したコンピュータ使用可能な媒体を含む、コンピュータ・プログラム製品が提供される。このプログラム製品は、以下のものを含む。
ａ）高電流パルス源を提供するように構成されたプログラム・コード。
ｂ）光検出器手段を使用して、ＤＵＴ（被試験デバイス）からの光子放出を検出するように構成されたプログラム・コード。
ｃ）前記光検出器手段から信号を受け取り、前記ＤＵＴからの光子放出をマッピングするように構成されたプログラム・コード。
ｄ）データ処理手段を使用して前記光子放出と前記ＤＵＴの具体的特徴とを関連付けるように構成されたプログラム・コード。
ａ）高電流パルス源を提供するように構成されたプログラム・コード。
ｂ）光検出器手段を使用して、ＤＵＴ（被試験デバイス）からの光子放出を検出するように構成されたプログラム・コード。
ｃ）前記光検出器手段から信号を受け取り、前記ＤＵＴからの光子放出をマッピングするように構成されたプログラム・コード。
ｄ）データ処理手段を使用して前記光子放出と前記ＤＵＴの具体的特徴とを関連付けるように構成されたプログラム・コード。
プログラム・コードは、高電流源手段を動作させて、その振幅が経時的に大きくなるパルス列（pulse train）を生成するように構成されることが好ましく、プログラム・コードは、そのパルス列が周期的または非周期的になるように構成される。コンピュータ・プログラム製品は、構成されたプログラム・コードを含むことが好ましく、このパルス列が、人体モデル（ＨＢＭ）、機械モデル（ＭＭ）、帯電デバイス・モデル（ＣＤＭ）、逆帯電デバイス・モデル（ＲＣＤＭ）、ソケット付きデバイス・モデル（ＳＤＭ）、帯電ケーブル放電事象（ＣＤＥ）および伝送ライン・パルス（ＴＬＰ）からなる群から選択されたＥＳＤ（静電放電）事象である。
本発明の別の態様によれば、以下の特徴を含むピコ秒イメージ化回路解析／高電流源解析装置が提供される。パルスをＤＵＴ（被試験デバイス）に加えるための高電流源手段を設ける。光検出器手段が、ＤＵＴから光子放出を検出する。データ取得回路は、ＤＵＴからの光子放出をマッピングするために、光検出器手段から信号を受け取る。データ処理手段は、光子放出をＤＵＴの具体的特徴に関連付けるために、データ取得回路に接続されている。高電流源手段は、その振幅が経時的に大きくなるパルス列を生成することが好ましく、そのパルス列は周期的または非周期的である。そのパルス列は、人体モデル（ＨＢＭ）、機械モデル（ＭＭ）、帯電デバイス・モデル（ＣＤＭ）、逆帯電デバイス・モデル（ＲＣＤＭ）、ソケット付きデバイス・モデル（ＳＤＭ）、帯電ケーブル放電事象（ＣＤＥ）および伝送ライン・パルス（ＴＬＰ）からなる群から選択されたＥＳＤ（静電放電）事象であることが好ましく、光子放出と故障を生じるパワーを関連付けるためのアルゴリズムが提供される。
本発明の別の態様によれば、パルス源と、そのパルス源から伝送ライン・ケーブル中に接続された高電圧スイッチを有する構造への伝送ライン・ケーブルと、オシロスコープと、電流プローブと、電圧プローブと、漏れ測定源と、光検出器アレイと、光検出器アレイからのデータ、およびオシロスコープの電圧、電流信号および漏れ測定値を含むデータを収集するために接続されたデータ取得システムと、光子放出を経時的に視覚化する手段とを含む、高電流パルス電気およびピコ秒イメージ化回路解析装置が提供される。
本発明によれば、ピコ秒イメージ化回路解析／高電流源解析装置をエミュレートするための代替装置が提供される。高電流源は、パルス列を形成する。収集源は、光子放出を評価する。チップのマッピングを視覚化するためのＣＡＤシステムが設けられる。電気熱回路シミュレータ、回路シミュレータから光子放出を計算するための後処理システム、および後処理システムからエミュレートした光子放出を視覚化するための第２のＣＡＤシステムも設けられる。光子放出から第１のＣＡＤシステムによって得られた実際の光子放出マップと、エミュレートした光子放出から第２のＣＡＤシステムによって得られたマップを比較する比較機構システムが設けられることが好ましい。好ましくは、このシステムが第１および第２のＣＡＤシステムのための放出エネルギー用フィルタを提供し、第３のＣＡＤシステムが、光子放出マッピングから所与のノード上の電流および電圧を計算し、その結果を電気熱回路シミュレーションと比較する手段を提供する。
前述および他の目的、態様および利点は、図面を参照して行う本発明の好ましい実施形態について以下の詳細な説明からよく理解されよう。
ここで図面、より具体的には図２を参照すると、本発明を実施することができる代表的な環境下で伝送ライン・パルス（ＴＬＰ）が供給されるＰＩＣＡ（ピコ秒イメージ化回路解析）ツールを含む、本発明によるシステム１７の概略ブロック図が示してある。ＰＩＣＡシステム１７は、ＰＩＣＡイメージ化システム１８と、ＰＩＣＡタイミング・システム２８とを含む。ＤＵＴ（被試験デバイス）が、そのラッチアップ条件の評価を得るためにシステム１７によって試験される。ＤＵＴは、集積回路チップ・デバイスを含み、このデバイスは、最初通電状態（powered state）である。パルス列のパルスの大きさを経時的に大きくできる高電流パルス源５６を使用する。このプロセス中で３種類の試験を評価する。これらの試験は、パワー網（powergrid）、基板および信号ピンに関連したものである。パルスの大きさは、本来の電源電圧レベルより小さい大きさから始める。
図２に示すこのシステムは、オシロスコープ６３と、コンピュータ７５と、高電流パルス源５６とを含むパルス源９８を含み、オシロスコープ６３はコンピュータ７５に入力を提供し、コンピュータ７５は高電流パルス源５６に入力を提供する。高電流パルス源５６は、出力部を有するプログラム可能なパルス源を含む。この出力部は、伝送ライン・ケーブル５８Ａ、第１の固定インピーダンス・チャージ伝送ライン５８Ｂおよび伝送ライン・ケーブル５８Ｆを介して、一例では半導体チップのＤＵＴであるＤＵＴに接続されている。伝送ライン・パルス（ＴＬＰ）用ライン・ケーブル５８Ｆは、パルス波形列をＤＵＴに供給する。デバイスのＤＵＴは、光を通さない筐体１８中に収容する。高電流パルス源５６は、パルス特性を定義することができる市販のパルス源であることが好ましい。そのような特性には、パルスの立上り時間、立下り時間、幅および繰り返し率（repetition rate）がある。このパルス源は、単一パルス源であり、連続するパルスの始動は、コンピュータ・システム７５によって行われ、あるいはその始動タイミングをパルス源自体が提供することもできる。
デバイスのＤＵＴからの放射（radiation）は、レンズ２１によって、空間および時間の分解能をともに有するイメージ化検出器（ImagingDetector）２０上に合焦される。したがって、ＤＵＴが電流放出（current emissions）を受けるとき、電圧および電流が加えられている間いつでも光子強度（photonintensity）が得られる。ＤＵＴが電気的に電圧および電流から切り離されているので、光子放出（photon emissions）は、パルスが加えられている間中ずっと、およびパルスの後に観測され、パルス事象が起きた後、光子放出の評価が可能になる。デバイスのＤＵＴを支持する試料台７７からのライン２３が、ＰＩＣＡタイミング・システム２８中のクロック分割器２９にクロック出力信号を送る。
レンズ要素２１が、２１Ｂを通して出力部１９を有するイメージ化検出器２０に光を送る。その出力部１９からケーブル２４によって、ライン２５を介してｘ位置データ出力が、ライン２６を介してｙ位置データ出力が、ライン２７を介して時間データがＰＩＣＡタイミング・システム２８に送られる。ライン２５を介するｘ位置信号およびライン２６を介するｙ位置信号は、３軸マルチチャネル解析器３３の入力部に送られる。ライン２７を介する時間信号は、時間振幅変換器（ＴＡＣ；Time-to-Amplitude Converter）３１のＳＴＡＲＴ入力部に送られる。クロック分割器２９の出力が、ライン３０を介して送られ、ＴＡＣ３１のＳＴＯＰ入力部をトリガーする。ＴＡＣ３１は、出力をライン３２を介して３軸マルチチャネル解析器３３に提供する。
電圧および電流の測定ウインドー・プロセスの場合と同様に、光子放出は、その特定の時間ウインドー内のみ記憶される。測定ウインドー時間内で光子放出を定義する一方法は、所与の位置毎に時間平均した光子強度を得ることである。事象中、またはさらに異なる「光子測定ウインドー」中にさえ、光子放出をすべて記憶するのが目的のときは、光子放出は、デバイスの電流および電圧の情報とともにデータ取得システムに記憶される。
本発明の方法では、漏れの評価が漏れ故障基準値（leakage failurecriteria）を超えた場合、試験は中止される。この方法では、漏れが増加し基準値を超えて評価するのが目的の場合、試験を続けて、確立された故障基準値を超えても調査することができる。このパルス波形を使用して連続パルスのパルス列を連続的に加え、充電プロセス、スイッチの閉動作、デバイスのＤＵＴへの電流印加、ならびに電流、電圧および光子放出レベルの情報、および漏れの測定を繰り返す。この方法を使用して、平均の電流、電圧および光子放出を収集する。光子カウント信号が小さい場合、空間における光子のカウントおよび強度を得るために試験を繰り返すと、より多くの信号を獲得することが可能になる。全光子強度または平均光子強度、またはピーク強度が、ユーザに重要となり得る。単一または複数の適切なパルスをＤＵＴに加えた後、このプロセスでは、充電源またはパルス源を徐々に増加させてその源の充電量を増大させることにより、ＤＵＴに加える電流を増加し続けることができる。次いで、電圧、電流、光子放出および漏れを測定するこのシーケンスを無限に繰り返す。この方法では、パルスの幅、立上り時間または他の重要な任意の変数が変更される。
パルス源のパルスの大きさを増加させる場合、測定ウインドーの平均電圧および平均電流をグラフ上にプロットしたＩ−Ｖ特性グラフが表示される。さらに、光子カウント対測定ウインドーの平均電流または平均電圧のグラフがプロットされる。光子カウントは、電圧／電流測定ウインドー内の全光子カウントまたは平均光子カウント、別の測定ウインドー基準内の平均光子カウントまたは全光子カウント、あるいは２−Ｄアレイ・マッピング中の任意のポイントにおけるピーク強度である。さらに、漏れ測定値が、連続するポイント毎に電流、電圧または光子の測定値とともにプロットされる。この漏れ測定値は、単一パルスまたは繰り返しパルス列の結果にも対応する。パルス列の場合、漏れ測定は、単一パルスまたはパルス列の一連のパルスの後に実施される。
図３は、ＰＩＣＡ高電流パルス試験方法が、パルス・モード下で電子構成要素を評価するために、どのように一連のパルスを発生できるかを示す。なお、第１の２個のパルスＰ１およびＰ２は小さい振幅を有し、一連のパルスの最後になる後続のパルスＰｎ−１およびＰｎは最大振幅を有する。
図４は、試験システム中で使用する、ＰＩＣＡ高電流パルス試験方法用のプログラムのフローチャートである。このプログラムはステップ３４で開始し、そこからプログラムが始まる。次にステップ３５で、パルス幅およびパルス周波数がシステムで定義される。ステップ３６で、放出レベルを評価する。ステップ３７で、電流量を増加させ、最後にステップ３８で、ＤＵＴからの放出レベルを評価する。ステップ３９のＳＴＯＰで、プログラムは終了する。
図５は、パルス幅が広くなるにつれて、故障を生じるパワーが指数関数的に減少する、すなわち、幅がより広くパワーがより小さいパルスが、幅はより狭いがパワーはより大きいパルスと同じように容易に故障を起こすことができることを示すグラフである。
方法
図６は、本発明に従って使用する一連のステップを含むＰＩＣＡ高電流パルス試験方法のための制御コンピュータまたはシステム用のフローチャートを示す。このＰＩＣＡ高電流パルス試験方法は、ステップ４０のＳＴＡＲＴから始まる。図６の方法は、本発明の目的を達成するために図７の装置を使用して実施することができる。
図６は、本発明に従って使用する一連のステップを含むＰＩＣＡ高電流パルス試験方法のための制御コンピュータまたはシステム用のフローチャートを示す。このＰＩＣＡ高電流パルス試験方法は、ステップ４０のＳＴＡＲＴから始まる。図６の方法は、本発明の目的を達成するために図７の装置を使用して実施することができる。
図６の方法は、ステップ４０のＳＴＡＲＴから始まり、ステップ４１に進む。ステップ４１で、図２および７の半導体チップ・デバイスのＤＵＴに加える電気信号を確定する。次にステップ４２で、システムは、ＤＣ電圧レベルの電源を除去して半導体チップ・デバイスのＤＵＴを非通電状態（unpowered state）にセットする。次いでステップ４３で、システムは、パルス列源を起動して、所定のパルスの大きさ毎に固定のパルス幅、固定の立上り時間および立下り時間を有する一連のＰＩＣＡ高電流パルスを発生し、図７の半導体チップ・デバイスのＤＵＴのパッド中に加える。ステップ４４で、半導体チップ・デバイスのＤＵＴからの光放出をｉ番目（１番目）の周波数（波長）範囲のフィルタでフィルタリングする。ステップ４５で、システムは、チップ・デバイスのＤＵＴからのフィルタリングされた光放出を収集する。ステップ４６で、解析用に十分な大きさの信号を提供するのに適したパルス数を決定する。ステップ４７で、パラメータの変移または破壊を評価するために、半導体チップ・デバイスのＤＵＴの機能性を評価する。ステップ４８で、半導体チップ・デバイスのＤＵＴが破壊されるまで、パルス列の電流量を増加し、このプロセス中の前述のステップを繰り返す。ステップ４９で、第１の循環的シーケンスとして、ライン５３によって示したようにステップ４１に戻り、ｉ＋１番目（２番目）のフィルタ周波数範囲を使用して前述のプロセス中の上記ステップをすべて繰り返す。ステップ５０で、第２の循環的シーケンスとして、ライン５３によって示したようにステップ４１に戻り、別のパルス幅を使用して複数の半導体チップ・デバイスのＤＵＴに対して上記のステップをすべて繰り返す。ステップ５１で、第３の循環的シーケンスとして、ライン５３によって示したようにステップ４１に戻り、別の立上り時間を使用して複数の半導体チップ・デバイスのＤＵＴに対して上記のステップをすべて繰り返す。ステップ５２で、図６で示したプロセスは終了する。このプロセスは、あるレベルの故障基準、すなわち非破壊的（nondestructive）でなくなるレベル、たとえばラッチアップが生じるレベルが満たされるまで続けられる。ライン５３によるプロセスの循環的繰り返しを終了させる基準は、１）固定ポイント、２）故障基準レベル、および３）破壊である。
図７は、本発明の方法による、高電流パルス・ピコ秒イメージ化回路解析ツールおよびシステムの概略ブロック図である。図７の装置は、本発明の方法を実施することができる代表的な環境を提供する。ピコ秒イメージ化回路解析ツールおよびシステムは、ユニークな方法で使用されてその機能を発揮する。
ラッチアップ条件の評価を達成するために、集積回路チップ・デバイスのＤＵＴは、通電状態で動作させる。このＤＵＴに加えるパルス列のパルスの大きさを経時的に大きくすることができる高電流パルス発生器５５を使用する。このプロセス中で３種類の試験を評価する。これらの試験は、パワー網、基板および信号ピンに関するものである。パルスの大きさは、本来の電源電圧レベルより小さい大きさから始める。
図７に示すこのシステムは、高電流パルス源５６、たとえば電流パルス発生器として使用されるプログラム可能なパルス源であるヒューレット・パッカード社のＨＰ８１１４Ａを含むパルス源５５から構成される。高電流パルス源５６は、その出力部が高インピーダンス抵抗器ＲＨＶを介して接続される。高インピーダンス抵抗器ＲＨＶの出力部は、第１の固定インピーダンス・チャージ伝送ライン５８Ｂ、高電圧エレクトロメカニカル・スイッチ５８Ｃおよび第２の固定インピーダンス・チャージ伝送ライン５８Ｄを含む、伝送ライン・ケーブル５８Ａ〜５８Ｄに接続される。この伝送ライン５８Ｄは、ノード５９に、たとえばＥＳＤ（静電放電）技術で周知の時間領域伝送（time domain transmission）ノードに接続されて、このようなパルス源となる。
高電圧スイッチ５８Ｃは、伝送ライン・ケーブル部５８Ｂと伝送ライン・ケーブル部５８Ｄの間に組み込まれ、したがってケーブル伝送ライン部分５８Ｂおよび５８Ｄは、変換器７６によって開閉される高電圧スイッチ５８Ｃを介して接続される。あるいは、水銀蒸気放電スイッチ（mercury vapor discharge switch）などの高電圧電気式スイッチを使用することもできる。
高電圧スイッチ５８Ｃの開閉によって生成されるパルスは、ケーブル５８Ｄを通り、グラウンドに接続された４８Ωの抵抗器および５００Ωの抵抗器６０からなる終端部（termination）があるノード５９を通過する。抵抗器６０は、導体５８Ｅを通ってノード６１に接続され、ノード６１は、ＤＵＴの入力接続部および電圧プローブＶＰに接続される。電圧プローブＶＰは、ライン６６を介してオシロスコープ６３の電圧入力部に接続される。言い換えると、ノード５９からグラウンドの間にあり抵抗値が４８Ωである抵抗器５９Ｂと、ノード５９からノード６１に接続されたライン５８Ｅの間で直列にあり抵抗値が５００Ωである抵抗器６０とによって、減衰器（attenuator）が形成される。よりクリーンなパルス波形を得るために、オーバーシュートに対処するための立上り時間フィルタを設ける。伝送ライン・パルス（ＴＬＰ）装置の代替構成は、当技術分野で周知であり、パルス波形列（waveformtrain）を提供するようになされている。
電流トランスＣＴ（current transformer）が、ノード６１の近傍で伝送ライン５８Ｅと誘導的に結合されている（inductivelycoupled）。電流トランスＣＴは、電流プローブＣＰの一部分であり、プローブＣＰは、電流トランスＣＴからオシロスコープ６３の電流入力部６５に電流測定値を送る電流プローブ・ケーブル６４も含む。ＴＥＫ社のＣＴ−１などの電磁電流プローブＣＰは、その電流トランスＣＴがパルスを加えられる信号ラインのまわりに配置されており、試料台７７上に支持されたＤＵＴにパルスが加えられているとき、電流プローブＣＰが経時的に電流信号を捕捉し、次いでその信号が、電流入力部６５の電流プローブ・ケーブル６４を介してオシロスコープ６３に送られる。
ＤＵＴから放出された光放射は、いくつかの光学的フィルタ７１Ａ〜７１Ｃを通過する。フィルタ７１Ａ〜７１Ｃは、様々な範囲の光周波数（波長）を光電子増倍管検出器アレイ７２に通過させる。アレイ７２の出力は、光子データ取得ブロック７４に送られ、ブロック７４は、ライン７４Ａを介して中央コンピュータＣＰＵに、ライン７４Ｂを介して電流電圧および漏れ取得（Current Voltage Leakage Acquisition：ＣＶＬＡ）ユニット７０に出力する。ＣＶＬＡユニット７０は、ライン６９を介してオシロスコープ６３から入力を受け取る。ＣＶＬＡユニット７０の出力部は、使用できる故障基準を解析するために、ＡＣまたはＲＦ特性、または他のパラメータ値を含む入力を、ライン７０Ａを介してＣＰＵに提供する。たとえばＲＦ特徴づけおよび他のパラメータは、ＤＵＴ全体から抽出することができる。漏れ測定の代わりにＤＵＴ全体について他の種類の電気的測定も実施可能である。
コンピュータ（ＣＰＵ）７５は、ライン７４Ａを介して光子データ取得ブロック７４から、またライン７０Ａを介してＣＶＬＡ７０から出力を受け取るように接続されている。ＣＰＵ７５は、変換器７６および高電流パルス充電源５６に入力を提供する。ＣＰＵ７５は、試料台７７に接続され、それに位置決めデータを送り、それから位置決めデータを受け取る。使用できる漏れ測定源は、ケースレーインスツルメンツ株式会社（Keithley instruments）のツールである。減衰器および立上り時間フィルタは、伝送ライン・パルス測定に関するＥＳＤアソシエーション（ESDAssociation）の標準実施ドキュメントによって定義されているように、使用することができる。
図７に示す高電流パルス・ピコ秒イメージ化回路解析システムは、本発明を実施できる現在の環境との統合化を表す。
パルス源５５は、パルス特性を定義できる市販のパルス源であることが好ましい。そうした特性には、パルスの立上り時間、立下り時間、幅および繰り返し率がある。このパルス源５５は単一パルス源であり、連続するパルスは、コンピュータ・システム７５からの信号によって、またはパルス源５５自体の機能として始動される。プログラミング機能を有する市販のパルス源を使用する。
パルス源が市販のものでない場合、パルス源５５は、伝送ライン・ケーブル５８Ｂ／５８Ｄ、充電源５６、伝送ライン・ケーブル５８Ｂ／５８Ｄを充電するための高インピーダンス抵抗器５７、充電源５６を切り離すための電気式スイッチ５８Ｃおよび図６を参照して説明した上記のソフトウェア・プログラミング機能から構成することができる。この伝送ライン源の場合、伝送ラインをデバイスのＤＵＴから切り離して、電圧をＤＵＴに加えずに伝送ライン・ケーブルの充電を可能にしなければならない。したがって、電気式スイッチ５８Ｃは、そのスイッチが閉の間に、充電源が必要な電流を供給できるものである必要がある。
図８を参照すると、パルスが伝送ライン５８Ｄに供給され、そのパルスが抵抗器６０およびノード５９を通り、ライン５８Ｅを通過してノード６１に達する。ノード６１は、電圧プローブＶＰに、ライン５８Ｆを介してデバイスのＤＵＴに接続される。図では、電流トランスＣＴは、そこを通ってＤＵＴへ流れる電流を測定するために、ライン５８Ｅのまわりに巻かれている。
ノード６１においてデバイスのＤＵＴにパルス電流を加えて、構造中にその電流を流すことが可能なとき、電流プローブＣＰは、パルスがＤＵＴに加えられている時の電流信号を捕捉する。当業者には理解されるような、抵抗要素または他の手段を使用する様々な代替方法を利用して、デバイスのＤＵＴ全域の電圧および電流を捕捉することができる。
上記で説明したように、デバイスのＤＵＴにパルスを加え、電圧信号および電流信号を電流および／または電圧プローブによって捕捉する。その結果得られる信号は、ライン６９を介してＣＶＬＡユニット７０に接続されたオシロスコープ６３に記憶される。ＣＶＬＡユニット７０は、ライン７０Ａを介してコンピュータＣＰＵに接続されている。パルスを加えたとき、リンギングおよびインピーダンス不整合に起因してオーバーシュートが生じ、パルスによってリンギング条件が引き起こされる。伝送ライン・パルス・システム中の電気的構成要素の整合（matching）が理想的でないと、反射（reflections）および不整合損失（mismatch loss）が生じ得る。どのポートの共通部分においてもインピーダンス整合を取ることによって、反射による損失がすべてのポートの共通部分で最小になる。構成要素をすべて伝送ラインの特性インピーダンス（たとえば、５０オーム）と整合させることによって、最大のパルス・エネルギーがポート間に伝達される。
抵抗性整合（resistive matching）ネットワーク（たとえば、２要素のＬ型整合回路または３要素のＴ型整合回路）をシステムに追加するとポート間境界における整合性が改善され、それによって反射損失が最小になる。リンギングが静まったとき、その時間ウインドー内の電圧測定を可能にする「測定ウインドー」を定義する。平均化技法を適用して、その時間ウインドー内の電圧および電流を測定することが好ましい。
これらのシステムは、いくつかの互いに異なる方法で構成される。第１の構成では、５００オームのインピーダンス６０をＤＵＴと直列に配置する。並列に４８オームの終端用インピーダンス５９Ｂを配置する。電流プローブＣＰによってデバイスのＤＵＴ中を流れる電流を測定する。電圧センサＶＰをＤＵＴと並列に配置する。電流は、通常５アンペアに制限する。２チャネル・オシロスコープ６３を使用する。わずかな反射ができるのみである。基準パルスは、必要でない。
第２の構成では、反射パルスを評価する。このシステムでは、再反射ストレス・パルス用の減衰器を使用する。この方法では、５０オーム・インピーダンス・システムを使用する。ライン５８Ｆ中にデバイスのＤＵＴと直列に配置された減衰器（図示せず）が推奨される。電流は、通常１０アンペアに制限する。１チャネル・オシロスコープ６３を使用する。電圧センサＶＰをＤＵＴと並列に配置する。複数の反射が生じる。反射パルスが入射パルス、すなわち送り込まれたパルスと部分的に重なる場合、基準パルスが必要である。
伝送ベースのシステムでは、減衰器がない。この方法では５０オーム・インピーダンス・システムを使用する。デバイスのＤＵＴと直列に配置された減衰器は、使用しない。電流は、通常１０アンペアに制限する。１チャネル・オシロスコープ６３を使用する。やはり、電圧センサＶＰをＤＵＴと並列に配置する。複数の反射が生じる。基準パルスが必要である。
反射伝送ベースのシステムでは、１００オーム・インピーダンス・システムを使用する。電流は、通常１０アンペアに制限する。２チャネル・オシロスコープ６３を使用する。電圧は、デバイスのＤＵＴおよび終端部と並列に検出する。複数の反射が生じる。基準パルスが必要である。
光子検出器７２によって放出光子を検出し、光子が検出器に当たることによって発生する事象を、それぞれ光子データ取得（収集）システム７４によって捕捉する。ＤＵＴの電圧および電流の条件を繰り返して、光子毎のｘ、ｙおよび時間の座標を記録する。測定を繰り返し、信号の振幅およびＳ／Ｎ比が所望のレベルに達するまで、時間区分毎にデータを蓄積する。光子放出は、パルスを加えている間中ずっと、およびパルスの後観測され、パルス事象が起きた後、光子放出の評価が可能になることに留意されたい。
電圧および電流測定ウインドー・プロセスの場合と同様に、光子放出は、その特定の時間ウインドー内のみ記憶される。測定ウインドー時間内の光子放出を定義する一方法は、所与の位置について時間毎に時間平均光子密度を得ることである。事象中またはさらに別の「光子測定ウインドー」中、光子放出をすべて記憶するのが目的であるときは、光子放出は、デバイスの電流および電圧の情報とともにデータ取得システムに記憶される。
この方法では、パルス事象が終了後、スイッチ５８Ｃが開となって、デバイスのＤＵＴおよび伝送ラインの電気接続部５８Ｄ、５８Ｅ、５８Ｆをパルス源５５（たとえば、市販のパルス源または伝送ライン・ケーブル源）から切り離す。
次いで、ノード６１およびグラウンドに接続されたパラメータ解析器や漏れメータなどの市販の測定システムＬＭを使用して、デバイスのＤＵＴ全体について漏れ測定を実施する。漏れ測定値は、ライン６１Ｂを介してＬＭからＣＶＬＡ７０に送られて、ＣＶＬＡ７０に記憶される。
本発明の方法によれば、漏れの評価が漏れ故障基準を超えた場合、試験は中止される。この方法では、漏れが増加して基準値を超えても評価するのが目的の場合、試験を続けて、確立された故障基準値を超えて調査することができる。
このパルス波形を使用して、連続パルスのパルス列を次々と加え、充電プロセス、スイッチの閉動作、デバイスのＤＵＴへの電流印加、ならびに電流、電圧および光子放出レベルの情報および漏れの測定を繰り返す。この方法では、平均の電流、電流および光子放出を収集する。光子カウント信号が小さい場合、空間において光子のカウントおよび強度を得るために試験を繰り返すと、より多い信号の獲得が可能になる。全光子強度または平均光子強度、またはピーク強度が、ユーザに重要となり得る。
単一または複数の適切なパルスをデバイスのＤＵＴに加えた後、このプロセスでは、充電源またはパルス源を徐々に増加させてその源の充電量を増大させることによって、ＤＵＴに加える電流を増加し続けることができる。次いで、電圧、電流、光子放出および漏れを測定するこのシーケンスを無限に繰り返す。
この方法によれば、パルスの幅、立上り時間または他の重要な任意の変数が変更される。
パルス源のパルスの大きさを大きくする場合、測定ウインドーの平均電圧および平均電流をグラフ上にプロットしたＩ−Ｖ特性グラフが表示される。さらに、光子カウント対測定ウインドーの平均電流または平均電圧のグラフがプロットされる。光子カウントは、電圧／電流測定ウインドー内の全光子カウントまたは平均光子カウント、別の測定ウインドー基準内の平均光子カウントまたは全光子カウント、または２−Ｄアレイ・マッピング中の任意のポイントにおけるピーク強度である。さらに、漏れ測定値が、連続するポイント毎に電流、電圧または光子測定値とともにプロットされる。この漏れ測定値は、単一パルスまたは繰り返しパルス列の結果にも対応する。パルス列の場合、漏れ測定は、単一パルスまたはパルス列からの一連のパルスの後、実施される。
試験方法の定義
図８に示すように伝送ライン５８Ｄにパルスを供給する高電流のプログラム可能なパルス源（たとえば、ＨＰ８１１４Ａ高電流パルス源）がパルス列を確立するために使用され、図７のＰＩＣＡ（ピコ秒イメージ化回路解析）ツールの視覚化ツールと統合される。図７および８に示すスペクトル・フィルタ７１Ａ〜７１Ｃを光検出器アレイ７２と組み合わせて使用して、崩壊または再結合から発生する光放出を評価する。無線周波数（ＲＦ）、直流（ＤＣ）または交流（ＡＣ）のパラメータが使用される。
図８に示すように伝送ライン５８Ｄにパルスを供給する高電流のプログラム可能なパルス源（たとえば、ＨＰ８１１４Ａ高電流パルス源）がパルス列を確立するために使用され、図７のＰＩＣＡ（ピコ秒イメージ化回路解析）ツールの視覚化ツールと統合される。図７および８に示すスペクトル・フィルタ７１Ａ〜７１Ｃを光検出器アレイ７２と組み合わせて使用して、崩壊または再結合から発生する光放出を評価する。無線周波数（ＲＦ）、直流（ＤＣ）または交流（ＡＣ）のパラメータが使用される。
２個の互いに異なるフィルタｒｇ７８０およびｂｇ３９を使用して、光放出のスペクトル推定値を評価する。この放出プロセスでは、中間ギャップの電子正孔対再結合に関連するこの光子放出は、ジャンクションにおける崩壊現象（breakdown phenomena）から生じるその放出と比べると、異なるエネルギーおよび周波数（Ｅ＝ｈν）を有することになる。
実験結果によると、電子正孔対再結合からの放出の周波数は、その帯域幅が非常に狭く、周波数がν＝Ｅｇ／２ｈ（ただし、ｈは、プランク定数）であることが示されている。ラッチアップの場合、チップ基板中の低レベル電子正孔対放出を検出して、過剰な少数キャリアが基板中でどのように分布し再結合しているかを評価することが重要である。
崩壊現象および高電界ホット電子放出の場合、スペクトル・エネルギー分布は、より広く、別のスペクトル・エネルギー状態である。電場によって加速された電子は、その電子が電子−光子または電子−格子の相互作用を受けるまで加速されることになる。その結果、これらのスペクトル・エネルギーは、ジャンクション領域間の電圧および印加電場と関連付けられる。その結果、このスペクトル体系（spectral regime）に対処するフィルタを使用して、高電界放射を観測する。
電子正孔対再結合の光子マッピングと加速された電子弛緩または緩和（relaxation）マッピングを組み合わせることによって、再結合の物理現象および高レベル・ホット電子注入が複雑な回路中のどこで起こっているか、その応答について十分な理解を得ることができる。両方の光子マッピングを評価することによって、注入およびラッチアップ源がよりよく評価される。
定義されるパルス幅は、ＥＳＤ、ＥＯＳ（電気的過剰応力）またはラッチアップのどれを評価するかに応じて、０．１ナノ秒から１マイクロ秒までの時間フレームの範囲になる。ＥＳＤ現象は、０．１ナノ秒から５００ナノ秒までのパルス幅による試験が必要になり、ラッチアップ解析は、通常１マイクロ秒から１００マイクロ秒までの時間レジーム中で取り扱われる。重要となるＥＳＤ事象用の立上り時間は、通常１００ピコ秒から１０ナノ秒までである。この方法では、様々な重要な問題用にこれらのパルス幅を使用することになる。故障データからワンチ・ベル汎用カーブ（Wunsch Bell universal curve）を作成して、故障を生じるパワー対パルス幅を評価する。
電源試験方法
この試験では、ＤＣ電圧をチップ・デバイスのＤＵＴのパワー・レールに加える。正極性のパルス列を標本パルス幅およびパルス間時間によって確定する。パルスの大きさが小さいときに光子放出を観測する。パルスが所与の大きさになった後、光子放出がその放出位置を視覚化するのに十分なだけ観測できるまで、パルス列を連続させる。十分データを収集した後、パルスの大きさを大きくして、光子信号がより大きくなることを可能にする。ラッチアップ、電気的過大ストレスまたは故障が起こるまで、このストレスを連続して段階的に増大させる。光子放出およびチップ故障の領域の連続的な動画を制作するために、連続するスライドを作成する。経時的にどんな大きさであったかを理解し、電圧傾斜対時間が動画の観測者にとって明白であり、電圧または電流対故障を評価するような場合、動画を制作する。
この試験では、ＤＣ電圧をチップ・デバイスのＤＵＴのパワー・レールに加える。正極性のパルス列を標本パルス幅およびパルス間時間によって確定する。パルスの大きさが小さいときに光子放出を観測する。パルスが所与の大きさになった後、光子放出がその放出位置を視覚化するのに十分なだけ観測できるまで、パルス列を連続させる。十分データを収集した後、パルスの大きさを大きくして、光子信号がより大きくなることを可能にする。ラッチアップ、電気的過大ストレスまたは故障が起こるまで、このストレスを連続して段階的に増大させる。光子放出およびチップ故障の領域の連続的な動画を制作するために、連続するスライドを作成する。経時的にどんな大きさであったかを理解し、電圧傾斜対時間が動画の観測者にとって明白であり、電圧または電流対故障を評価するような場合、動画を制作する。
グラウンド試験
この試験では、ＤＣ電圧をチップの基板レールに加える。標本パルス幅およびパルス間時間によって、負のパルス列を確定する。パルスの大きさが小さいときに光子放出を観測する。パルスが所与の大きさになった後、光子放出がその放出位置を視覚化するのに十分なだけ観測できるまで、パルス列を連続させる。十分データを収集した後、パルスの大きさを大きくして、光子放出可視信号がより大きくなることを可能にする。ラッチアップ、電気的過大ストレスまたは故障が起こるまで、このストレスを連続して段階的に増加させる。光子放出およびチップ故障の領域を連続的に表す動画を制作するために、連続するスライドを作成する。大きさが経時的にどのようであったかが理解でき、電圧傾斜対時間が動画の観測者にとって明白であり電圧または電流対故障が評価できるような場合、動画が制作される。
この試験では、ＤＣ電圧をチップの基板レールに加える。標本パルス幅およびパルス間時間によって、負のパルス列を確定する。パルスの大きさが小さいときに光子放出を観測する。パルスが所与の大きさになった後、光子放出がその放出位置を視覚化するのに十分なだけ観測できるまで、パルス列を連続させる。十分データを収集した後、パルスの大きさを大きくして、光子放出可視信号がより大きくなることを可能にする。ラッチアップ、電気的過大ストレスまたは故障が起こるまで、このストレスを連続して段階的に増加させる。光子放出およびチップ故障の領域を連続的に表す動画を制作するために、連続するスライドを作成する。大きさが経時的にどのようであったかが理解でき、電圧傾斜対時間が動画の観測者にとって明白であり電圧または電流対故障が評価できるような場合、動画が制作される。
入力ピン評価
この試験では、ＤＣ電圧をチップのＶＤＤおよび基板レールに加える。標本パルス幅およびパルス間の時間によって、正のパルス列を確定する。パルスの大きさが小さいときに光子放出を観測する。パルスが所与の大きさになった後、光子放出がその放出位置を視覚化するのに十分なだけ観測できるまで、パルス列を連続させる。十分データを収集した後、パルスの大きさを大きくして、信号がより大きくなることを可能にする。ラッチアップ、電気的過大ストレスまたは故障が起こるまで、このストレスを連続して段階的に増大させる。光子放出およびチップ故障の領域を連続的に表す動画を制作するために、連続するスライドを作成する。大きさが経時的にどのようであったかが理解でき、電圧傾斜対時間が動画の観測者にとって明白であり電圧または電流対故障が評価できるような場合、動画が制作される。
この試験では、ＤＣ電圧をチップのＶＤＤおよび基板レールに加える。標本パルス幅およびパルス間の時間によって、正のパルス列を確定する。パルスの大きさが小さいときに光子放出を観測する。パルスが所与の大きさになった後、光子放出がその放出位置を視覚化するのに十分なだけ観測できるまで、パルス列を連続させる。十分データを収集した後、パルスの大きさを大きくして、信号がより大きくなることを可能にする。ラッチアップ、電気的過大ストレスまたは故障が起こるまで、このストレスを連続して段階的に増大させる。光子放出およびチップ故障の領域を連続的に表す動画を制作するために、連続するスライドを作成する。大きさが経時的にどのようであったかが理解でき、電圧傾斜対時間が動画の観測者にとって明白であり電圧または電流対故障が評価できるような場合、動画が制作される。
次いで、負極性のパルス列を使用して第２の試験を実施する。正および負のパルス列を使用して、故障を起こさせるパワーまたはラッチアップのトリガー開始時を評価する。
ＥＳＤ試験
ＥＳＤロバスト性の評価の場合、パルス源から一連のＥＳＤ模擬パルスを加え、やはり光子放出パターンを経時的に評価することができる。ＥＳＤ模擬パルスには、１）伝送ライン・パルス（ＴＬＰ）モデル、２）人体モデル（ＨＢＭ）、３）機械モデル（ＭＭ）、４）帯電デバイス・モデル（ＣＤＭ）および５）ケーブル放電事象（ＣＤＥ）モデルが含まれる。
ＥＳＤロバスト性の評価の場合、パルス源から一連のＥＳＤ模擬パルスを加え、やはり光子放出パターンを経時的に評価することができる。ＥＳＤ模擬パルスには、１）伝送ライン・パルス（ＴＬＰ）モデル、２）人体モデル（ＨＢＭ）、３）機械モデル（ＭＭ）、４）帯電デバイス・モデル（ＣＤＭ）および５）ケーブル放電事象（ＣＤＥ）モデルが含まれる。
この場合では、前の場合と同様に、パッド、電源およびグラウンドにパルスを加える。ＥＳＤを解析するために、正または負極性のパルス列をそれぞれに加える。ＥＳＤパルス列では、周期は、連続するパルス間で冷却させることができるようなものでなければならない。この連続パルスは、同じ電流量で加えられ、光子放出データが十分に得られたとき、電流量を増加させる。この試験は、連続事象間で冷却させ、異なる極性および異なる波形を使用するので、ラッチアップ試験とは異なる。この試験では、光子放出の応答が監視され、動画が記憶される。
故障を生じるＲＦパワー試験
この試験では、ＲＦ信号が、ＲＦ信号ピンに加えられる振動源である。ＶＤＤおよびＶＳＳは、安定であり通電される。振幅を増大させながらＲＦ信号を繰り返し加え、光子放出データが十分に得られた後、ＲＦ信号を確立する。ＲＦ信号が大きくなると、パワーが、回路の故障を生じさせるレベルを超えるため、ある点でトランジスタおよび回路が故障することになる。この方法は、ＲＦネットワーク、ＲＦレシーバ、パワー増幅器および他のＲＦ回路にとって重要である。
この試験では、ＲＦ信号が、ＲＦ信号ピンに加えられる振動源である。ＶＤＤおよびＶＳＳは、安定であり通電される。振幅を増大させながらＲＦ信号を繰り返し加え、光子放出データが十分に得られた後、ＲＦ信号を確立する。ＲＦ信号が大きくなると、パワーが、回路の故障を生じさせるレベルを超えるため、ある点でトランジスタおよび回路が故障することになる。この方法は、ＲＦネットワーク、ＲＦレシーバ、パワー増幅器および他のＲＦ回路にとって重要である。
パワー・バス評価
この方法では、ＤＣ電流を勾配の小さいランプでチップに加えて、チップを流れる電流の一様性を評価する。光子放出が少ないことを示す領域は、このような高電流においてパワー・バスのドロップがあることを示している。パワー・ドループがチップ故障を引き起こす、または分布が評価されるまで、ＤＣレベルを増大させる。
この方法では、ＤＣ電流を勾配の小さいランプでチップに加えて、チップを流れる電流の一様性を評価する。光子放出が少ないことを示す領域は、このような高電流においてパワー・バスのドロップがあることを示している。パワー・ドループがチップ故障を引き起こす、または分布が評価されるまで、ＤＣレベルを増大させる。
システム
これらの試験から、以下のシステムの特徴が確定される。システムは、ＣＡＤ（コンピュータ支援設計）システムを使用して、放出のマッピングを示し、光子放出に関連する回路を同定することができる。
これらの試験から、以下のシステムの特徴が確定される。システムは、ＣＡＤ（コンピュータ支援設計）システムを使用して、放出のマッピングを示し、光子放出に関連する回路を同定することができる。
光子放出強度から故障を生じるパワーを計算する。この設計システムでは、放出を特定の回路と関連付けることができる。その回路から電圧および電流を評価する。このことから、チップ中の特定の構成要素について、故障を生じるパワー、ならびにパッドまたはパワー・レールに注入されたパワー・レベルが評価される。したがって、このシステムでは、ＣＡＤシステムを使用して直接に計算し視覚化する機能が提供され、要素が識別され、次いで電流が光子放出の大きさに関連付けられる。
信号が大きくなると、入力パワーと光子放出率の関係が確立される。その結果、光子放出率を入力源の電流および電圧に関連付けるグラフおよび換算カーブを作成することができ、入力パワー、反射パワーおよび光子放出率の間の換算が可能になる。
図９は、電圧（Ｖ）の関数として単位アンペア（Ａ）でエミッタ電流（ＩＥＢ）を、単位ピコ・アンペア（ｐＡ）で漏れ電流（Ｉｌｅａｋａｇｅ）をともに示すグラフであり、このグラフは、どのように漏れ電流が、電圧の関数として約８Ｖでピークになるまで増加するが、エミッタ電流が約１３Ｖまでゆっくりと増加するにつれて減少するかを示す。
図１０を参照すると、図７および８の高電流パルス・ピコ秒イメージ化回路解析システムを使用して、デバイスのＤＵＴを試験する方法が示されている。この方法は、図１０に示すステップ８０から始まる以下のステップから構成することができる。
ステップ８１で、測定値（たとえば、プローブ抵抗値、システム抵抗値）から寄生の抵抗値およびインピーダンスを抽出、すなわち分離するために、試験システムを較正し検証する。ステップ８２で、デバイスのＤＵＴについて初期のパラメトリックな漏れ測定を実施する。次いでステップ８３で、図７のスイッチ５８Ｃを閉にすることによってストレス・パルスをデバイスのＤＵＴに加える。次にステップ８４で、走査されたＤＵＴウインドー中の電圧、電流および光子強度データを測定し（読み取り）記録する。ステップ８５で、測定ウインドー中にデバイスのＤＵＴ全体を走査して時間および空間におけるデバイスのＤＵＴ全体の光子強度（カウント）を測定することによって、漏れ測定を実施する。ステップ８６で、電流（Ｉ）、電圧（Ｖ）、光子強度および漏れの値を記憶および／またはプロットする。ステップ８７で、システムは、漏れが不合格であったかどうかを判定する。その答えがイエスで、漏れが故障基準を超えている場合、プロセスを終了し、ライン８９および９３を経て直接ステップ９４に進む。この試験に対する答えがノーであった場合、システムはライン８８を経てステップ９０に進む。ステップ９０で、システムは、チェックを行って、パルス振幅が最大振幅に達したかどうかを判定する。その答えがイエスで、パルス振幅が最大振幅であった場合、システムは、ライン９２、９３を通りステップ９４の試験ＳＴＯＰに進む。ノーの場合、システムは、ライン９４を経て分岐してステップ９５に進み、ストレス・パルスの振幅を増加する。次いでステップ９５は、ライン９６を経て循環的にステップ８４に戻り、新しいパルスを再印加することによって試験を継続させることになり、ステップ８７またはステップ９０のチェックでイエスの答えが得られるまで、このプロセスが継続される。
図１１は、図７および８の高電流パルスＰＩＣＡシステムを使用して、デバイスのＤＵＴを試験する代替方法を示す。これらのステップは、ステップ８３、８４および９５がステップ８３’、８４’および９５’で置き換えられる以外は、図１０のステップと同じである。ステップ８３’で、単一ストレス・パルスの代わりに、一連のパルスをデバイスのＤＵＴに加える。ステップ８４’で、測定ウインドー中にデバイスのＤＵＴ全体について電流、電圧および光子カウントを測定し読み取り、蓄積された電流、電圧または光子カウントの平均化したデータを記憶する。ステップ９５’で、異なる大きさ（または別の特性、たとえば立上り時間、立下り時間など）の新しいパルスを再印加することによって試験を続行する。すべての場合に任意の種類のパルスを使用することができる。パルス幅の形状は、測定ウインドー・プロセスおよび実施が必要な調節に影響を及ぼす。
非通電方法または通電方法を使用して、このシステムを動作させる。ＤＣチョークを適用して、パルス印加中にノードをバイアスさせ、それによって他の手段が、確立したＤＣレベル上にＡＣ信号を供給できるようにする。パルス事象中にＤＣ切り離し（DC isolation）を行うために、十分に切り離すことが必要になる。
パルスの種類
ＥＳＤロバスト性の評価では、パルス源から一連のＥＳＤ模擬パルスを加え、やはり光子放出パターンを経時的に評価することができる。ＥＳＤ模擬パルスは、１）伝送ライン・パルス（ＴＬＰ）モデル、２）人体モデル（ＨＢＭ）、３）機械モデル（ＭＭ）、４）帯電デバイス・モデル（ＣＤＭ）、および５）ケーブル放電事象（ＣＤＥ）モデルである。この場合も、前の場合と同様に、パッド、電源およびグラウンドにパルスを加える。ＥＳＤ解析では、正または負の極性のパルス列をそれぞれに加える。ＥＳＤパルス列では、周期は、連続するパルス間で冷却させることができるようなものでなければならない。この連続パルスは、同じ電流量で加えられ、光子放出データが十分に得られたとき、電流量を増加させる。この試験は、連続する事象間で冷却させ、異なる極性および異なる波形を使用するので、ラッチアップ試験とは異なる。この試験では、光子放出の応答が監視され、動画が記憶される。
ＥＳＤロバスト性の評価では、パルス源から一連のＥＳＤ模擬パルスを加え、やはり光子放出パターンを経時的に評価することができる。ＥＳＤ模擬パルスは、１）伝送ライン・パルス（ＴＬＰ）モデル、２）人体モデル（ＨＢＭ）、３）機械モデル（ＭＭ）、４）帯電デバイス・モデル（ＣＤＭ）、および５）ケーブル放電事象（ＣＤＥ）モデルである。この場合も、前の場合と同様に、パッド、電源およびグラウンドにパルスを加える。ＥＳＤ解析では、正または負の極性のパルス列をそれぞれに加える。ＥＳＤパルス列では、周期は、連続するパルス間で冷却させることができるようなものでなければならない。この連続パルスは、同じ電流量で加えられ、光子放出データが十分に得られたとき、電流量を増加させる。この試験は、連続する事象間で冷却させ、異なる極性および異なる波形を使用するので、ラッチアップ試験とは異なる。この試験では、光子放出の応答が監視され、動画が記憶される。
ここで図面、より具体的には図７を参照すると、本発明を実施することができる代表的な環境が示してある。図７は、本発明を実施することができるピコ秒イメージ化回路解析ツールを表す図である。高電流ＰＩＣＡツールは、ユニークな方法で使用されて、これらの機能を提供する。
この方法では、チップは、通電状態である。パルス列のパルスの大きさを経時的に大きくすることが可能な高電流パルス発生器を使用する。この技法では、周波数フィルタを使用して再結合放出とアバランシェ放出を識別することによって、互いに異なる光子放出エネルギーを分類する。
電気熱シミュレーション・ツールでは、後処理プロセッサは、電流、チップ・マッピングおよび過渡的光子放出のエミュレートした光マップに基づいて、放出率の計算を行うことができる。電気熱回路シミュレーション・ツールは、ノードにおける電圧、電流および温度に関する問題を扱うことができる。電気熱シミュレーションで、回路中の要素すべてについて経時的に電圧、電流および温度を計算する。このシミュレーションの実行から、後処理ツールを使用してその結果を後処理し、その結果から以下のものを求めることができる。
Ａ）順方向または逆方向のバイアス状態
Ｂ）光子放出率およびエネルギー・スペクトル
Ｃ）キャリア拡散および再結合率
Ａ）順方向または逆方向のバイアス状態
Ｂ）光子放出率およびエネルギー・スペクトル
Ｃ）キャリア拡散および再結合率
電位によって（Ａ）項から、構造が、順方向バイアスまたは逆方向バイアスにあるのかを判定する。
（Ｂ）項について、順方向にバイアスが注入された場合、キャリアは、ウェルまたは基板領域中に注入される。このことから、光子放出が再結合と関連付けられる。電子正孔対の再結合は、周波数Ｅｇ／２ｈ（Ｅ＝ｈν）のところで起こり、ただしνは周波数である。逆方向バイアス発生の場合は、電圧条件が分かっているので、ジャンクション領域間の電場が得られる。放出エネルギーが計算され、その放出エネルギーのエネルギー・スペクトルがジャンクション間の電圧と関連するので、周波数がより高い光子放出の成分が得られる。
（Ｃ）項について、電気熱シミュレーションから得られたローカル温度から、温度が計算される。その温度を使用して移動・拡散係数（Ｄ／ｕ＝ｋＴ／ｑ）が求められ、次いで、拡散方程式の解から、ある位置における注入源からのキャリア数が計算される。（経時的な）その計算された数を使用して、エネルギーがＥｇ／２である光子の有効放出（net emission）が計算される。
次いで、結果を物理的チップ・レイアウトの２次元マップ上に表示し、時間および空間におけるエミュレートしたマップを作成する。強度レベルは、その周波数で得られた光子数に関連する。異なる周波数のフィルタを使用して、第２のマップを作成することができる。実際のツールと同様に、エミュレートするツールによって、互いに異なる周波数または周波数範囲のマッピングのエミュレーションが可能になる。試験から以下のシステムの特徴が確定される。システムは、ＣＡＤ（コンピュータ支援設計）システムを使用して、放出のマップを表示し、光子放出に関連する回路を識別することができる。
故障を生じるパワーを光子放出強度から計算する。設計システムは、放出を特定の回路と関連付けることができる。その回路から電圧および電流を評価する。この評価から、チップ中の特定の構成要素について、故障を生じるパワー、ならびにパッドまたはパワー・レールで注入されたレベルを評価する。したがって、システムは、ＣＡＤシステムを使用して、直接に計算する機能および視覚化機能を提供し、要素の識別を行い、次いで電流と光子放出量とを関連付けることになる。
信号が大きくなると、入力パワーと光子放出率の関係が確立される。その結果、光子放出率と入力源の電流および電圧を関連付けるグラフおよび換算曲線を作成することができ、入力パワー、反射パワーおよび光子放出率の間の換算が可能になる。
図１２は、本発明の別の態様による、振幅が時間の関数として大きくなる電圧を有するＰＩＣＡ試験パルスのグラフを示す。
電気熱シミュレーション・ツールは、電流に基づいた放出率、チップのマッピング、過渡的光子放出のエミュレートした光マップ、およびピコ秒イメージ化回路解析によって作成された実際のマッピングを提供する、後処理プロセッサを含むことができる。したがって、エミュレートしたピコ秒イメージ化回路解析マップが、実際のマップと比較される。実際のフィルタおよび計算から得られたエミュレートしたフィルタを使用して、時間および空間において、かつ所与の光子周波数毎に、この２つのマップを並べて配列する、比較プロセスが実施される。この２つのマップを互いに隣り合わせに置くと、予期しない事象が解析される。そのような事象には、以下のものが含まれる。
１）デバイス故障
２）予期せぬ過渡現象
３）設計欠陥
４）相互接続故障
５）ＭＯＳＦＥＴ故障
６）ＥＳＤ事象故障
７）エレクトロマイグレーション故障
１）デバイス故障
２）予期せぬ過渡現象
３）設計欠陥
４）相互接続故障
５）ＭＯＳＦＥＴ故障
６）ＥＳＤ事象故障
７）エレクトロマイグレーション故障
図１３および１４は、チップ設計の２つの光子放出マッピングを比較するために示してある。エミュレートしたマップは、ツールがもたらすはずのものから作成される。データを部分的に重ね合わせて２つのマップを重ね、エミュレートしたマップと実際のマップの間の差を決定するために、差を表すマップが作成される。このようにして、故障、欠陥および事象を観測者によりはっきりと見せるように差が強調表示される。光子放出の差の性質を識別する情報処理能力のあるシステムが開発される。さらに、互いに異なる周波数のマッピング（エミュレート対実際：emulated VS actual）が比較される。そのようにして、順方向バイアスまたは逆バイアスの差の区別が識別される。
図１３で、プロセスはステップ１００から始まる。ステップ１０１で、電気熱シミュレータを使用して回路をシミュレートする。ステップ１０２で、電流および電圧のシミュレートされた値が温度の関数として記録される。ステップ１０３で、デバイスのＤＵＴからの光子放出の量がシステムによって計算される。ステップ１０４で、計算された値がデバイスのＤＵＴにマッピングされる。このデバイスのＤＵＴは、集積回路とすることができる。ステップ１０５で、ステップ１０４で得られた放出パターンの２次元マップを作成し、次いでプロセスは、ステップ１０６で終了する。
図１４は、実際の光子放出を使用して電流密度を計算し、要素を識別し、次いで回路中のノードにおいて電流および電圧を計算する、図１３とは逆の方法を表すフローチャートである。このプロセスは、実際の光子誘導電流マップを使用して物理的回路中のノードの電圧および電流を識別するので、逆になっている。ステップは、実際の光子マップから始まり、次に説明するように実施される。
図１４を参照すると、プロセスは、ステップ１１０から始まる。ステップ１１１で、得られた光子放出パターンの２次元実測マップが作成される。ステップ１１２で、計算された値がデバイスのＤＵＴにマッピングされる。このデバイスのＤＵＴは、集積回路とすることができる。ステップ１１３で、システムを使用してデバイスのＤＵＴからの光子放出からＩ（ｔ）を計算する。ステップ１１４で、システムは、Ｉ（ｔ）すなわち電流を温度の関数として記憶する。ステップ１１５で、この結果と、図１３で使用される電気熱シミュレータから得られた結果とを比較する。次いでプロセスは、ステップ１１６で終了する。
Ａ）測定値から光子放出マップを作成する。
Ｂ）放出を特定のノードと関連付ける。
Ｃ）そのノードにおける電流を計算する。
Ｄ）全電流に基づき温度を推定する（温度は、ジュール熱およびＩ２Ｒと関係する）。
Ｅ）計算された電流と、電気熱シミュレーション回路によるシミュレーション結果とを比較する。計算された温度は、電気熱シミュレーションによって予測した温度と比較し、計算された電流は、電気熱回路電流と比較する。
Ａ）測定値から光子放出マップを作成する。
Ｂ）放出を特定のノードと関連付ける。
Ｃ）そのノードにおける電流を計算する。
Ｄ）全電流に基づき温度を推定する（温度は、ジュール熱およびＩ２Ｒと関係する）。
Ｅ）計算された電流と、電気熱シミュレーション回路によるシミュレーション結果とを比較する。計算された温度は、電気熱シミュレーションによって予測した温度と比較し、計算された電流は、電気熱回路電流と比較する。
図１５は、本発明による別のパルスＰＩＣＡシステムを示す。図１５では、レンズ２３０によってイメージ化マルチチャネル・プレート光電子増倍管２２０上に合焦された電磁（光学的など）放射２５０によって検出が実施される、サンプルのＤＵＴが示してある。この光電子増倍管２２０は、ｘ座標ブロック２０４への出力２０３、ｙ座標ブロック２０７へのライン２０６、および時間ブロック２１０へのライン２０９を有する。ライン２２５を介してｘ位置データ出力を送出するｘ座標ブロック２０４、およびライン２２６を介してｙ位置データ出力を送出するｙ座標ブロック２０７は、３軸マルチチャネル解析器およびコンピュータ化イメージ解析ブロック２３３にｘ／ｙ入力を供給するように接続されている。時間ブロック２１０は、ＰＩＣＡタイミング・システム２２８中の時間振幅変換器（ＴＡＣ）２３１へのＳＴＡＲＴ入力部にライン２２７を介して時間データを供給する。試験パターン発生器２４０は、サンプルのＤＵＴを支持する試料台にケーブル２４１を介して制御信号を供給し、ＴＡＣ２３１のＳＴＯＰ入力部にケーブル２４２を介してトリガー信号を供給する。ライン２２７を介する時間信号は、ＴＡＣ２３１のＳＴＡＲＴ入力部に送られる。ＴＡＣ２３１は、３軸マルチチャネル解析器およびコンピュータ化イメージ解析ブロック２３３にライン２３２を介して出力を提供する。
電圧および電流測定ウインドー・プロセスの場合と同様に、その特定の時間ウインドー内のみ光子放出を記憶する。測定ウインドー時間内で光子放出を定義する一方法は、所与の位置毎に時間平均した光子強度を経時的に得ることである。事象中、またはさらに異なる「光子測定ウインドー」中、光子放出をすべて記憶するのが目的であるときは、光子放出は、デバイスの電流および電圧の情報とともにデータ取得システムに記憶される。
本発明を上記の特定の諸実施形態について説明してきたが、本発明は、添付の特許請求の範囲の精神および範囲に含まれる修正を加えて実施する、すなわち説明し請求するような本発明の精神および範囲から逸脱せず形状および細部に変更を加えることができることが当業者に理解されよう。したがって、かかる変更はすべて本発明の範囲に含まれ、本発明は、添付の特許請求の範囲に記載の特許の主題を包含する。上記に記述した実施形態の様々な態様は、組み合わせ、かつ／または変更することができる。
１７ ＰＩＣＡシステム
１８ ＰＩＣＡイメージ化システム、筐体
１９ 出力部
２０ イメージ化検出器
２１ レンズ要素、レンズ
２３ ライン
２４ ケーブル
２５ ライン
２６ ライン
２７ ライン
２８ ＰＩＣＡタイミング・システム
２９ クロック分割器
３０ ライン
３１ 時間振幅変換器、ＴＡＣ
３２ ライン
３３ ３軸マルチチャネル解析器
５５ パルス源
５６ 高電流パルス発生器、高電流パルス源、高電流パルス充電源
５７ 高インピーダンス抵抗器
５８Ａ 伝送ライン・ケーブル
５８Ｂ 固定インピーダンス・チャージ伝送ライン
５８Ｃ 高電圧エレクトロメカニカル・スイッチ、高電圧スイッチ、電気式スイッチ
５８Ｄ 固定インピーダンス・チャージ伝送ライン
５８Ｅ 導体、伝送ライン
５８Ｆ 伝送ライン・ケーブル
５９ ノード
５９Ｂ 抵抗器、終端用インピーダンス
６０ 抵抗器、インピーダンス
６１ ノード
６１Ｂ ライン
６３ オシロスコープ
６４ 電流プローブ・ケーブル
６５ 電流入力部
６６ ライン
６９ ライン
７０ 電流電圧および漏れ取得（ＣＶＬＡ）ユニット、ＣＶＬＡユニット
７０Ａ ライン
７１Ａ 光学的フィルタ、スペクトル・フィルタ
７１Ｂ 光学的フィルタ、スペクトル・フィルタ
７１Ｃ 光学的フィルタ、スペクトル・フィルタ
７２ 光電子増倍管検出器アレイ
７４ 光子データ取得ブロック、光子データ取得（収集）システム
７４Ａ ライン
７４Ｂ ライン
７５ コンピュータ・システム、コンピュータ
７６ 変換器
７７ 試料台
９８ パルス源
ＣＰ 電流プローブ
ＣＴ 電流トランス
ＶＰ 電圧プローブ
ＲＨＶ 高インピーダンス抵抗器
ＣＰＵ 中央コンピュータ
ＬＭ 測定システム
２０３ 出力
２０４ ｘ座標ブロック
２０６ ライン
２０７ ｙ座標ブロック
２０９ ライン
２１０ 時間ブロック
２２０ イメージ化マルチチャネル・プレート光電子増倍管
２２５ ライン
２２６ ライン
２２７ ライン
２２８ ＰＩＣＡタイミング・システム
２３０ レンズ
２３１ 時間振幅変換器（ＴＡＣ）
２３２ ライン
２３３ ３軸マルチチャネル解析器およびコンピュータ化イメージ解析ブロック
２４０ 試験パターン発生器
２４１ ケーブル
２４２ ケーブル
２５０ 電磁（光学的など）放射
１８ ＰＩＣＡイメージ化システム、筐体
１９ 出力部
２０ イメージ化検出器
２１ レンズ要素、レンズ
２３ ライン
２４ ケーブル
２５ ライン
２６ ライン
２７ ライン
２８ ＰＩＣＡタイミング・システム
２９ クロック分割器
３０ ライン
３１ 時間振幅変換器、ＴＡＣ
３２ ライン
３３ ３軸マルチチャネル解析器
５５ パルス源
５６ 高電流パルス発生器、高電流パルス源、高電流パルス充電源
５７ 高インピーダンス抵抗器
５８Ａ 伝送ライン・ケーブル
５８Ｂ 固定インピーダンス・チャージ伝送ライン
５８Ｃ 高電圧エレクトロメカニカル・スイッチ、高電圧スイッチ、電気式スイッチ
５８Ｄ 固定インピーダンス・チャージ伝送ライン
５８Ｅ 導体、伝送ライン
５８Ｆ 伝送ライン・ケーブル
５９ ノード
５９Ｂ 抵抗器、終端用インピーダンス
６０ 抵抗器、インピーダンス
６１ ノード
６１Ｂ ライン
６３ オシロスコープ
６４ 電流プローブ・ケーブル
６５ 電流入力部
６６ ライン
６９ ライン
７０ 電流電圧および漏れ取得（ＣＶＬＡ）ユニット、ＣＶＬＡユニット
７０Ａ ライン
７１Ａ 光学的フィルタ、スペクトル・フィルタ
７１Ｂ 光学的フィルタ、スペクトル・フィルタ
７１Ｃ 光学的フィルタ、スペクトル・フィルタ
７２ 光電子増倍管検出器アレイ
７４ 光子データ取得ブロック、光子データ取得（収集）システム
７４Ａ ライン
７４Ｂ ライン
７５ コンピュータ・システム、コンピュータ
７６ 変換器
７７ 試料台
９８ パルス源
ＣＰ 電流プローブ
ＣＴ 電流トランス
ＶＰ 電圧プローブ
ＲＨＶ 高インピーダンス抵抗器
ＣＰＵ 中央コンピュータ
ＬＭ 測定システム
２０３ 出力
２０４ ｘ座標ブロック
２０６ ライン
２０７ ｙ座標ブロック
２０９ ライン
２１０ 時間ブロック
２２０ イメージ化マルチチャネル・プレート光電子増倍管
２２５ ライン
２２６ ライン
２２７ ライン
２２８ ＰＩＣＡタイミング・システム
２３０ レンズ
２３１ 時間振幅変換器（ＴＡＣ）
２３２ ライン
２３３ ３軸マルチチャネル解析器およびコンピュータ化イメージ解析ブロック
２４０ 試験パターン発生器
２４１ ケーブル
２４２ ケーブル
２５０ 電磁（光学的など）放射
Claims (6)
- 高電流源を備えたピコ秒イメージ化回路解析（ＰＩＣＡ）システムを用いて半導体チップの回路を解析する方法であって、
高電流パルス源から非通電状態の被試験デバイス（ＤＵＴ）に、パルスを加えるステップと、
光検出器手段を使用して、前記ＤＵＴから光子強度を検出するステップと、
前記光検出器手段から信号を受け取り、時間平均した光子強度をマッピングするステップと、
前記時間平均した光子強度を前記ＤＵＴの回路の特定のノードに関連付けるステップと、
前記関連付けられた特定のノードの電流を計算するステップと、
前記電流を計算するステップで計算した総ての電流に基づいて、前記ＤＵＴの回路の温度を算出するステップと
を含む、方法。 - パルスを加える前記ステップが、パルスの振幅が経時的に大きくなるパルス列を加えるステップを含む、請求項１に記載の方法。
- 前記パルス列が、周期的または非周期的である、請求項２に記載の方法。
- 前記パルス列が、ＥＳＤ（静電放電）模擬パルスである、請求項３に記載の方法。
- 前記ピコ秒イメージ化回路解析（ＰＩＣＡ）システムが、第１のＣＡＤ（コンピュータ支援設計）システムを備え、該第１のＣＡＤが前記時間平均した光子強度をマッピングする、請求項１〜４のいずれか１項に記載の方法。
- 高電流源を備えたピコ秒イメージ化回路解析（ＰＩＣＡ）システムに、請求項１〜５のいずれか１項記載の各ステップを実行させるためのコンピュータ・プログラム。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/814,962 US6943578B1 (en) | 2004-03-31 | 2004-03-31 | Method and application of PICA (picosecond imaging circuit analysis) for high current pulsed phenomena |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005303291A JP2005303291A (ja) | 2005-10-27 |
| JP4667929B2 true JP4667929B2 (ja) | 2011-04-13 |
Family
ID=34912667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005100985A Expired - Fee Related JP4667929B2 (ja) | 2004-03-31 | 2005-03-31 | 高電流パルス現象用のエミション顕微鏡装置およびその動作させる方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6943578B1 (ja) |
| JP (1) | JP4667929B2 (ja) |
| KR (1) | KR100826836B1 (ja) |
| CN (1) | CN1677120A (ja) |
| TW (1) | TW200600808A (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190186B2 (en) * | 2004-09-28 | 2007-03-13 | Solid State Measurements, Inc. | Method and apparatus for determining concentration of defects and/or impurities in a semiconductor wafer |
| KR100649314B1 (ko) * | 2004-12-30 | 2006-11-24 | 동부일렉트로닉스 주식회사 | 시뮬레이션용 모델 저항 소자 및 이를 이용한 시뮬레이션 방법 |
| JP2007064834A (ja) * | 2005-08-31 | 2007-03-15 | Agilent Technol Inc | デバイス特性測定システム |
| US20070164747A1 (en) * | 2005-12-23 | 2007-07-19 | Intel Corporation | Method and apparatus for simulating electrostatic discharge events in manufacturing and calibrating monitoring equipment |
| US7397253B2 (en) * | 2006-04-07 | 2008-07-08 | Evan Grund | Transmission line pulse (TLP) system calibration technique |
| US7724485B2 (en) * | 2006-08-24 | 2010-05-25 | Qualcomm Incorporated | N-channel ESD clamp with improved performance |
| EP2245471A1 (en) * | 2008-02-20 | 2010-11-03 | Verigy (Singapore) Pte. Ltd. | System, method and computer program for detecting an electrostatic discharge event |
| US7928737B2 (en) * | 2008-05-23 | 2011-04-19 | Hernandez Marcos | Electrical overstress and transient latch-up pulse generation system, circuit, and method |
| WO2010031418A1 (en) * | 2008-09-19 | 2010-03-25 | Verigy (Singapore) Pte. Ltd. | Signal distribution structure and method for distributing a signal |
| US8131056B2 (en) * | 2008-09-30 | 2012-03-06 | International Business Machines Corporation | Constructing variability maps by correlating off-state leakage emission images to layout information |
| JP2010133929A (ja) * | 2008-10-28 | 2010-06-17 | Toshiba Corp | 欠陥解析装置，および欠陥解析方法 |
| US8754633B2 (en) * | 2009-05-01 | 2014-06-17 | Dcg Systems, Inc. | Systems and method for laser voltage imaging state mapping |
| US9581642B2 (en) * | 2010-05-12 | 2017-02-28 | International Business Machines Corporation | Method and system for quickly identifying circuit components in an emission image |
| US8750595B2 (en) | 2010-10-06 | 2014-06-10 | International Business Machines Corporation | Registering measured images to layout data |
| US9557369B2 (en) * | 2012-06-22 | 2017-01-31 | International Business Machines Corporation | Integrated time dependent dielectric breakdown reliability testing |
| US11307235B2 (en) * | 2012-12-28 | 2022-04-19 | Illinois Tool Works Inc. | In-tool ESD events selective monitoring method and apparatus |
| JP6137536B2 (ja) * | 2013-04-26 | 2017-05-31 | 日本電産リード株式会社 | 基板検査装置、及び基板検査方法 |
| CN106408146A (zh) * | 2016-01-20 | 2017-02-15 | 国网新疆电力公司阿勒泰供电公司 | 配网图元快速定位及抢修方法 |
| TWI600916B (zh) * | 2016-04-12 | 2017-10-01 | 行政院原子能委員會核能研究所 | 放射線能譜分析儀簡化裝置 |
| US10521897B2 (en) * | 2016-07-22 | 2019-12-31 | International Business Machines Corporation | Using photonic emission to develop electromagnetic emission models |
| TWI752076B (zh) * | 2016-09-16 | 2022-01-11 | 美商伊利諾工具工程公司 | 工具內esd事件的選擇性監控方法及裝置 |
| US10768224B2 (en) * | 2016-12-23 | 2020-09-08 | Fei Company | High frequency lock-in thermography using single photon detectors |
| CN109001610B (zh) * | 2017-06-06 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | Esd通路探测方法及系统 |
| CN109991521B (zh) * | 2019-04-04 | 2021-01-22 | 惠州雷曼光电科技有限公司 | 发光二极管检测电路及装置 |
| EP3998476A4 (en) | 2019-07-10 | 2023-08-09 | Hamamatsu Photonics K.K. | SEMICONDUCTOR DEVICE INSPECTION METHOD AND SEMICONDUCTOR DEVICE INSPECTION DEVICE |
| TWI760185B (zh) * | 2021-04-14 | 2022-04-01 | 愛盛科技股份有限公司 | 漏電流偵測電路與磁通門驅動器 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0249954B1 (en) * | 1986-06-17 | 1992-12-02 | Fujitsu Limited | Driving a matrix type display device |
| JP2974469B2 (ja) * | 1991-09-17 | 1999-11-10 | 株式会社東芝 | 信号伝送回路 |
| JPH05160358A (ja) | 1991-12-06 | 1993-06-25 | Nec Eng Ltd | 耐ラッチアップ半導体デバイス |
| JP2691182B2 (ja) | 1992-03-25 | 1997-12-17 | 阪和電子工業株式会社 | 集積回路のラッチアップ測定方法 |
| US5455436A (en) * | 1994-05-19 | 1995-10-03 | Industrial Technology Research Institute | Protection circuit against electrostatic discharge using SCR structure |
| US5672918A (en) * | 1994-08-18 | 1997-09-30 | The United States Of America As Represented By The United States Department Of Energy | System level latchup mitigation for single event and transient radiation effects on electronics |
| US5541547A (en) * | 1995-05-03 | 1996-07-30 | Sun Microsystems, Inc. | Test generator system for controllably inducing power pin latch-up and signal pin latch-up in a CMOS device |
| US5841293A (en) * | 1995-12-22 | 1998-11-24 | International Business Machines Corporation | Method and apparatus for screening integrated circuit chips for latch-up sensitivity |
| US5736777A (en) * | 1995-12-29 | 1998-04-07 | Intel Corporation | Method and apparatus for fast self-destruction of a CMOS integrated circuit |
| US5940545A (en) * | 1996-07-18 | 1999-08-17 | International Business Machines Corporation | Noninvasive optical method for measuring internal switching and other dynamic parameters of CMOS circuits |
| US6172512B1 (en) * | 1998-02-19 | 2001-01-09 | International Business Machines Corporation | Image processing methods for the optical detection of dynamic errors in integrated circuits |
| KR100307554B1 (ko) * | 1998-06-30 | 2001-11-15 | 박종섭 | Esd 소자를 구비하는 반도체장치 |
| US6608494B1 (en) * | 1998-12-04 | 2003-08-19 | Advanced Micro Devices, Inc. | Single point high resolution time resolved photoemission microscopy system and method |
| US6342701B1 (en) * | 1999-07-08 | 2002-01-29 | International Business Machines Corporation | Time correlated photon counting |
| JP4362905B2 (ja) * | 1999-09-21 | 2009-11-11 | 富士ゼロックス株式会社 | 自己走査型発光装置、書き込み用光源および光プリンタ |
| US6483327B1 (en) * | 1999-09-30 | 2002-11-19 | Advanced Micro Devices, Inc. | Quadrant avalanche photodiode time-resolved detection |
| US6625769B1 (en) * | 1999-11-12 | 2003-09-23 | International Business Machines Corporation | Method for IC fault analysis using programmable built-in self test and optical emission |
| US6228726B1 (en) * | 2000-03-06 | 2001-05-08 | Taiwan Semiconductor Manufacturing Company | Method to suppress CMOS device latchup and improve interwell isolation |
| JP2001284084A (ja) | 2000-03-31 | 2001-10-12 | Matsushita Electric Works Ltd | 放電灯点灯装置 |
| US6596980B2 (en) * | 2001-08-31 | 2003-07-22 | Intel Corporation | Method and apparatus to measure statistical variation of electrical signal phase in integrated circuits using time-correlated photon counting |
| US6819117B2 (en) * | 2002-01-30 | 2004-11-16 | Credence Systems Corporation | PICA system timing measurement & calibration |
| US6774647B2 (en) | 2002-02-07 | 2004-08-10 | International Business Machines Corporation | Noninvasive optical method and system for inspecting or testing CMOS circuits |
| US7113630B2 (en) | 2002-02-19 | 2006-09-26 | Credence Systems Corporation | PICA system detector calibration |
-
2004
- 2004-03-31 US US10/814,962 patent/US6943578B1/en not_active Expired - Fee Related
-
2005
- 2005-03-10 TW TW094107297A patent/TW200600808A/zh unknown
- 2005-03-29 KR KR1020050025794A patent/KR100826836B1/ko not_active IP Right Cessation
- 2005-03-31 JP JP2005100985A patent/JP4667929B2/ja not_active Expired - Fee Related
- 2005-03-31 CN CNA2005100598247A patent/CN1677120A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060044887A (ko) | 2006-05-16 |
| US20050218921A1 (en) | 2005-10-06 |
| KR100826836B1 (ko) | 2008-05-06 |
| US6943578B1 (en) | 2005-09-13 |
| JP2005303291A (ja) | 2005-10-27 |
| TW200600808A (en) | 2006-01-01 |
| CN1677120A (zh) | 2005-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4667929B2 (ja) | 高電流パルス現象用のエミション顕微鏡装置およびその動作させる方法 | |
| Amerasekera et al. | ESD in silicon integrated circuits | |
| US6801049B2 (en) | Method and apparatus for defect analysis of semiconductor integrated circuit | |
| US7928753B2 (en) | Device and method for evaluating electrostatic discharge protection capabilities | |
| JP2008292462A (ja) | Ｅｓｄ試験システム較正 | |
| JP4194969B2 (ja) | 自動伝送ラインパルスシステム | |
| Voldman | ESD testing: from components to systems | |
| Holloway et al. | Study of basic effects of HPM pulses in digital CMOS integrated circuit inputs | |
| Stellari et al. | Tools for non-invasive optical characterization of CMOS circuits | |
| Voldman | ESD: failure mechanisms and models | |
| Weger et al. | Transmission line pulse picosecond imaging circuit analysis methodology for evaluation of ESD and latchup | |
| Hajjar et al. | CDM event simulation in SPICE: A holistic approach | |
| Scholz et al. | ESD on-wafer characterization: Is TLP still the right measurement tool? | |
| Kelly et al. | Developing a transient induced latch-up standard for testing integrated circuits | |
| Sun et al. | Correlation between Pulse IV and Human Body Model (HBM) Tests for Drain Electrostatic Discharge (ESD) Robustness Evaluation of GaN Power HEMTs | |
| Jackson et al. | Electric breakdowns and breakdown mechanisms in ultra-thin silicon oxides | |
| Ayling et al. | Sub-nanosecond reverse recovery measurement for ESD devices | |
| Weir et al. | Gate dielectric breakdown in the time-scale of ESD events | |
| Etherton et al. | Study of CDM specific effects for a smart power input protection structure | |
| Stadler et al. | Test circuits for fast and reliable assessment of CDM robustness of I/O stages | |
| Heer et al. | Analysis of the triggering behavior of low voltage BCD single and multi-finger gc-NMOS ESD protection devices | |
| Henry et al. | Transmission-Line Pulse ESD Testing of ICs: A New Beginning | |
| Gieser et al. | Survey on very fast TLP and ultra fast repetitive pulsing for characterization in the CDM-domain | |
| Jack et al. | Investigation of current flow during wafer-level CDM using real-time probing | |
| Piatek et al. | Transmission line pulsing tester for on-chip ESD protection testing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080304 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080304 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080304 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080502 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080730 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080730 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080904 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081003 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20090108 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20090115 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20090126 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090212 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20090728 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20090730 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090728 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |