JP5348913B2 - Esd試験システム較正 - Google Patents
Esd試験システム較正 Download PDFInfo
- Publication number
- JP5348913B2 JP5348913B2 JP2008071823A JP2008071823A JP5348913B2 JP 5348913 B2 JP5348913 B2 JP 5348913B2 JP 2008071823 A JP2008071823 A JP 2008071823A JP 2008071823 A JP2008071823 A JP 2008071823A JP 5348913 B2 JP5348913 B2 JP 5348913B2
- Authority
- JP
- Japan
- Prior art keywords
- esd
- voltage
- current
- hbm
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims description 96
- 238000005259 measurement Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 40
- 230000001052 transient effect Effects 0.000 claims description 25
- 239000000523 sample Substances 0.000 claims description 21
- 230000003071 parasitic effect Effects 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 11
- 238000012546 transfer Methods 0.000 claims description 9
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims 1
- 230000001131 transforming effect Effects 0.000 claims 1
- 238000012937 correction Methods 0.000 description 12
- 230000001960 triggered effect Effects 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000000691 measurement method Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 238000010998 test method Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000001976 improved effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
- G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Description
トランスミッションラインパルス(TLP)試験は、静電気放電(ESD)ストレス下の装置の動作評価のためにの一般的な測定方法であり、主に研究手段として使用されている。ESDロバスト性に関する最終的な製品評価は、通常HBM「合否」試験を用いて行われる。HBMとTLPとの相関/無相関については幾つかの文献で議論されている。また、装置の特性解析と研究の手段としてウエハー上でHBM測定を使用することが紹介されている。電流と電圧(HBMのI−V)は、ESD保護装置のウエハーレベルの特性解析を早めるために、ウエハーレベルのHBM試験の間に同時に取得される。記載される方法論の使用により数秒のHBM試験で得られるI−V曲線に到達するが、TLP試験では同一の結果を得るのに数分を要する。これまで、研究は、HBMのI−V曲線の準定常部分に焦点を当てていた。測定システムの寄生素子の決定無しには、HBMストレス期間の装置の過渡動作を測定することも研究することもできない。
測定配置が図1に示されている。ESD試験システムは、商用のウエハーレベルHBM試験装置(ハンワHED−W5000M)から成り、これはESDA標準に従ってHBMパルスを形成し、電流と電圧の測定装置がHBM試験装置の探針接続器に付加されている。この付加により、システムは、時間がたつと模擬的なHBMストレスの間の被試験装置上の電圧と電流を同時に取得することができる。システムが、例えば以下に示すように、較正されていると、これによってHBMのI−V曲線を生成することができる。ここに使用されるウエハーレベルの試験装置配置では、時間がたつと500MHzの帯域幅と8nFの容量を有する商用の電圧探針(テクトロニクス(Tektronix))によって電圧を取得することができる。電流は、250kHzから2GHzの周波数応答を有するテクトロニクスのCT−6変流器によって取得される。
前述の方法論を詳しく調べると、測定は、nウェルのシャロートレンチアイソレーション(STI)ダイオード、ゲート接地NMOS(ggNMOS)及び低電圧トリガのシリコン制御整流素子(LVTSCR)で標準的な90nmIMEC技術で製造されたもののような、典型的なESD保護装置を用いて行われる。まず、HBM「合否」試験が、被試験装置の故障レベルを得るために行われる。合否試験の間に電圧と電流を時間にしたがって取得する。一般に使用される方法と比較するために、付加的にTLP測定が行われる。HBMとTLPのデータの間の互換性を保証するために、TLPシステムの直列抵抗で起こる寄生電圧降下は、電圧波形から除去される。
図6は、スナップバックESD保護装置用のTLPとHBMのI−V曲線を重ね合わせたものを示す。計測されるゲート接地NMOS素子のHBMのI−V曲線における保持電圧VHは、TLPの曲線におけるものと対応している。また、オン抵抗RONは、HBMとTLPの間で良好な対応を示している。TLP故障レベルIT2は、HBMのI−V曲線で決定されるのではなく、HBMの合否試験から知られる。
図7は、低電圧トリガシリコン制御整流素子のI−V曲線を示す。これらの曲線を比較すると、極めて類似した保持電圧が認められる。しかし、高いストレスレベルでのHBMのI−V曲線から取得したオン抵抗は、TLP測定から若干のずれを示している。
図8は、nウェルのシャロートレンチアイソレーションダイオードのTLPとHBMのI−V曲線を重ね合わせたものを示す。HBMのI−V曲線におけるオン抵抗性は、TLP試験中のオン抵抗性と完全に対応してはいない。この観察結果は、HBMとTLPにおける異なる自己加熱によるものである。HBM試験ではダイオードはパルス開始時の短時間に加熱されるが、TLPでは、素子はTLPパルスの間一定の電力で連続的に加熱される。セクションEで示すように、TLPではHBMストレスよりも遙かに速く最大消費エネルギーに到達する。
所与の素子から取得したI−V特性に加えて、新たな測定技術ではHBMストレス下の素子の劣化も明らかになる。
経時的な電圧V及び経時的な電流Iを取得すると、式(9)によりHBMストレス下に消費されるエネルギーEの計算が可能となる。
上述の方法論の可能性を研究し実証するために、ダイオードトリガシリコン制御整流素子(SCR)について、そのトリガ速度の研究のためにHBM測定が行われている。(エム、マージェンス(M. Mergens)他「BiCMOS SiGe HBT及び極薄ゲート酸化物CMOSのRF−ESD保護用のダイオードトリガSCR(DTSCR)(Diode-triggered SCR (DTSCR) for RF-ESD protection of BiCMOS SiGe HBTs and CMOS ultra-thin gate oxides)」IEDM 2003、第21.3.1〜21.3.4頁、及びシー、ジェイ、ブレナン(C. J. Brennan)他「90nmASICSにおけるCDMロバスト性ESD保護のためのダイオード・バイポーラトリガSCRの実装(Implementation of diode and bipolar triggered SCRs for CDM robust ESD protection in 90nm ASICS)」2005年EOS/ESDシンポジウム議事録、第380〜386頁、を参照)。図12に示されているように4個のトリガダイオードを有する素子が使用されており、1.8Vのバイアス条件での通常動作時の低漏洩を保証している。また、ダイオードの数は、保護素子のトリガ電圧を規定する。HBMの結果を通常の試験方法と比較するために、新しい素子でTLP測定が行われる。
一つの試験装置と一対の探針の針を含む上述のESD試験配置に基づき、多数ポートのESD試験システム、すなわち探針の針を多数対有するもの、が提案され、多数端子の装置又は回路が一つ(又は複数)のESD試験装置でストレス下に置かれ、電圧と電流が時間に従って2又は「N」個の端子で測定される。端子の数は、被試験装置で利用可能な測定用ピン/パッド、及び/又は電圧と電流の波形の取得のために利用可能な測定チャネルの数によってのみ限定される。
本発明によれば、I−V曲線は、単発のウエハ上のHBM電圧電流測定により得られる。これは、システムの寄生と変流器の低い周波数限界を除去するための改良した全システム較正を伴う。得られたHBMのI−Vの結果は、TLP測定からと同様の準定常的パラメータを生ずるが、かなり少ない時間で取得できる。
Claims (10)
- ESD事象を模擬する所定のパルスを発生するESDパルス発生器、
被試験装置に上記所定のパルスを印加する探針の針であって、上記ESDパルス発生器に導体で接続される探針の針、及び、
上記パルスの結果としての上記被試験装置の電圧と電流の波形を同時に取得することにより上記被試験装置の過渡的挙動を検出する測定機器であって、上記探針の針に接続される測定機器
から成るESD試験システムの過渡的挙動の較正方法であって、
a)ESD過渡状態時の既知の第1インピーダンスを有する第1の既知システムにESD試験システムを適用して上記測定機器により第1の電圧と電流の波形を取得し、
b)第1インピーダンスと異なる、ESD過渡状態時の既知の第2インピーダンスを有する第2の既知システムにESD試験システムを適用して上記測定機器により第2の電圧と電流の波形を取得し、
c)上記既知の第1及び第2インピーダンスを考慮し、上記第1と第2の電圧と電流の波形に基づき、上記ESD試験システムの過渡的挙動に対する較正データを決定する、
ステップから成る方法。 - 上記較正データが、補正電流波形を得るために上記測定機器により取得される電流波形に適用される関数関係から成ることを特徴とする、請求項1記載の方法。
- 上記関数関係が、取得した第1と第2の電流と電圧の波形を周波数領域に変換すること及び第1と第2の電流波形の双方に対して伝達関数を決定することにより、決定されることを特徴とする、請求項2記載の方法。
- 上記較正データがESD試験システムの寄生インピーダンスから成ることを特徴とする、請求項1から3までのいずれかに記載の方法。
- 上記寄生インピーダンスが、取得され、周波数領域に変換された第1と第2の電流と電圧の波形から決定されることを特徴とする、請求項4記載の方法。
- 上記ステップa)及びb)が電流と電圧の実質的に線形な応答を有する2つの所定の線形システムへの上記ESD試験システムの適用から成ることを特徴とする、請求項1から5までのいずれかに記載の方法。
- 上記所定の線形システムが2つのオーム負荷から成ることを特徴とする、請求項6記載の方法。
- 上記探針の針が多数対の探針の針から成り、ステップa)からc)までが探針の針の各対で実行されることを特徴とする、請求項1から7までのいずれかに記載の方法。
- ESD事象を模擬する所定のパルスを発生するESDパルス発生器、
被試験装置に上記所定のパルスを印加する探針の針であって、上記ESDパルス発生器に導線で接続される探針の針、及び、
上記パルスの結果としての上記被試験装置の電圧と電流の波形を同時に取得することにより上記被試験装置の過渡的挙動を検出する測定機器であって、上記探針の針に接続される測定機器
から成るESD試験システムにより被試験装置のESDロバスト性を試験する方法であって、
d)ESD試験システムにより上記被試験装置に上記所定のパルスを印加し、
e)上記被試験装置に上記パルスの結果として発生する電圧と電流の波形を測定機器により同時に取得し、
f)請求項1から8までのいずれかの較正方法により得られる較正データを使用してステップe)で取得した電圧と電流の波形を補正する、
ステップから成る方法。 - ステップf)が、
g)ステップe)で取得した電圧と電流の波形を周波数領域に変換し、
h)請求項3の伝達関数を電流波形に適用し、これによって補正した電流波形を獲得し、
i)請求項5の寄生インピーダンスを電圧波形に適用し、これによって補正した電圧波形を獲得し、
j)補正した電流と電圧の波形を時間領域に変換する
ことから成ることを特徴とする、請求項9に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US89559307P | 2007-03-19 | 2007-03-19 | |
US60/895,593 | 2007-03-19 | ||
EP07116438A EP1972952A1 (en) | 2007-03-19 | 2007-09-14 | ESD test system calibration |
EP07116438.8 | 2007-09-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008292462A JP2008292462A (ja) | 2008-12-04 |
JP5348913B2 true JP5348913B2 (ja) | 2013-11-20 |
Family
ID=38776280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008071823A Active JP5348913B2 (ja) | 2007-03-19 | 2008-03-19 | Esd試験システム較正 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7821272B2 (ja) |
EP (2) | EP1972952A1 (ja) |
JP (1) | JP5348913B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008033392B4 (de) * | 2008-07-16 | 2018-02-22 | Epcos Ag | Verfahren zur Erhöhung der ESD-Pulsstabilität eines elektrischen Bauelements |
EP2202528B1 (en) * | 2008-12-23 | 2017-08-16 | IMEC vzw | Method for calibrating a transmission line pulse test system |
CN103153967A (zh) | 2010-10-25 | 2013-06-12 | 莱雅公司 | 制备2-羟苯基链烯基苯并三唑化合物的方法和制备含有2-羟苯基苯并三唑官能团的硅氧烷化合物的方法 |
US9165891B2 (en) | 2010-12-28 | 2015-10-20 | Industrial Technology Research Institute | ESD protection circuit |
TWI409938B (zh) | 2010-12-28 | 2013-09-21 | Ind Tech Res Inst | 靜電放電保護電路 |
US20130257453A1 (en) * | 2012-03-30 | 2013-10-03 | Marcos HERNANDEZ | RF ESD Device Level Differential Voltage Measurement |
KR101888983B1 (ko) * | 2012-06-08 | 2018-08-16 | 삼성전자주식회사 | 피시험 단말기에 대한 자동화 테스트 장치 및 방법 |
US10042029B2 (en) * | 2013-04-16 | 2018-08-07 | Keysight Technologies, Inc. | Calibration of test instrument over extended operating range |
CN104833939B (zh) * | 2015-05-29 | 2017-08-04 | 广东电网有限责任公司佛山供电局 | 基于电能质量监测装置的电压瞬变故障检定仪 |
CN105676039B (zh) * | 2016-03-24 | 2018-07-03 | 北京大学 | 一种静电放电发生器电路 |
CN109188126A (zh) * | 2018-08-22 | 2019-01-11 | 深圳市矽电半导体设备有限公司 | 一种esd设备运行状况监测装置及其监测方法 |
CN112526310A (zh) * | 2020-11-26 | 2021-03-19 | 中国科学院微电子研究所 | 一种射频功率ldmos器件封装级鲁棒性评估方法 |
CN113325352B (zh) * | 2021-04-25 | 2024-02-23 | 中国电力科学研究院有限公司 | 一种针对暂态电流测量用传感器的校准方法及系统 |
CN115219974B (zh) * | 2022-09-15 | 2022-12-09 | 快克智能装备股份有限公司 | 自动校准的静电测试系统及其校准方法、测试方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429674B1 (en) * | 1999-04-28 | 2002-08-06 | Jon E. Barth | Pulse circuit |
US6459277B1 (en) * | 2000-12-01 | 2002-10-01 | Koninklijke Philips Electronics N.V. | Line impedance calibration using actual impedance determination |
EP1480046A1 (en) * | 2003-05-23 | 2004-11-24 | Interuniversitair Microelektronica Centrum ( Imec) | A method for determining the current-voltage characteristic of a snap-back device |
JP4630594B2 (ja) * | 2004-07-26 | 2011-02-09 | 阪和電子工業株式会社 | 静電気放電耐性特性の測定方法並びに静電気破壊試験方法及びこれらの方法を実現するパルス電圧印加回路 |
JP4669280B2 (ja) | 2004-12-27 | 2011-04-13 | 三井化学株式会社 | 重合性化合物およびその用途 |
US7545152B2 (en) * | 2006-01-11 | 2009-06-09 | Thermo Fisher Scientific, Inc. | Transmission line pulse measurement system for measuring the response of a device under test |
JP4789717B2 (ja) | 2006-07-03 | 2011-10-12 | 阪和電子工業株式会社 | 静電気放電保護回路の特性インピーダンスの測定方法及び当該測定を実現する装置。 |
-
2007
- 2007-09-14 EP EP07116438A patent/EP1972952A1/en not_active Withdrawn
-
2008
- 2008-03-18 EP EP08152960.4A patent/EP1972953B1/en active Active
- 2008-03-19 US US12/051,749 patent/US7821272B2/en active Active
- 2008-03-19 JP JP2008071823A patent/JP5348913B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008292462A (ja) | 2008-12-04 |
EP1972953A1 (en) | 2008-09-24 |
EP1972952A1 (en) | 2008-09-24 |
US7821272B2 (en) | 2010-10-26 |
US20090027063A1 (en) | 2009-01-29 |
EP1972953B1 (en) | 2017-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5348913B2 (ja) | Esd試験システム較正 | |
KR100826836B1 (ko) | 고전류 펄스 현상에 대한 피코초 촬상 회로 분석 방법 및애플리케이션 | |
US7535021B2 (en) | Calibration technique for measuring gate resistance of power MOS gate device at water level | |
US10359461B2 (en) | Integrated circuit protection during high-current ESD testing | |
EP2037501A1 (en) | Fast triggering ESD protection device and method for designing same | |
Scholz et al. | Calibrated wafer-level HBM measurements for quasi-static and transient device analysis | |
JP4194969B2 (ja) | 自動伝送ラインパルスシステム | |
Scholz et al. | ESD on-wafer characterization: Is TLP still the right measurement tool? | |
Scholz et al. | System-level ESD protection design using on-wafer characterization and transient simulations | |
Muhonen et al. | High-Speed TLP and ESD Characterization of ICs | |
Hajjar et al. | CDM event simulation in SPICE: A holistic approach | |
Luchies et al. | Fast turn-on of an NMOS ESD protection transistor: measurements and simulations | |
Jack et al. | Investigation of current flow during wafer-level CDM using real-time probing | |
Thomson et al. | Exponential-edge transmission line pulsing for snap-back device characterization | |
Etherton et al. | Study of CDM specific effects for a smart power input protection structure | |
Sun et al. | Correlation between Pulse IV and Human Body Model (HBM) Tests for Drain Electrostatic Discharge (ESD) Robustness Evaluation of GaN Power HEMTs | |
Zur Nieden et al. | Characterization of a 1-pin stress ESD testing method for the analysis of nanosecond-range charging effects | |
Simicic et al. | Wafer-Level LICCDM Device Testing | |
Henry et al. | Transmission-Line Pulse ESD Testing of ICs: A New Beginning | |
Jack et al. | Comparison of wafer-level with package-level CDM stress facilitated by real-time probing | |
Etherton et al. | Verification of CDM circuit simulation using an ESD evaluation circuit | |
Scholz et al. | Faster ESD device characterization with wafer-level HBM | |
Lee et al. | An improved experimental setup for electrostatic discharge (ESD) measurements based on transmission line pulsing technique | |
Trémouilles et al. | Transient-TLP (T-TLP): a simple method for accurate ESD protection transient behavior measurement | |
Gerdemann et al. | A novel testing approach for full-chip CDM characterization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5348913 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |