CN114496999B - 一种减小寄生电阻的芯片封装结构 - Google Patents

一种减小寄生电阻的芯片封装结构 Download PDF

Info

Publication number
CN114496999B
CN114496999B CN202111041093.9A CN202111041093A CN114496999B CN 114496999 B CN114496999 B CN 114496999B CN 202111041093 A CN202111041093 A CN 202111041093A CN 114496999 B CN114496999 B CN 114496999B
Authority
CN
China
Prior art keywords
chip
ground
circuit
vdd
voltage circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111041093.9A
Other languages
English (en)
Other versions
CN114496999A (zh
Inventor
张兵
袁少华
安旭阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Holychip Electronic Co ltd
Original Assignee
Shanghai Holychip Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Holychip Electronic Co ltd filed Critical Shanghai Holychip Electronic Co ltd
Priority to CN202111041093.9A priority Critical patent/CN114496999B/zh
Publication of CN114496999A publication Critical patent/CN114496999A/zh
Application granted granted Critical
Publication of CN114496999B publication Critical patent/CN114496999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示了一种芯片的封装结构，其特征在于：所述芯片的封装结构包括地电路，且所述地电路设置有对应的地PAD，其中，所述地电路的地PAD上打有引线并通过引线连接到芯片的封装框架上，从而将芯片内的地引到芯片的封装框架的引脚上以减小寄生电阻。本发明的芯片封装结构利用VDD箝位电压电路设计芯片内部电源和地电路走线，既确保ESD保护又兼顾芯片成本。

Description

一种减小寄生电阻的芯片封装结构
技术领域
本发明属于芯片领域，特别涉及一种减小寄生电阻的芯片封装结构。
背景技术
芯片级的ESD保护电路，用于有效泄放ESD电流。在这方面，为了减小地上的寄生阻抗以便提升芯片性能，现有技术中往往会在芯片上设置多个地电路，但多个地电路会增加芯片的成本。
本领域亟需一种既确保ESD保护又兼顾芯片成本的芯片封装结构。
发明内容
有鉴于此，本发明提出一种芯片的封装结构，其特征在于：
所述芯片的封装结构包括地电路，且所述地电路设置有对应的地PAD，其中，
所述地电路的地PAD上打有引线并通过引线连接到芯片的封装框架上，从而将芯片内的地引到芯片的封装框架的引脚上以减小寄生电阻。
优选的，
芯片的VDD箝位电压电路，与所述地电路的电路结构相同，也设置有对应于VDD箝位电压电路的地PAD。
优选的，
所述地电路的一端连接芯片内部电源线，该端为VDDA5端；
所述地电路的另一端连接其地PAD，该端为VSSA端。
优选的，
所述VDD箝位电压电路的一端连接其地PAD，该端为VDDA5端；
所述VDD箝位电压电路的另一端连接芯片内部地线，该端为VSSA端。
优选的，
所述VDD箝位电压电路的地PAD，留在芯片的内部。
优选的，
所述VDD箝位电压电路的地PAD，打有引线并通过引线连接到芯片的封装框架上，从而将芯片内的地引到芯片的封装框架的引脚上以减小寄生电阻。
优选的，
所述VDD箝位电压电路的地PAD，利用VDD箝位电压电路自身的阻抗，从中任意选择打线位置以打有引线并通过引线连接到芯片的封装框架上，从而方便引线的走线。
优选的，
所述芯片为MCU或其他芯片。
本发明具备如下技术效果：
通过上述方案，本发明的芯片封装结构利用VDD箝位电压电路设计芯片内部电源和地电路走线，既确保ESD保护又兼顾芯片成本。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1是本发明的一个实施例中的地电路和VDD箝位电压电路的示意图；
图2是本发明的一个实施例中的地电路和VDD箝位电压电路的内部接线示意图；
图3A和图3B，其分别示意了地电路VSS_CLAMP留在芯片的内部未封装出的示意图，以及封装出部分VSS_CLAMP电路的示意图；
图4A是现有技术中涉及VDD_CLAMP的封装示意图；
图4B是本发明的一个实施例中针对VDD箝位电压电路的新的封装示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图1至图4B，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
在一个实施例中，本发明揭示了一种芯片的封装结构，其特征在于：
所述芯片的封装结构包括地电路，且所述地电路设置有对应的地PAD，其中，
所述地电路的地PAD上打有引线并通过引线连接到芯片的封装框架上，从而将芯片内的地引到芯片的封装框架的引脚上以减小寄生电阻。
能够理解，相比现有技术中芯片增加VDD_CLAMP电路(即VDD箝位电压电路)或多个地电路，来加强芯片的ESD保护能力，本实施例则是利用地电路及其对应的地PAD(理论上一个对应的地PAD即可)实现兼顾ESD防护和芯片成本。
在另一个实施例中，
芯片的VDD箝位电压电路，与所述地电路的电路结构相同，也设置有对应于VDD箝位电压电路的地PAD。
需要说明的是，本发明相当于改造了传统的VDD_CLAMP电路，使其与地电路的电路结构相同，但却创新性的设置有对应的地PAD。这是利用VDD箝位电压电路制作地电路的新设计。因此，下文以及附图中，对于本发明的实施例，VDDA5_CLAMP改名为VSSA_CLAMP。
参见图2，在另一个实施例中，
所述地电路的一端连接芯片内部电源线，该端为VDDA5端；
所述地电路的另一端连接其地PAD，该端为VSSA端。
此外，参见图2，
所述VDD箝位电压电路的一端连接其地PAD，该端为VDDA5端；
所述VDD箝位电压电路的另一端连接芯片内部地线，该端为VSSA端。
参见图3A和图3B，其分别示意了地电路VSS_CLAMP留在芯片的内部未封装出的示意图，以及封装出部分VSS_CLAMP电路的示意图。结合前文，能够理解，所述VSS_CLAMP电路可以利用传统的VDD箝位电压电路制作。
在另一个实施例中，
所述VDD箝位电压电路的地PAD，留在芯片的内部。
能够发现，正如前文所述，本发明由于改进了传统的VDD钳位电路，所以图4A中将其称为VSS_CLAMP。
与前一个实施例不同，在另一个实施例中，
所述VDD箝位电压电路的地PAD，打有引线并通过引线连接到芯片的封装框架上，从而将芯片内的地引到芯片的封装框架的引脚上以减小寄生电阻。
图4A示意了现有技术中涉及VDDA5_CLAMP的封装，与其相比，参见图4B，在另一个实施例中，
所述VDD箝位电压电路的地PAD，利用VDD箝位电压电路自身的阻抗，从中任意选择打线位置以打有引线并通过引线连接到芯片的封装框架上，从而方便引线的走线。
在另一个实施例中，
所述芯片为MCU或其他芯片。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (1)

1.一种MCU芯片的封装结构，其特征在于：
所述芯片的封装结构包括地电路，且所述地电路设置有对应的地PAD，其中，
所述地电路的地PAD上打有引线并通过引线连接到芯片的封装框架上，从而将芯片内的地引到芯片的封装框架的引脚上以减小寄生电阻；
其中，
芯片的VDD箝位电压电路，与所述地电路的电路结构相同，也设置有对应于VDD箝位电压电路的地PAD；
所述VDD箝位电压电路的地PAD，打有引线并通过引线连接到芯片的封装框架上，从而将芯片内的地引到芯片的封装框架的引脚上以减小寄生电阻；
所述VDD箝位电压电路的地PAD，利用VDD箝位电压电路自身的阻抗，从中任意选择打线位置以打有引线并通过引线连接到芯片的封装框架上，从而方便引线的走线；
所述芯片的封装结构利用VDD箝位电压电路设计芯片内部电源和地电路走线，既确保ESD保护又兼顾芯片成本；
其中，
所述地电路的一端连接芯片内部电源线，该端为VDDA5端；
所述地电路的另一端连接地电路的地PAD，该端为VSSA端；
所述VDD箝位电压电路的一端连接VDD箝位电压电路的地PAD，该端为VDDA5端；
所述VDD箝位电压电路的另一端连接芯片内部地线，该端为VSSA端；
所述VDD箝位电压电路的地PAD，留在芯片的内部。
CN202111041093.9A 2021-09-06 2021-09-06 一种减小寄生电阻的芯片封装结构 Active CN114496999B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111041093.9A CN114496999B (zh) 2021-09-06 2021-09-06 一种减小寄生电阻的芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111041093.9A CN114496999B (zh) 2021-09-06 2021-09-06 一种减小寄生电阻的芯片封装结构

Publications (2)

Publication Number Publication Date
CN114496999A CN114496999A (zh) 2022-05-13
CN114496999B true CN114496999B (zh) 2023-10-24

Family

ID=81491712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111041093.9A Active CN114496999B (zh) 2021-09-06 2021-09-06 一种减小寄生电阻的芯片封装结构

Country Status (1)

Country Link
CN (1) CN114496999B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163247A (ja) * 1997-12-01 1999-06-18 Hitachi Ltd 半導体装置およびリードフレーム
US6753204B1 (en) * 1997-09-30 2004-06-22 Siemens Aktiengesellschaft Method for assembling integrated circuits with protection of the circuits against electrostatic discharge
TWI229422B (en) * 2003-12-05 2005-03-11 Via Tech Inc A bonding-wire structure having desirable high-frequency characteristics for using in metal frame package
CN101834170A (zh) * 2010-04-15 2010-09-15 苏州扩达微电子有限公司 可抑制外界高频噪声的芯片结构
CN102545782A (zh) * 2010-12-24 2012-07-04 瑞萨电子株式会社 晶体振荡装置以及半导体装置
CN103969544A (zh) * 2014-03-04 2014-08-06 东莞博用电子科技有限公司 一种集成电路高压引脚连通性测试方法
CN212625564U (zh) * 2020-07-14 2021-02-26 上海灵动微电子股份有限公司 一种芯片角落封装电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753204B1 (en) * 1997-09-30 2004-06-22 Siemens Aktiengesellschaft Method for assembling integrated circuits with protection of the circuits against electrostatic discharge
JPH11163247A (ja) * 1997-12-01 1999-06-18 Hitachi Ltd 半導体装置およびリードフレーム
TWI229422B (en) * 2003-12-05 2005-03-11 Via Tech Inc A bonding-wire structure having desirable high-frequency characteristics for using in metal frame package
CN101834170A (zh) * 2010-04-15 2010-09-15 苏州扩达微电子有限公司 可抑制外界高频噪声的芯片结构
CN102545782A (zh) * 2010-12-24 2012-07-04 瑞萨电子株式会社 晶体振荡装置以及半导体装置
CN103969544A (zh) * 2014-03-04 2014-08-06 东莞博用电子科技有限公司 一种集成电路高压引脚连通性测试方法
CN212625564U (zh) * 2020-07-14 2021-02-26 上海灵动微电子股份有限公司 一种芯片角落封装电路

Also Published As

Publication number Publication date
CN114496999A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
CN104347611B (zh) 半导体装置
US4990996A (en) Bonding pad scheme
ATE468608T1 (de) Verpackung von integrierten schaltungen
CN103117263A (zh) 一种集成电路封装
CN114496999B (zh) 一种减小寄生电阻的芯片封装结构
CN100511654C (zh) 可穿戴的硅芯片
CN103337486B (zh) 半导体封装构造及其制造方法
CN212625564U (zh) 一种芯片角落封装电路
CN105489578A (zh) 叠层芯片封装结构
CN206293435U (zh) 半导体器件与半导体封装件
CN110491849A (zh) 芯片、输入输出结构和垫层
CN217544618U (zh) 一种提高芯片esd性能的封装结构
US20240006273A1 (en) Integrated circuit package with star-connected lead
CN201946589U (zh) 一种改进的引线框架
CN101404271B (zh) 音频功率放大器封装结构
CN105308744A (zh) 带有导线键合的半导体封装件
CN205452269U (zh) 叠层芯片封装结构
CN104600687B (zh) 三维集成电路的静电保护电路
CN212725296U (zh) 一种芯片扩展电路
CN216624273U (zh) 一种三端口低压低容精确对称高浪涌保护器件
CN100470782C (zh) 芯片封装结构
JP2000208692A (ja) リ―ドフレ―ム及び半導体装置
JP2001077230A (ja) リードフレーム及びそれを用いた半導体装置実装体
CN116093066A (zh) 电子封装结构及其芯片
JPS6298631A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant