CN216624273U - 一种三端口低压低容精确对称高浪涌保护器件 - Google Patents
一种三端口低压低容精确对称高浪涌保护器件 Download PDFInfo
- Publication number
- CN216624273U CN216624273U CN202123107445.4U CN202123107445U CN216624273U CN 216624273 U CN216624273 U CN 216624273U CN 202123107445 U CN202123107445 U CN 202123107445U CN 216624273 U CN216624273 U CN 216624273U
- Authority
- CN
- China
- Prior art keywords
- pin
- bonding pad
- capacitance
- low
- surge protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了一种三端口低压低容精确对称高浪涌保护器件，该阵列器件包括引线框架、硅芯片组件，引线框架包括主岛和伸出于主岛的至少三个引脚；硅芯片组件包含三组保护单元及一硅芯片衬底，三组保护单元在硅芯片衬底上呈横向对称排布，每组保护单元内均集成有PNPN晶闸管保护结构；三组所述保护单元对外依次设置有第一焊盘、第二焊盘和第三焊盘。本实用新型在同一硅衬底上集成有三组高浪涌保护单元，通过其结构设置，任选两组连接至外部两条通讯线路实现差模防护，剩余第三组连接至GND实现共模防护，同时在芯片设计时兼顾击穿电压、结电容、通流能力之间的最优平衡，使其具备最大化浪涌电流、低电容、双向精确对称、差模共模共同防护的能力。
Description
技术领域
本实用新型涉及半导体电子元器件技术领域，特别涉及一种三端口低压低容精确对称高浪涌保护器件的结构设计，该器件是为需要进行差模共模集成防护的应用提供一种符合要求的保护器件。
背景技术
随着电子技术的飞速发展，电子设备的集成度越来越高，体积越来越小，设备自身抗雷击浪涌的能力不断下降，经常会有意外的雷击浪涌、电源电压波动、电磁感应等瞬态过电压事件使电子设备的整机性能下降、出现误动作甚至损坏。尤其是在通讯系统中，其室外线路更容易遭受上述瞬态过电压事件的影响而对通信设备造成很大干扰和破坏。因此迫切需要一种外加的高度集成化的可对多个端口同时进行差模共模防护的高浪涌保护器件来承担浪涌防护工作。
发明人在实现本实用新型的过程中，发现目前常见的高浪涌保护器件，普遍只能应用于单端口网络，且不能对差模共模进行共同防护，存在应用范围受限等问题。
有鉴于此，如何解决目前常见的浪涌保护阵列器件存在的普遍只能应用于单端口网络、不能对差模共模进行共同防护、应用范围受限等问题，便成为本实用新型所要研究解决的课题。
实用新型内容
本实用新型的目的是提供一种三端口低压低容精确对称高浪涌保护器件，用于解决目前常见的浪涌保护阵列器件存在的普遍只能应用于单端口网络、不能对差模共模进行共同防护、应用范围受限等问题，便成为本实用新型所要研究解决的课题，以提供一种在一个器件内集成化实现了端口间差模浪涌和共模浪涌的共同防护，并实现了正负压浪涌精确对称，克服了半导体浪涌保护器件正负压浪涌保护能力不均衡的问题，并且提供了三端口保护功能，其应用多端口集成化技术，正负压精确对称技术，使其能适用更多应用场景。
为达到上述目的，本实用新型提出了一种三端口低压低容精确对称高浪涌保护器件，该阵列器件包括引线框架、硅芯片组件，其特征在于：
所述引线框架包括主岛和伸出于主岛的至少三个引脚；
所述硅芯片组件包含三组保护单元及一硅芯片衬底，三组所述保护单元在硅芯片衬底上呈横向对称排布，每组保护单元内均集成有PNPN晶闸管保护结构，以此构成其中任意两组所述保护单元间均具有双向对称高浪涌保护能力；三组所述保护单元对外依次设置有第一焊盘、第二焊盘和第三焊盘；
所述阵列器件由以下方式配置成主体结构：所述硅芯片组件电性粘接于所述主岛上，多个所述引脚围绕所述主岛依次设置，其中一个引脚通过多根导线与第一焊盘电性连接；其中另一个通过多根导线与第二焊盘电性连接；其中还有一个引脚通过多根导线与第三焊盘电性连接。
本实用新型的有关内容的进一步说明如下：
1.通过本实用新型的上述技术方案的实施，采用集成电路设计技术，在同一硅芯片衬底集成有三组高浪涌保护单元，该三组保护单元在硅芯片衬底上呈横向排布，通过同一硅芯片衬底实现电气连接，每组保护单元内均集成有PNPN晶闸管保护结构，使得其中任意两组间均具有双向对称高浪涌保护能力，任选两组连接至外部两条通讯线路实现差模防护，剩余第三组连接至GND实现共模防护，在一个器件内集成化实现了端口间差模浪涌和共模浪涌的共同防护，并实现了正负压浪涌精确对称，克服了半导体浪涌保护器件正负压浪涌保护能力不均衡的问题，并且提供了三端口保护功能。
2. 在上述技术方案中，在与所述第一焊盘、第二焊盘和第三焊盘电性连接的三个引脚中，任选两个所述引脚连接至外部两条通讯线路实现差模浪涌防护，剩余一个引脚连接至GND实现共模浪涌防护。
3. 在上述技术方案中，所述硅芯片组件通过导电银胶粘结于所述主岛上。
4. 在上述技术方案中，所述主体结构封装于环氧塑封体内。
5. 在上述技术方案中，所述引脚的数量为8个，分别为第一引脚至第八引脚，所述第一引脚连接至第一焊盘，第四引脚连接至第二焊盘，第六引脚连接至第三焊盘；所述第一引脚至第八引脚分别露出于所述环氧塑封体。
6. 在上述技术方案中，所述第一引脚至第八引脚的表面均经过镀锡处理。
7. 在上述技术方案中，所述引线框架为铜框架。
8. 在上述技术方案中，所述导线为铜线。
9.在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
10.在本实用新型中，术语“中心”、“上”、“下”、“轴向”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置装配关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
11. 此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
由于上述方案的运用，本实用新型与现有技术相比具有以下优点和效果：
本实用新型的高浪涌保护器件采用集成电路设计技术，在同一硅芯片衬底集成有三组高浪涌保护单元，该三组保护单元在硅芯片衬底上呈横向排布，通过同一硅芯片衬底实现电气连接，每组保护单元内均集成有PNPN晶闸管保护结构，使得其中任意两组间均具有双向对称高浪涌保护能力，任选两组连接至外部两条通讯线路实现差模防护，剩余第三组连接至GND实现共模防护。同时在芯片设计时兼顾击穿电压、结电容、通流能力之间的最优平衡，使其具备最大化浪涌电流、低电容、双向精确对称、差模共模共同防护的能力；实现了正负压浪涌精确对称，克服了半导体浪涌保护器件正负压浪涌保护能力不均衡的问题，并且提供了三端口保护功能。
附图说明
图1为本实用新型实施例的内部结构示意图。
图2为本实用新型的外部结构示意图。
图3为本实用新型的电路原理图。
图4为本实用新型的典型应用示意图。
以上附图各部位表示如下：
1 第一引脚
2 第二引脚
3 第三引脚
4 第四引脚
5 第五引脚
6 第六引脚
7 第七引脚
8 第八引脚
9 主岛
10 环氧塑封体
11、12、13 导线
21 第一焊盘
22 第二焊盘
23 第三焊盘
24 保护单元
25 硅芯片衬底。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。
如附图1至附图4所示，本实用新型实施例提出了一种三端口低压低容精确对称高浪涌保护器件，该浪涌保护阵列器件内部结构，包括引线框架、硅芯片组件，所述引线框架包括主岛9和伸出于主岛9的至少三个引脚；所述硅芯片组件包含三组保护单元24及一硅芯片衬底25，三组所述保护单元24在硅芯片衬底25上呈横向对称排布，每组保护单元24内均集成有PNPN晶闸管保护结构，以此构成其中任意两组所述保护单元24间均具有双向对称高浪涌保护能力；三组所述保护单元24对外依次设置有第一焊盘21、第二焊盘22和第三焊盘23。
在本实用新型实施例，所述阵列器件由以下方式配置成主体结构：所述硅芯片组件电性粘接于所述主岛9上，多个所述引脚围绕所述主岛9依次设置，其中一个引脚通过多根导线11与第一焊盘21电性连接；其中另一个通过多根导线12与第二焊盘22电性连接；其中还有一个引脚通过多根导线13与第三焊盘23电性连接。
其中，第一引脚1至第八引脚8的表面均经过镀锡处理。引脚与各焊盘连接的导线11、12、13可以是三根，本实用新型不以此为限，可以是4根、五根等。
在本实用新型的上述实施例中，各个功能引脚分别通过铜导线11、12、13与硅芯片组件的各个焊盘对应连接；铜导线11、12、13具有导电性高，机械强度大，通流能力强等特点，可使高浪涌保护器件的电性能及可靠性得到进一步提升。所述硅芯片组件通过导电银胶粘结于所述主岛9上。
在其中一种实施应用中，如附图2所示，该浪涌保护阵列器件的主体结构封装于环氧塑封体10内所述引脚的数量为8个，分别为第一引脚1至第八引脚8，所述第一引脚1连接至第一焊盘21，第四引脚4连接至第二焊盘22，第六引脚6连接至第三焊盘23，所述第一引脚1至第八引脚8分别露出于所述环氧塑封体10。在本实施例中，引线框架为铜框架。特别的，优选高质量环氧塑封料与铜框架相匹配，使两者的热膨胀系数达到最优化，使器件可以达到湿敏等级1级水平，极大的提高器件的可靠性，使器件可以适用严苛的应用环境。
本实施例中的硅芯片在制作时，采用“独立电压调节技术”、“独立电容调节技术”、“横向晶闸管设计技术”，通过以上对引线框架、硅芯片组件的组合设置，实现保护器件的低压击穿、低寄生电容、以及多端口双向精确对称，使其能够满足通信线路多端口差模共模共同防护的应用需求。
附图3为该高浪涌保护器件电路原理图，如附图3所示，由三个完全对称的双向晶闸管（TSS1、TSS2、TSS3）组成，三个晶闸管采用星型连接，内部三个引脚互联在一起，对外引出三个引脚，三个引脚间任意两个引脚可以连接两条通讯线，剩余第三个引脚接地，如此即可实现差模共模共同防护，功能强大，使用方便灵活。
如附图4所示，该高浪涌保护器件在实际应用时，任选两引脚（一般选第一引脚1和第四引脚4）连接至通讯数据线，另一引脚（一般选第六引脚6）连接至大地，即可起到防护作用，能对通讯线路上的差模浪涌和共模浪涌做出快速反应，高效的保护后级线路不受前端浪涌电压影响。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (8)
1.一种三端口低压低容精确对称高浪涌保护器件，该阵列器件包括引线框架、硅芯片组件，其特征在于：
所述引线框架包括主岛和伸出于主岛的至少三个引脚；
所述硅芯片组件包含三组保护单元及一硅芯片衬底，三组所述保护单元在硅芯片衬底上呈横向对称排布，每组保护单元内均集成有PNPN晶闸管保护结构，以此构成其中任意两组所述保护单元间均具有双向对称高浪涌保护能力；三组所述保护单元对外依次设置有第一焊盘、第二焊盘和第三焊盘；
所述阵列器件由以下方式配置成主体结构：所述硅芯片组件电性粘接于所述主岛上，多个所述引脚围绕所述主岛依次设置，其中一个引脚通过多根导线与第一焊盘电性连接；其中另一个通过多根导线与第二焊盘电性连接；其中还有一个引脚通过多根导线与第三焊盘电性连接。
2.根据权利要求1所述的一种三端口低压低容精确对称高浪涌保护器件，其特征在于：在与所述第一焊盘、第二焊盘和第三焊盘电性连接的三个引脚中，任选两个所述引脚连接至外部两条通讯线路实现差模浪涌防护，剩余一个引脚连接至GND实现共模浪涌防护。
3.根据权利要求1所述的一种三端口低压低容精确对称高浪涌保护器件，其特征在于：所述硅芯片组件通过导电银胶粘结于所述主岛上。
4.根据权利要求1所述的一种三端口低压低容精确对称高浪涌保护器件，其特征在于：所述主体结构封装于环氧塑封体内。
5.根据权利要求4所述的一种三端口低压低容精确对称高浪涌保护器件，其特征在于：所述引脚的数量为8个，分别为第一引脚至第八引脚，所述第一引脚连接至第一焊盘，第四引脚连接至第二焊盘，第六引脚连接至第三焊盘；所述第一引脚至第八引脚分别露出于所述环氧塑封体。
6.根据权利要求5所述的一种三端口低压低容精确对称高浪涌保护器件，其特征在于：所述第一引脚至第八引脚的表面均经过镀锡处理。
7.根据权利要求1所述的一种三端口低压低容精确对称高浪涌保护器件，其特征在于：所述引线框架为铜框架。
8.根据权利要求1所述的一种三端口低压低容精确对称高浪涌保护器件，其特征在于：所述导线为铜线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202123107445.4U CN216624273U (zh) | 2021-12-10 | 2021-12-10 | 一种三端口低压低容精确对称高浪涌保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202123107445.4U CN216624273U (zh) | 2021-12-10 | 2021-12-10 | 一种三端口低压低容精确对称高浪涌保护器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216624273U true CN216624273U (zh) | 2022-05-27 |
Family
ID=81704044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202123107445.4U Active CN216624273U (zh) | 2021-12-10 | 2021-12-10 | 一种三端口低压低容精确对称高浪涌保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216624273U (zh) |
-
2021
- 2021-12-10 CN CN202123107445.4U patent/CN216624273U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10263238B2 (en) | Battery protection circuit module package, battery pack and electronic device including same | |
| US5930098A (en) | Multichip semiconductor structures with interchip electrostatic discharge protection, and fabrication methods therefore | |
| US7211894B2 (en) | Capacitor-related systems for addressing package/motherboard resonance | |
| US10971929B2 (en) | Chip ESD protection circuit | |
| US8803301B2 (en) | Semiconductor package | |
| CN216624273U (zh) | 一种三端口低压低容精确对称高浪涌保护器件 | |
| EP4060729A1 (en) | Package substrate and package structure | |
| CN216624279U (zh) | 一种低压低容晶闸管浪涌保护阵列器件 | |
| CN214705925U (zh) | 体积小且抗电压冲击的整流桥 | |
| CN210837753U (zh) | 一种高可靠性的瞬态电压抑制二极管阵列 | |
| CN210778581U (zh) | 一种高可靠性的瞬态电压抑制二极管 | |
| CN211629087U (zh) | 多引脚大功率防浪涌器件 | |
| CN207068837U (zh) | 共用电极半导体封装结构 | |
| CN200990508Y (zh) | 过电流及过电压保护集成块装置 | |
| US11380631B2 (en) | Lead frame for multi-chip modules with integrated surge protection | |
| CN214203674U (zh) | 一种具有四组esd保护通道的集成元器件 | |
| CN219106147U (zh) | 双向双电压四通道pd快充充电器静电防护芯片 | |
| CN212182323U (zh) | 一种封装结构 | |
| CN220545197U (zh) | 一种差分连接esd的pcb结构 | |
| CN221827881U (zh) | 轴向引线封装结构 | |
| CN221807292U (zh) | 一种电路板及电子设备 | |
| CN220420580U (zh) | 一种固定正输出集成稳压器电路 | |
| CN214043647U (zh) | 表面贴装封装和表面贴装芯片封装的引线框架结构装置 | |
| US11757281B2 (en) | Electrostatic discharge protection device with integrated series resistors | |
| CN215493794U (zh) | 隔离式电流传感器芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |