CN214203674U - 一种具有四组esd保护通道的集成元器件 - Google Patents
一种具有四组esd保护通道的集成元器件 Download PDFInfo
- Publication number
- CN214203674U CN214203674U CN202022941864.7U CN202022941864U CN214203674U CN 214203674 U CN214203674 U CN 214203674U CN 202022941864 U CN202022941864 U CN 202022941864U CN 214203674 U CN214203674 U CN 214203674U
- Authority
- CN
- China
- Prior art keywords
- lead frame
- base
- esd protection
- diode chips
- groups
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型涉及一种具有四组ESD保护通道的集成元器件,集成元器件包括引线框架、八个二极管芯片和塑封料,引线框架包括八个引脚和八个相互独立的基岛,引脚与基岛一一对应并直接连接,八个二极管芯片分别焊接在八个基岛上,八个二极管芯片两两组合并通过金属线互联,形成四组ESD保护通道,所述塑封料用于封装引线框架和二极管芯片。首先对引线框架进行了改进,把原来的单基岛或双基岛引线框架改进为八基岛引线框架,而且八个基岛相互独立,并且引脚与基岛一一对应并直接连接,八个二极管芯片两两组合并通过金属线互联,集成度高,体积小,更能适应市场对产品高集成、小体积的需求,基岛与引脚直连也有利于散热。
Description
技术领域
本实用新型涉及元器件技术领域,尤其涉及一种具有四组ESD保护通道的集成元器件。
背景技术
几乎只要有电的地方就有安装电路保护元器件的必要,通信行业同样不例外,随着通信速率的提高,集成芯片对静电放电(ESD)、电缆放电(CDE)事件、雷电、浪涌等干扰变得敏感容易损坏,如不加以防护,设备的可靠性将受到影响。以太网接口广泛应用于笔记本、无线路由器、网络打印机、机顶盒等电子设备中,对于以太网接口而言,ESD主要发生在操作人员接触以太网接口时,人体已积累的静电电荷会通过以太网接口进行泄放,从而发生ESD 事件,因此以太网接口的ESD防护是以防人体静电为主,过去市场中比较多的是单通道的静电保护,如果想多通道都应用ESD保护,我们需要配备很多ESD防护元器件在电路板上,造成电路复杂,占用空间也大,有待改进。
实用新型内容
本实用新型的目的在于提供一种具有四组ESD保护通道的集成元器件,集成度高,体积小,散热性好。
本实用新型提供的技术方案为:一种具有四组ESD保护通道的集成元器件,包括引线框架、八个二极管芯片和塑封料,所述引线框架包括八个引脚和八个相互独立的基岛,所述引脚与基岛一一对应并直接连接,所述八个二极管芯片分别焊接在八个基岛上,八个二极管芯片两两组合并通过金属线互联,形成四组ESD保护通道,所述塑封料用于封装引线框架和二极管芯片。
其中,所述二极管芯片为MOS型,两两组合互联的二极管芯片一正一反地焊接在各自对应的基岛上,然后再通过金属线互联。
其中,所述八个基岛为二排四列布置。
其中,位于内侧的四个基岛内侧边缘还设有半圆形缺口。
其中,所述二极管芯片尺寸为280μm*280μm。
其中,所述金属线为42μm的粗铜线。
本实用新型的有益效果为:所述具有四组ESD保护通道的集成元器件首先对引线框架进行了改进,把原来的单基岛或双基岛引线框架改进为八基岛引线框架,而且八个基岛相互独立,并且引脚与基岛一一对应并直接连接,然后将八个二极管芯片分别焊接在八个基岛上,八个二极管芯片两两组合并通过金属线互联,形成四组ESD保护通道,集成度高,体积小,更能适应市场对产品高集成、小体积的需求,基岛与引脚直连也有利于散热。
附图说明
图1是本实用新型所述引线框架一个实施例的结构示意图;
图2是在所述引线框架焊接上二极管芯片和金属线后的结构示意图;
图3是本实用新型所述引线框架另一个实施例的结构示意图。
图中虚线内的结构为一个引线框架单元。
其中,1、引线框架;11、引脚;12、基岛;121、半圆形缺口;2、二极管芯片;3、金属线。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本实用新型,并不用于限定本实用新型。
作为本实用新型所述具有四组ESD保护通道的集成元器件的实施例,如图1和图2所示,包括引线框架1、八个二极管芯片2和塑封料(未示出),所述引线框架1包括八个引脚11 和八个相互独立的基岛12,所述引脚11与基岛12一一对应并直接连接,所述八个二极管芯片2分别焊接在八个基岛12上,八个二极管芯片2两两组合并通过金属线3互联,形成四组ESD保护通道,所述塑封料用于封装引线框架1和二极管芯片2。
所述具有四组ESD保护通道的集成元器件首先对引线框架1进行了改进,把原来的单基岛或双基岛引线框架改进为八基岛引线框架,而且八个基岛12相互独立,并且引脚11与基岛12一一对应并直接连接,然后将八个二极管芯片2分别焊接在八个基岛12上,八个二极管芯片2两两组合并通过金属线3互联,形成四组ESD保护通道,集成度高,体积小,更能适应市场对产品高集成、小体积的需求,基岛12与引脚11直连也有利于散热。
在本实施例中,所述二极管芯片为MOS型,两两组合互联的二极管芯片2一正一反地焊接在各自对应的基岛12上,然后再通过金属线3互联。二极管芯片2的背面是一个电极,直接与基岛12电连接,二个二极管芯片2上表面的电极再通过金属线3互联,这样两个引脚11之间就形成了一组ESD保护通道。
在本实施例中,所述八个基岛12为二排四列布置,所述二极管芯片2尺寸为280μm*280μm。所述金属线3为42μm的粗铜线。由于基岛12和二极管芯片2数量都大幅增加,所以对粘片工艺有更高的要求,包括胶水厚度、超小体积芯片的粘片参数、八个芯片粘片方式等等,首先,粘片工序,由于二极管芯片尺寸超小,需要选择0.15*0.25mm孔径大小的电木吸嘴,同时电木吸嘴硬度很高,需要控制粘片过程中对二极管芯片的刮伤;八芯片的粘片工艺要求,需要先粘四个方向一样的二极管芯片(指正反),烘烤两小时,然后再粘片另外四个二极管芯片,同时为了控制二极管芯片长时间放置下沉导致底部无胶水问题,需要控制粘片数量及生产时间。其次,焊线工序,二极管芯片两两互联焊线工艺,采用球上焊线的BSOB 芯片互联工艺,并使用42μm粗铜线的芯片互联工艺。
另外,八基岛引线框架与单基岛和双基岛引线框架在结构上有天然的劣势,单基岛引线框架的基岛自成一快,结构单一但可完整对抗外应力,其分层的问题可完全排除结构问题;双基岛引线框架是成熟工艺,业已排除上述问题;八基岛引线框架在粘片(Diebonding)、键合(Wirebonding)塑封过程中,多个二极管芯片及多个基岛之间存在不同的结合力量及膨胀系数,造成八基岛引线框架存在潜在分层风险。为了解决这个问题,如图3所示,本申请在位于内侧的四个基岛12内侧边缘还设有半圆形缺口121。半圆形缺口121与塑封料形成内嵌结构,使得塑封料通过基岛中间的内嵌位置形成整体结构,而不是与基岛表面形成粘接结构,增强八基岛引线框架抗分层及外应力的能力。
以上所述仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型的保护范围之内。
Claims (6)
1.一种具有四组ESD保护通道的集成元器件,其特征在于,包括引线框架、八个二极管芯片和塑封料,所述引线框架包括八个引脚和八个相互独立的基岛,所述引脚与基岛一一对应并直接连接,所述八个二极管芯片分别焊接在八个基岛上,八个二极管芯片两两组合并通过金属线互联,形成四组ESD保护通道,所述塑封料用于封装引线框架和二极管芯片。
2.根据权利要求1所述具有四组ESD保护通道的集成元器件,其特征在于,所述二极管芯片为MOS型,两两组合互联的二极管芯片一正一反地焊接在各自对应的基岛上,然后再通过金属线互联。
3.根据权利要求1所述具有四组ESD保护通道的集成元器件,其特征在于,所述八个基岛为二排四列布置。
4.根据权利要求3所述具有四组ESD保护通道的集成元器件,其特征在于,位于内侧的四个基岛内侧边缘还设有半圆形缺口。
5.根据权利要求2所述具有四组ESD保护通道的集成元器件,其特征在于,所述二极管芯片尺寸为280μm*280μm。
6.根据权利要求2所述具有四组ESD保护通道的集成元器件,其特征在于,所述金属线为42μm的粗铜线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022941864.7U CN214203674U (zh) | 2020-12-10 | 2020-12-10 | 一种具有四组esd保护通道的集成元器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022941864.7U CN214203674U (zh) | 2020-12-10 | 2020-12-10 | 一种具有四组esd保护通道的集成元器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214203674U true CN214203674U (zh) | 2021-09-14 |
Family
ID=77650797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022941864.7U Active CN214203674U (zh) | 2020-12-10 | 2020-12-10 | 一种具有四组esd保护通道的集成元器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214203674U (zh) |
-
2020
- 2020-12-10 CN CN202022941864.7U patent/CN214203674U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101436584B (zh) | 层叠半导体封装 | |
CN103229293A (zh) | 半导体芯片封装、半导体模块及其制造方法 | |
US6242283B1 (en) | Wafer level packaging process of semiconductor | |
US9508677B2 (en) | Chip package assembly and manufacturing method thereof | |
CN103250246A (zh) | 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统 | |
TWI405319B (zh) | 堆疊之積體電路晶片組成件 | |
CN103872004A (zh) | 芯片结构及多芯片堆迭封装 | |
CN214203674U (zh) | 一种具有四组esd保护通道的集成元器件 | |
KR100788341B1 (ko) | 칩 적층형 반도체 패키지 | |
CN105390477B (zh) | 一种多芯片3d二次封装半导体器件及其封装方法 | |
CN110648991B (zh) | 一种用于框架封装芯片的转接板键合结构及其加工方法 | |
CN104008982A (zh) | 芯片封装工艺及芯片封装 | |
CN108807306B (zh) | 一种带输入保护的电源功率模块结构 | |
KR20040069392A (ko) | 적층형 반도체 멀티 칩 패키지 | |
CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
CN206806338U (zh) | 薄型化双芯片的叠接封装结构 | |
KR100447894B1 (ko) | 듀얼 적층패키지 및 그 제조방법 | |
US8461696B2 (en) | Substrate for semiconductor package, semiconductor package including the same, and stack package using the semiconductor package | |
KR20010073345A (ko) | 적층 패키지 | |
JP4639731B2 (ja) | 半導体装置の実装方法 | |
CN217214715U (zh) | 一种半导体器件 | |
CN111063664B (zh) | 一种模块化多芯片封装结构及其封装方法 | |
CN218039181U (zh) | 一种芯片双面互连的封装结构 | |
CN212277193U (zh) | 半导体封装防磁结构 | |
CN218827104U (zh) | 短打线长度的芯片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |