CN210778581U - 一种高可靠性的瞬态电压抑制二极管 - Google Patents

一种高可靠性的瞬态电压抑制二极管 Download PDF

Info

Publication number
CN210778581U
CN210778581U CN201922365847.0U CN201922365847U CN210778581U CN 210778581 U CN210778581 U CN 210778581U CN 201922365847 U CN201922365847 U CN 201922365847U CN 210778581 U CN210778581 U CN 210778581U
Authority
CN
China
Prior art keywords
lead frame
chip
tvs
diode
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922365847.0U
Other languages
English (en)
Inventor
俞鸿骥
仇利民
龚建
戴剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semitel Electronics Co Ltd
Original Assignee
Semitel Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semitel Electronics Co Ltd filed Critical Semitel Electronics Co Ltd
Priority to CN201922365847.0U priority Critical patent/CN210778581U/zh
Application granted granted Critical
Publication of CN210778581U publication Critical patent/CN210778581U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型公开了一种高可靠性的瞬态电压抑制二极管，包括第一引线框架、第二引线框架、第一二极管芯片、第二二极管芯片、第一TVS芯片和第二TVS芯片形成的集成结构，第一TVS芯片通过导电银胶粘结在第一引线框架的上部，第一二极管芯片通过导电银胶粘结在第一引线框架的下部，第二二极管芯片通过导电银胶粘结在第二引线框架的上部，第二TVS芯片通过导电银胶粘结在第二引线框架的下部上；第一TVS芯片与第二二极管芯片之间通过第一金线连接，第一二极管芯片与第二TVS芯片之间通过第二金线连接；集成结构被封装于环氧塑封体内。该瞬态电压抑制二极管不仅具有双向防护功能，而且能适应非常严苛的使用环境，大大拓宽了该类型器件的使用范围。

Description

一种高可靠性的瞬态电压抑制二极管
技术领域
本实用新型涉及电子元器件技术领域，特别涉及一种高可靠性的瞬态电压抑制二极管。
背景技术
瞬态抑制二极管(Transient Voltage Suppressor)简称TVS，是二极管形式的高效能过压保护器件。当TVS管的两极受到反向瞬态高能冲击时，它能以皮秒量级的速度，将其两极间的高阻变为低阻，泄放浪涌功率，并将两极间的电压箝位于一个预定值上，有效地保护电子线路中的精密元器件，免受各种浪涌、静电的冲击损坏。其广泛应用于计算机系统、通讯设备、仪器仪表、高速传输线路等领域。
目前公知的瞬态电压抑制二极管，普遍适用于工业、消费领域，对于使用环境严苛的场合，存在可靠性不足的问题。
实用新型内容
为解决上述技术问题，本实用新型的目的在于提供一种高可靠性的瞬态电压抑制二极管，该瞬态电压抑制二极管不仅具有双向防护功能，而且能适应非常严苛的使用环境，大大拓宽了该类型器件的使用范围。
为实现上述技术目的，达到上述技术效果，本实用新型通过以下技术方案实现：
一种高可靠性的瞬态电压抑制二极管包括第一引线框架、第二引线框架、第一二极管芯片、第二二极管芯片、第一TVS芯片和第二TVS芯片，第一TVS芯片通过导电银胶粘结在所述第一引线框架的上部，第一二极管芯片通过导电银胶粘结在所述第一引线框架的下部，第二二极管芯片通过导电银胶粘结在第二引线框架的上部，第二TVS芯片通过导电银胶粘结在第二引线框架的下部上；第一TVS芯片与第二二极管芯片之间通过第一金线连接，第一二极管芯片与第二TVS芯片之间通过第二金线连接；第一引线框架、第二引线框架、第一二极管芯片、第二二极管芯片、第一TVS芯片和第二TVS芯片之间形成集成结构，该集成结构被封装于环氧塑封体内；第一引线框架和第二引线框架在环氧塑封体内呈对称设置。
作为本实用新型技术方案的进一步改进，第一引线框架具有露出于环氧塑封体的第一引脚，第二引线框架具有露出于环氧塑封体的第二引脚。
作为本实用新型技术方案的进一步改进，第一引脚的表面和第二引脚的表面均经过镀锡处理。
作为本实用新型技术方案的进一步改进，该瞬态电压抑制二极管在使用时，第一引脚与VCC线连接，第二引脚与GND线连接。
作为本实用新型技术方案的进一步改进，第一引线框架和第二引线框架均为T形结构。
作为本实用新型技术方案的进一步改进，第一引线框架和第二引线框架均为铜框架。
本实用新型的有益效果是：本实用新型采用2个低容整流二极管芯片和2个TVS芯片组成双向通路，且低容整流二极管串联TVS管，从而使得器件在能够通过较大能量的同时仍保持较低的电容值，可以对高速信号端口进行浪涌防护，同时其具有在严苛环境下正常工作的高可靠性，可以且不限于应用在军工、汽车等各种领域。
附图说明
图1为本实用新型的内部结构示意图。
图2为本实用新型的外部结构示意图。
图3为本实用新型的电路原理图。
图4为本实用新型的应用示意图。
具体实施方式
下面结合附图对本实用新型的较佳实施例进行详细阐述，以使本实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。
如图1至图4所示的高可靠性的瞬态电压抑制二极管的较佳实施例。该瞬态电压抑制二极管包括第一引线框架1、第二引线框架2、第一二极管芯片3、第二二极管芯片4、第一TVS芯片5和第二TVS芯片6，第一TVS芯片5通过导电银胶粘结在所述第一引线框架1的上部，第一二极管芯片3通过导电银胶粘结在所述第一引线框架1的下部，第二二极管芯片4通过导电银胶粘结在第二引线框架2的上部，第二TVS芯片6通过导电银胶粘结在第二引线框架2的下部上；第一TVS芯片5与第二二极管芯片4之间通过第一金线8连接，第一二极管芯片3与第二TVS芯片6之间通过第二金线9连接；第一引线框架1、第二引线框架2、第一二极管芯片3、第二二极管芯片4、第一TVS芯片5和第二TVS芯片6之间形成集成结构，该集成结构被封装于环氧塑封体7内；第一引线框架1和第二引线框架2在环氧塑封体7内呈对称设置。
进一步说，第一引线框架1具有露出于环氧塑封体7的第一引脚101，第二引线框架2具有露出于环氧塑封体7的第二引脚201。更进一步地，第一引脚101的表面和第二引脚201的表面均经过镀锡处理；第一引线框架1和第二引线框架2均为T形结构。
其中的芯片(二极管芯片和TVS芯片)在制作时，采用减薄、高能离子注入、超高温1300℃深结工艺调节基区厚度，提高载流子从发射极穿越基区到集点区的效率，可有效增强导电能力。
再有，第一TVS芯片5与第二二极管芯片4之间以及第一二极管芯片3与第二TVS芯片6之间均是通过金线连接。金线具有高导电性，同时不易老化，可保证器件长时间正常工作。
第一引线框架1和第二引线框架2均为铜框架。而且，本实用新型采用环氧塑封体7进行封装。环氧塑封体与铜框架匹配，使两者的热匹配系数可以达到2：1，甚至更低，可以极大的降低原材料膨胀系数失配对器件造成的影响，同时通过恰当的筛选试验条件，可以剔除存在潜在隐患的器件，达到严苛使用环境所需的高可靠性要求。
如图3所示的电路，其中，2个低容整流二极管芯片(第一二极管芯片和第二二极管芯片)和2个TVS芯片(第一TVS芯片和第二TVS芯片)组成双向通路，且低容整流二极管串联TVS管。
此外，如图4所示，该瞬态电压抑制二极管在使用时，第一引脚101与VCC线10连接，第二引脚201与GND线11连接，可起到防护作用。
本实用新型的瞬态电压抑制二极管具有负阻特性，对后级器件保护能力强，可以对高速信号端口进行浪涌防护，同时其具有在严苛环境下正常工作的高可靠性，可以且不限于应用在军工、汽车等各种领域。
以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (6)

1.一种高可靠性的瞬态电压抑制二极管，其特征在于：包括第一引线框架、第二引线框架、第一二极管芯片、第二二极管芯片、第一TVS芯片和第二TVS芯片，第一TVS芯片通过导电银胶粘结在所述第一引线框架的上部，第一二极管芯片通过导电银胶粘结在所述第一引线框架的下部，第二二极管芯片通过导电银胶粘结在第二引线框架的上部，第二TVS芯片通过导电银胶粘结在第二引线框架的下部上；第一TVS芯片与第二二极管芯片之间通过第一金线连接，第一二极管芯片与第二TVS芯片之间通过第二金线连接；第一引线框架、第二引线框架、第一二极管芯片、第二二极管芯片、第一TVS芯片和第二TVS芯片之间形成集成结构，该集成结构被封装于环氧塑封体内；第一引线框架和第二引线框架在环氧塑封体内呈对称设置。
2.根据权利要求1所述的一种高可靠性的瞬态电压抑制二极管，其特征在于：第一引线框架具有露出于环氧塑封体的第一引脚，第二引线框架具有露出于环氧塑封体的第二引脚。
3.根据权利要求2所述的一种高可靠性的瞬态电压抑制二极管，其特征在于：第一引脚的表面和第二引脚的表面均经过镀锡处理。
4.根据权利要求1所述的一种高可靠性的瞬态电压抑制二极管，其特征在于：该瞬态电压抑制二极管在使用时，第一引脚与VCC线连接，第二引脚与GND线连接。
5.根据权利要求1所述的一种高可靠性的瞬态电压抑制二极管，其特征在于：第一引线框架和第二引线框架均为T形结构。
6.根据权利要求1所述的一种高可靠性的瞬态电压抑制二极管，其特征在于：第一引线框架和第二引线框架均为铜框架。
CN201922365847.0U 2019-12-25 2019-12-25 一种高可靠性的瞬态电压抑制二极管 Active CN210778581U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922365847.0U CN210778581U (zh) 2019-12-25 2019-12-25 一种高可靠性的瞬态电压抑制二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922365847.0U CN210778581U (zh) 2019-12-25 2019-12-25 一种高可靠性的瞬态电压抑制二极管

Publications (1)

Publication Number Publication Date
CN210778581U true CN210778581U (zh) 2020-06-16

Family

ID=71042445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922365847.0U Active CN210778581U (zh) 2019-12-25 2019-12-25 一种高可靠性的瞬态电压抑制二极管

Country Status (1)

Country Link
CN (1) CN210778581U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200294992A1 (en) * 2017-12-07 2020-09-17 Changxin Memory Technologies, Inc. Low-voltage electrostatic discharge (esd) protection circuit, integrated circuit and method for esd protection thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200294992A1 (en) * 2017-12-07 2020-09-17 Changxin Memory Technologies, Inc. Low-voltage electrostatic discharge (esd) protection circuit, integrated circuit and method for esd protection thereof
US11569222B2 (en) * 2017-12-07 2023-01-31 Changxin Memory Technologies, Inc. Low-voltage electrostatic discharge (ESD) protection circuit, integrated circuit and method for ESD protection thereof

Similar Documents

Publication Publication Date Title
CN203882995U (zh) 半导体组件
US20130334695A1 (en) Electronic device and method of manufacturing such device
CN210778581U (zh) 一种高可靠性的瞬态电压抑制二极管
US6791172B2 (en) Power semiconductor device manufactured using a chip-size package
CN204885150U (zh) 瞬态电压抑制器封装组件
CN104051446B (zh) 一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法
GB1327207A (en) Process for connecting electrical conductors to a semiconductor body
US8373279B2 (en) Die package
CN211788976U (zh) 一种tss与双向tvs合封贴片二极管
CN104952823B (zh) 保护器件
CN212136443U (zh) 双向贴片瞬态电压抑制二极管
CN210837753U (zh) 一种高可靠性的瞬态电压抑制二极管阵列
CN113380786B (zh) 集成逆导二极管的可控硅瞬态电压抑制保护器件结构
CN203967081U (zh) 一种多芯片瞬态电压抑制器
CN108269859B (zh) 一种双向瞬态电压抑制二极管及制造方法
CN107731818A (zh) 瞬态抑制二极管芯片结构
CN111710666A (zh) 一种后置tvs保护二极管的整流桥电路模块
CN212811289U (zh) Tvs过压保护器件
CN2237280Y (zh) 轴向塑封双向触发二极管
CN208298814U (zh) 一种新型的大功率塑封保护器件
CN207800600U (zh) 导电框架及功率半导体串联结构
CN204792767U (zh) 二极管功率模块
CN205488143U (zh) 一种二极管及瞬态电压抑制器
CN212230430U (zh) 一种esd器件结构
CN111477594A (zh) 一种tss与双向tvs合封贴片二极管

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant