CN104051446B - 一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法 - Google Patents

一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法 Download PDF

Info

Publication number
CN104051446B
CN104051446B CN201410287626.5A CN201410287626A CN104051446B CN 104051446 B CN104051446 B CN 104051446B CN 201410287626 A CN201410287626 A CN 201410287626A CN 104051446 B CN104051446 B CN 104051446B
Authority
CN
China
Prior art keywords
diode
low energy
energy gap
diodes
broad stopband
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410287626.5A
Other languages
English (en)
Other versions
CN104051446A (zh
Inventor
谢可勋
西里奥艾珀里亚科夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUAINAN CITY SONGJIANG ELECTRONIC LLC
Original Assignee
ZHEJIANG MEIJING TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZHEJIANG MEIJING TECHNOLOGY Co Ltd filed Critical ZHEJIANG MEIJING TECHNOLOGY Co Ltd
Priority to CN201410287626.5A priority Critical patent/CN104051446B/zh
Publication of CN104051446A publication Critical patent/CN104051446A/zh
Application granted granted Critical
Publication of CN104051446B publication Critical patent/CN104051446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或ESD放电抑制方法，属于低电压设备保护技术领域。本发明多芯片瞬态电压抑制器，包括两对电极性反向并联的宽禁带二极管及窄禁带二极管，以背靠背方式串联，经由键合引线及引线框架电连接在一起并封装在一封装体内；以及一种用于双信号线任意极瞬态电压或ESD放电抑制方法，将上述抑制器共模连接于信号线上，可实现双向保护。

Description

一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压 或ESD放电抑制方法
技术领域
本发明涉及一种瞬态电压抑制器，适用于电子设备的共模的双向极性瞬态保护，包括静电（ESD）保护，尤其适用于低于3-4V的低电压电子设备的保护。
背景技术
尽管已有多种瞬态电压及ESD抑制器用于工作电压在大于4-5V的电子设备的保护，但是更低工作电压范围的同类保护需求日渐增长。正如YU及他人在美国专利No.6015999中所陈述的，目前基于齐纳二极管原理的所述已有的抑制器件，在更低的工作电压范围内，漏电流高到了不可接受的程度，因此该专利提出了一种基于穿通二极管原理的单向抑制器。基于穿通二极管原理的抑制器，无论是Si（硅）还是WBG（宽禁带半导体）类型，如Kannam及他人在美国专利No. 4017882和Kashyap及他人在美国专利No.8530902中所述，的确能在感兴趣的低电压工作电压范围内，同时提供低的保护电压和低的漏电流。然而，由于基于穿通二极管原理的抑制器内生的“负阻效应”的特性,这种类型的器件更好适用于低电压及高速数据线的保护，而不适用于电源线或者DC分量显著的信号线的保护。另一解决上述技术问题的方案是基于在Si上(如Bernier的欧洲专利EP0562982和Lu的美国专利No.4989057)或者WBG（如Barkhodarian的美国专利No.6703284）集成控向二极管斩波器予以解决。然而这些方案，依然不能提供理想的双向瞬态抑制器，而是仅仅是信号线对参考点的差分保护。另外的解决方案是由Vaschenko及他人的美国专利No.6500008和Weiss的美国专利No.6600356提出一种ESD保护晶体管，由多个串联在一起、正向偏置连接的硅二极管触发。类似的解决方案由Templeton及他人的美国专利No.7817389提出在触发回路上，采用较高势垒的宽禁带半导体二极管，已达到在感兴趣的工作电压范围内简化多芯片(即串联多个二极管)抑制器的目的。然而，所述方案依然在低电压工作电压下只能提供信号线的差分，不是共模保护。因此，低压瞬态电压抑制器需要一种具有双向功能的简单、低成本的技术方案。
发明内容
本发明根据上述目的，提供一种简单、低成本且适用于低于3-4V的低电压电子设备保护的多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或ESD放电抑制方法。
本发明的技术方案是提供一种多芯片瞬态电压抑制器，封装在一个封装体内，包括宽禁带二极管，两对反向并联的宽禁带二极管和窄禁带二极管，通过键合引线和引线框架，以背对背方式串联连接，以提供双向瞬态电压抑制功能。
作为本发明的优选，所述多芯片瞬态电压抑制器包括：
具有芯片背面为金属化阴极和芯片正面为金属化阳极的两个宽禁带二极管；
具有芯片背面为金属化阳极和芯片正面为金属化阴极的两个窄禁带二极管；
具有一个位于中间的主引线盘和两个置于两端的次引线盘且每个引线盘具有延伸引脚的一个金属引线框架；
所述两个宽禁带二极管与所述两个窄禁带二极管放置在所述主引线盘上，且所述两个宽禁带二极管的阴极和所述两个窄禁带二极管的阳极分别连接所述主引线盘，同时所述二极管相互横向隔开，通过相等且最小长度的键合引线将所述两个宽禁带二极管的阳极和所述两个窄禁带二极管的阴极连接至所述两个次引线盘；以及
用于封装所述引线框架、所述两个宽禁带二极管和所述两个窄禁带二极管的一个模制封装体，其具有所述延伸引脚延伸出所述模制封装体的边界，以用于提供外部连接。
作为本发明的优选，所述多芯片瞬态电压抑制器包括：
具有芯片背面为金属化阴极和芯片正面为金属化阳极的两个宽禁带二极管；
具有芯片背面为金属化阴极和芯片正面为金属化阳极的两个窄禁带二极管；
具有一个位于中间的主引线盘和两个置于两端的次引线盘且每个引线盘具有延伸引脚的一个金属引线框架；
所述两个宽禁带二极管放置在所述主引线盘上，且所述两个宽禁带二极管的阴极连接所述主引线盘，并通过键合引线将所述两个宽禁带二极管的阳极与所述两个次引线盘连接；而所述每个窄禁带二极管分别放置在所述两个次引线盘上，且所述两个窄禁带二极管的阴极与所述两个次引线盘电连接，所述两个窄禁带二极管的阳极与所述主引线盘以键合引线连接，其中上述键合引线皆具有相等且最小长度；以及
用于封装所述引线框架、所述两个宽禁带二极管和所述两个窄禁带二极管的一个模制封装体，其具有所述延伸引脚延伸出所述模制封装体的边界，以用于提供外部连接。
作为本发明的优选，所述窄禁带二极管为P-N结类型，而所述宽禁带二极管为n-n+结类型或p-n结类型。
作为本发明的优选，所述多芯片瞬态电压抑制器包括肖特基势垒类型的窄禁带二极管。
作为本发明的优选，所述宽禁带二极管是基于IV族或者III-V族化合物半导体材料类型，所述窄禁带二极管是基于单质半导体(elementary semiconductor)， 如Si。
作为本发明的优选，所述宽禁带二极管的势垒高度在1.2-3.6eV 而所述窄禁带二极管的势垒高度不超过1eV。
本发明的另一技术方案是提供一种用于双信号线任意极瞬态电压或ESD放电抑制方法，所述多芯片瞬态电压抑制器与双信号线共模连接，包括：
A）一宽禁带二极管的阳极与一信号线连接以及另一宽禁带二极管的阳极与另一信号线连接，
B）一窄禁带二极管的阴极与一信号线连接以及另一窄禁带二极管的阴极与另一信号线连接，
C）所述宽禁带二极管的阴极与所述窄禁带二极管的阳极连接在一起，并因此在所述瞬态电压的幅值超过所述宽禁带二极管和所述窄禁带二极管的势垒高度总和时，提供一条用于任意极短路瞬态电压或ESD放电的路径，所述路径通过连接的宽禁带二极管和窄禁带二极管从一条信号线到另一条信号线。
作为本发明的优选，所述窄禁带二极管为P-N结类型，而所述宽禁带二极管为n-n+结类型或p-n结类型。
作为本发明的优选，所述窄禁带二极管为肖特基势垒类型。
作为本发明的优选，所述宽禁带二极管的势垒高度在1.2-3.6eV 而所述窄禁带二极管的势垒高度不超过1eV。
本发明提出由两对电极性反向并联的宽禁带二极管及窄禁带二极管，以背靠背方式串联，经由键合引线及引线框架电连接在一起并封装在一封装体内的装配；以及一种将上述装配共模连接在信号线上的方法，以实现双向保护。其中，宽禁带二极管采用具有势垒高度为1.2-3.6eV（IV 或 III-V 族类型，如InGaAs, InGaAlP,InGaAsP, GaN,AlGaN,InGaP等）的p-n或n-n+类型，以及窄禁带二极管采用具有势垒高度不超过1.1eV的p-n或肖特基类型（例如，Si或SiGe等）。所述瞬态电压抑制器的每个方向的钳位电压被定义为具有低动态电阻的且正向偏置的寛禁带二极管和窄禁带二极管串联连接的电压降落之和，则有一低钳位电压。
附图说明
图1为本发明的一个实施例。其中具有芯片背面为金属化阴极的两个宽禁带二极管和具有芯片背面为金属化阳极的两个窄禁带二极管放置在引线框架中间的主引线盘上，且与所述主引线盘电连接，同时所述二极管相互横向隔开，所述宽禁带二极管芯片的阳极与所述窄禁带二极管芯片的阴极，均通过键合引线与所述中间的主引线盘两侧的次引线盘连接。
图2为本发明的另一实施例。其中，具有芯片背面为金属化阴极的两个宽禁带二极管放置于所述引线框架中间的主引线盘，且与所述主引线盘电连接，以及具有芯片背面为金属化阴极的两个窄禁带二极管分别放置于每个次引线盘上，且与所述每个次引线盘电连接，同时所述宽禁带二极管的阳极通过键合引线连接至所述次引线盘以及每个窄禁带二极管的阳极通过键合引线连接至所述中间的主引线盘。
图3为在本发明瞬态电压抑制器的封装体内的宽禁带二极管和窄禁带二极管的电气连接图。
具体实施方式
以下结合附图对本发明作进一步详细说明。本发明不限于所示实施方式，本领域技术人员在不偏离本发明技术方案范围下可进行选择性的改变。
实施例1
图1所示本发明瞬态电压抑制器的一个具体实施例。所述瞬态电压抑制器为多个芯片被组装在铜引线框架上并封装在一个封装体内，如SOT-23/SOT-223类型，它包括一中间的主引线盘1和分布在主引线盘两侧的两个次引线盘2、3，其中每个引线盘有延伸引脚。两个台面型宽禁带二极管(如GaAs 上制作GaP/AlGaInP) 4和5，其芯片正面为阳极，金属电极为Al；芯片背面为阴极，金属电极为AuGe；所述两个宽禁带二极管设置于铜引线框架中间的主引线盘1上，并相互横向隔开。两个平面型窄禁带二极管(如Si 上制作N+P) 6和7，其芯片正面为阴极，金属电极为Al；芯片背面为阳极，金属电极为AuGe，所述两个窄禁带二极管设置于所述铜引线框架中间的主引线盘1上，并与所述两个宽禁带二极管4,5相互横向隔开。两根Au键合引线8、10将一个所述宽禁带二极管4的阳极与一个所述窄禁带二极管6的阴极分别连接至所述铜引线框架一侧的次引线盘2；而另两根Au键合引线9、11将另一个所述宽禁带二极管5的阳极与另一个所述窄禁带二极管7的阴极分别连接至所述铜引线框架另一侧的次引线盘3。为了减少在高速瞬态工作时的电感效应，所述键合引线应具有相等且尽可能短的长度。在引线框架上的所述多芯片组装被封装在塑料封装体12 之内，同时所述中间的主引线盘和两个次引线盘皆具有延伸引脚，延伸至塑料封装体外进行外部的连接应用。标准的多芯片组装技术，如超声波引线键合技术，共晶焊接技术，是众所周知的技术，可用于本发明的这一实施例。
当一个所述次引线盘2的外部引脚相对于另一个所述次引线盘3被反向电压偏置时，一个所述宽禁带二极管4和一个所述窄禁带二极管7被反向偏置，且另一所述窄禁带二极管6和另一个所述宽禁带二极管5被正向偏置，然而当电压不超过相应二极管正向阈值电压之和，约2.6V是，回路中流过的电流非常小；然而当一个很高的瞬态电压脉冲加在同样的偏置方向，正向偏置且串联连接的另一个所述窄禁带二极管6和另一个所述宽禁带二极管5为瞬态电流提供了一条低阻通路。在这样条件下，正向偏置且串联连接的另一所述窄禁带二极管6和另一个所述宽禁带二极管5的总电压(即钳位电压)将超过所述阈值电压的3-5倍，但仍然在一个所述宽禁带二极管4和一个所述窄禁带二极管7安全工作的反向电压临界值之下。当极性反过来（即所述另一个次引线盘3的外部引脚相对于一个所述次引线盘2被反向电压偏置），上面所述瞬态抑制器也反向对称工作。根据本发明制作的瞬态电压抑制器样品按IEC61000-4-2标准可以承受双向+/- 4 KV ESD脉冲。
实施例2
图2所示为本发明的另一个实施例，两个平面型的窄禁带二极管(如Si上制作NiPt势垒肖特基)13和14，其芯片正面为阳极，金属电极为Al；芯片背面为阴极，金属电极为AuGe；所述两个窄禁带二极管分别放置在铜引线框架的两个次引线盘2、3上，同时两根Au键合引线10、11将所述两个窄禁带二极管的阳极连接至中间的主引线盘1。在本实施例中，如第一实施例中类型相同的两个宽禁带二极管4、5设置在所述中间的主引线盘1上，且另两根Au键合引线8、9将所述两个宽禁带二极管4、5的阳极分别连接至所述两个次引线盘2、3。
依据本实施例的瞬态抑制器与本发明第一实施例工作原理相类似。当一个所述次引线盘2的外部引脚相对于另一个所述次引线盘3被反向电压偏置时，一个所述宽禁带二极管4和一个所述窄禁带二极管14被反向偏置，另一个所述窄禁带二极管13和另一个所述宽禁带二极管5被正向偏置；然而当电压没有超过相应二极管正向阈值电压之和，约2.3V时，回路中流过的电流非常小。然而当一个很高的瞬态电压脉冲加在同样的偏置方向时，正向偏置且串联连接的另一个所述窄禁带二极管13和另一个所述宽禁带二极管5为瞬态电流提供了一条低阻通路。当极性反过来（即所述另一个次引线盘3的外部引脚相对于一个所述次引线盘2被反向电压偏置），上面所述瞬态抑制器也反向对称工作。根据本发明制作的瞬态电压抑制器样品按IEC61000-4-2标准可以承受双向+/- 15 KV ESD脉冲。
图3所示为依据本发明瞬态电压抑制器封装体内的宽禁带二极管和窄禁带二极管的电气连接图。图3表示宽禁带和窄禁带二极管的电气连接图。其中，第一宽禁带二极管WBG-1和第一窄禁带二极管NBG-1为第一对二极管，第二宽禁带二极管WBG-2和第二窄禁带二极管NBG-2为第二队二极管；所述第一宽禁带二极管WBG-1的阳极和第一窄禁带二极管NBG-1的阴极一同连接在一个所述次引线盘2，而第二宽禁带二极管WBG-2的阳极和第二窄禁带二极管NBG-2的阴极一同连接在另一个所述次引线盘3上，并且所述两队二极管通过将第一宽禁带二极管WBG-1的阴极、第一窄禁带二极管NBG-1的阳极、第二宽禁带二极管WBG-2的阴极和第二窄禁带二极管NBG-2的阳极一同连接，以背靠背方式连接在所述主引线盘1上。当两个所述次引线盘2、3被施加正极性的高瞬态电压脉冲时，第二窄禁带二极管NBG-2和第一宽禁带二极管WBG-1为瞬态电流脉冲提供一低阻通路。当两个所述次引线盘2、3被施加负极性的高瞬态电压脉冲时，第一窄禁带二极管NBG-1和第二宽禁带二极管WBG-2为瞬态电流脉冲提供一低阻通路。因此，所述瞬态电压抑制器在电压超过所述宽禁带二极管和窄禁带二极管势垒高度之和时，提供双向保护。
所述多芯片瞬态电压抑制器应用于信号线上，并以共模连接方式构成用于双信号线任意极瞬态电压或ESD放电抑制系统，该系统具有双向保护功能。实现该系统的任意极瞬态电压或ESD放电抑制方法包括将第一宽禁带二极管WBG-1的阳极和第一窄禁带二极管NBG-1的阴极连接至一条信号线上，将第二宽禁带二极管WBG-2的阳极和第二窄禁带二极管NBG-2的阴极连接至另一条信号线上；将两个宽禁带二极管的阴极WBG-1、WBG-2和两个窄禁带二极管的阳极NBG-1、NBG-2连接在一起，因而在所述瞬态脉冲的电压幅值超过所述宽禁带二极管和所述窄禁带二极管的势垒高度总和时，提供一条任意极短路瞬态脉冲或ESD放电的路径，所述路径从一条信号线至另一条信号线。
本领域技术人员很容易根据现有可利用以及常用的组装方式和技术，依据本发明使用双向瞬态电压抑制器的其他类型的宽禁带二极管和窄禁带二极管，例如双阳极和双阴极芯片类型，芯片正面为阳极或芯片正面为阴极等。

Claims (11)

1.一种多芯片瞬态电压抑制器，封装在一个封装体内，包括宽禁带二极管，其特征在于，包括两对二极管以背对背方式串联连接，每对二极管由一个宽禁带二极管和一个窄禁带二极管反向并联构成，通过键合引线和引线框架形成，以提供双向瞬态电压抑制功能。
2.根据权利要求1所述的多芯片瞬态电压抑制器，其特征在于，所述多芯片瞬态电压抑制器包括
具有芯片背面为金属化阴极和芯片正面为金属化阳极的两个宽禁带二极管；
具有芯片背面为金属化阳极和芯片正面为金属化阴极的两个窄禁带二极管；
具有一个位于中间的主引线盘和两个置于两端的次引线盘且每个引线盘具有延伸引脚的一个金属引线框架；
所述两个宽禁带二极管与所述两个窄禁带二极管放置在所述主引线盘上，且所述两个宽禁带二极管的阴极和所述两个窄禁带二极管的阳极分别连接所述主引线盘，同时所述二极管相互横向隔开，通过相等且最小长度的键合引线将所述两个宽禁带二极管的阳极和所述两个窄禁带二极管的阴极连接至所述两个次引线盘；以及
用于封装所述引线框架、所述两个宽禁带二极管和所述两个窄禁带二极管的一个模制封装体，其具有所述延伸引脚延伸出所述模制封装体的边界，以用于提供外部连接。
3.根据权利要求1所述的多芯片瞬态电压抑制器，其特征在于，所述多芯片瞬态电压抑制器包括：
具有芯片背面为金属化阴极和芯片正面为金属化阳极的两个宽禁带二极管；
具有芯片背面为金属化阴极和芯片正面为金属化阳极的两个窄禁带二极管；
具有一个位于中间的主引线盘和两个置于两端的次引线盘且每个引线盘具有延伸引脚的一个金属引线框架；
所述两个宽禁带二极管放置在所述主引线盘上，且所述两个宽禁带二极管的阴极连接所述主引线盘，并通过键合引线将所述两个宽禁带二极管的阳极与所述两个次引线盘连接；而所述每个窄禁带二极管分别放置在所述两个次引线盘上，且所述两个窄禁带二极管的阴极与所述两个次引线盘电连接，所述两个窄禁带二极管的阳极与所述主引线盘以键合引线连接，其中上述键合引线皆具有相等且最小长度；以及
用于封装所述引线框架、所述两个宽禁带二极管和所述两个窄禁带二极管的一个模制封装体，其具有所述延伸引脚延伸出所述模制封装体的边界，以用于提供外部连接。
4.根据权利要求2所述的多芯片瞬态电压抑制器，其特征在于，所述窄禁带二极管为p-n结类型，而所述宽禁带二极管为n-n+结类型或p-n结类型。
5.根据权利要求3所述的多芯片瞬态电压抑制器，其特征在于，所述多芯片瞬态电压抑制器包括肖特基势垒类型的窄禁带二极管。
6.根据权利要求1所述的多芯片瞬态电压抑制器，其特征在于，所述宽禁带二极管是基于IV族或者III-V族化合物半导体材料类型，所述窄禁带二极管是基于单质半导体。
7.根据权利要求1所述的多芯片瞬态电压抑制器，其特征在于，所述宽禁带二极管的势垒高度在1.2-3.6eV 而所述窄禁带二极管的势垒高度不超过1eV。
8.一种用于双信号线任意极瞬态电压或ESD放电抑制方法，其特征在于，如权利要求1所述的多芯片瞬态电压抑制器与双信号线共模连接，包括：
A）一宽禁带二极管的阳极与一信号线连接以及另一宽禁带二极管的阳极与另一信号线连接，
B）一窄禁带二极管的阴极与一信号线连接以及另一窄禁带二极管的阴极与另一信号线连接，
C）所述宽禁带二极管的阴极与所述窄禁带二极管的阳极连接在一起，并因此在所述瞬态电压的幅值超过所述宽禁带二极管和所述窄禁带二极管的势垒高度总和时，提供一条用于任意极短路瞬态电压或ESD放电的路径，所述路径通过连接的宽禁带二极管和窄禁带二极管从一条信号线到另一条信号线。
9.根据权利要求8所述方法，其特征在于，所述窄禁带二极管为P-N结类型，而所述宽禁带二极管为n-n+结类型或p-n结类型。
10.根据权利要求8所述方法，其特征在于，所述窄禁带二极管为肖特基势垒类型。
11.根据权利要求8所述方法，其特征在于，所述宽禁带二极管的势垒高度在1.2-3.6eV而所述窄禁带二极管的势垒高度不超过1eV。
CN201410287626.5A 2014-06-25 2014-06-25 一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法 Active CN104051446B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410287626.5A CN104051446B (zh) 2014-06-25 2014-06-25 一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410287626.5A CN104051446B (zh) 2014-06-25 2014-06-25 一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法

Publications (2)

Publication Number Publication Date
CN104051446A CN104051446A (zh) 2014-09-17
CN104051446B true CN104051446B (zh) 2017-06-23

Family

ID=51504089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410287626.5A Active CN104051446B (zh) 2014-06-25 2014-06-25 一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法

Country Status (1)

Country Link
CN (1) CN104051446B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105431025A (zh) * 2015-12-03 2016-03-23 浪潮电子信息产业股份有限公司 一种改善vga的esd防护效果和节省pcb空间的方法
CN107910858B (zh) * 2017-12-07 2020-09-18 长鑫存储技术有限公司 低压静电保护电路、芯片电路及其静电保护方法
CN110379806B (zh) * 2019-07-17 2024-04-16 中国振华集团永光电子有限公司（国营第八七三厂） 一种双向esd二极管及其制作方法
CN114050149A (zh) * 2022-01-12 2022-02-15 深圳中科四合科技有限公司 一种可变性能参数的esd封装结构及其封装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86103003A (zh) * 1986-04-25 1987-01-31 杨超 电流互感器的工作指示法和安全保护法
US7489488B2 (en) * 2005-10-19 2009-02-10 Littelfuse, Inc. Integrated circuit providing overvoltage protection for low voltage lines
CN100424959C (zh) * 2006-03-17 2008-10-08 中国电力科学研究院 击穿二极管触发晶闸管阀型过电压保护装置
CN101714759A (zh) * 2009-11-11 2010-05-26 上海长园维安微电子有限公司 低电容双向esd保护器件及其制备方法
CN202206134U (zh) * 2011-08-16 2012-04-25 江苏晟芯微电子有限公司 Led过压及开路保护装置
CN102595718A (zh) * 2012-01-31 2012-07-18 江苏好的节能光电科技有限公司 一种增加分立led光源使用可靠性的电路
CN203967081U (zh) * 2014-06-25 2014-11-26 浙江美晶科技有限公司 一种多芯片瞬态电压抑制器

Also Published As

Publication number Publication date
CN104051446A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
US10720914B1 (en) Semiconductor device and semiconductor package
TWI673954B (zh) 使用氮化鎵裝置半橋功率轉換電路
CN104051446B (zh) 一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法
KR102277651B1 (ko) 전기적 과부하 및 정전 방전 보호용 방법 및 디바이스
US10026712B2 (en) ESD protection circuit with stacked ESD cells having parallel active shunt
CN104205591B (zh) 功率用开关电路
US10170919B2 (en) Battery protecting apparatus
US20060176638A1 (en) Minimized wire bonds in transient blocking unit packaging
CN100481697C (zh) 共源共栅的整流器
US10825757B2 (en) Semiconductor device and method with clip arrangement in IC package
TW201924224A (zh) 電容式耦合位準移位器
CN110277774A (zh) 具有从受保护总线耦合到地的fet器件的保护电路
JPH0255525A (ja) 過電圧保護回路
CN110521114A (zh) 半导体装置
CN100524756C (zh) 静电放电防护电路
US7339776B1 (en) Silicon carbide diode voltage limiter
CN203967081U (zh) 一种多芯片瞬态电压抑制器
CN107731818A (zh) 瞬态抑制二极管芯片结构
JP6168899B2 (ja) パワーモジュール
CN210778581U (zh) 一种高可靠性的瞬态电压抑制二极管
CN212230430U (zh) 一种esd器件结构
CN113380786A (zh) 集成逆导二极管的可控硅瞬态电压抑制保护器件结构
CN205283121U (zh) 一种浪涌防护器件
CN102810849B (zh) 欠压保护系统
CN207868791U (zh) 一种直流电源保护电路及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201127

Address after: 232000 Huainan Economic Development Zone of Anhui province (east of Jianshe Road)

Patentee after: HUAINAN CITY SONGJIANG ELECTRONIC LLC

Address before: 313000, Zhejiang province Wuxing Huzhou District eight Li Zhen standard factory building 2, 1 floor

Patentee before: ZHEJIANG MEIJING TECHNOLOGY Co.,Ltd.

Patentee before: Xie Kexun