CN101714759A - 低电容双向esd保护器件及其制备方法 - Google Patents

低电容双向esd保护器件及其制备方法 Download PDF

Info

Publication number
CN101714759A
CN101714759A CN200910198635A CN200910198635A CN101714759A CN 101714759 A CN101714759 A CN 101714759A CN 200910198635 A CN200910198635 A CN 200910198635A CN 200910198635 A CN200910198635 A CN 200910198635A CN 101714759 A CN101714759 A CN 101714759A
Authority
CN
China
Prior art keywords
diode
low
atoms
electrode
avris
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910198635A
Other languages
English (en)
Inventor
张关保
苏海伟
吴兴农
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI CHANGYUAN WAYON MICROELECTRONICS CO Ltd
Original Assignee
SHANGHAI CHANGYUAN WAYON MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI CHANGYUAN WAYON MICROELECTRONICS CO Ltd filed Critical SHANGHAI CHANGYUAN WAYON MICROELECTRONICS CO Ltd
Priority to CN200910198635A priority Critical patent/CN101714759A/zh
Publication of CN101714759A publication Critical patent/CN101714759A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明涉及半导体器件双向低压瞬态电压抑制器件的领域，具体为低电容双向ESD保护器件及其制备方法。一种低电容双向ESD保护器件，由低电容二极管和低压TVS管串联构成，其特征在于：包括四个导向二级管和一个TVS管，四个导向二级管分布在TVS管的中部和侧边，其中，TVS管(17)的阳极与分布在两边侧的边侧二极管(15、16)的阳极连接，TVS管(17)的阴极与设在中部的二个导向二极管的阴极相连，两个中部二极管(13、14)的阳极又与其相邻的边侧二极管(15、16)的阴极相连，形成回路。具有低电容、低钳位和快速响应的特点，能够很好地满足手机等便携式电子产品对器件低电容、小型化的要求；在3G等高频领域应用更为广阔。

Description

低电容双向ESD保护器件及其制备方法
技术领域
本发明涉及半导体器件双向低压瞬态电压抑制器件的领域，具体为低电容双向ESD保护器件及其制备方法。
背景技术
用于静电阻抗器(ESD)的器件通常都是齐纳二极管，这种二极管一般是由重掺杂PN结构成的，器件电容非常大，用在防护电源线或者数据传输速率比较低的数据线尚可，如果用在高速数据传输接口，则会由于电容太大而导致数据传输失真。目前，对于小型化器件，比较常用的降容方法通常是减小芯片面积，是一种以牺牲防护性能换取低电容的方法。但即使这样单管电容也只能降到10pF左右。与小于1pF的防护需求还相差甚远。
为了满足高速数据传输对低电容保护的需求，改善传统降容方法，不少降容技术被用于提高瞬态抑制二极管(TVS)的动态性能，目前主要的降容技术主要有两种，分别是集成工艺技术和多芯片封装技术。集成工艺一般防护能力较弱，多用于对小型化要求比较高的场合，多芯片封装技术是早期使用较多的降容技术。这种降容技术一般抗浪涌能力较强，但是电容不是很低，而且封装尺寸比较大，不适合应用于便携式电子产品。为了满足高速数据传输对ESD保护的要求，需要一种双向极低电容的小型化TVS产品。
为此，需要提出一种具有较高ESD保护能力、低钳位、极低电容的小型化TVS器件。
发明内容
本发明所要解决的技术问题在于提供一种小型化的低电容双向ESD保护器件，改善传统TVS器件的单芯片降容方法，可以实现极低电容、低钳位电压、低漏电流以及双向保护。
本发明所要解决的另一技术问题在于提供上述低电容双向ESD保护器件的制备方法。
本发明解决上述技术问题所采取的技术方案是：一种低电容双向ESD保护器件，由低电容二极管和低压TVS管串联构成，包括四个导向二级管和一个TVS管，四个导向二级管分布在TVS管的中部和侧边，其中，
TVS管的阳极与分布在两侧的二个边侧二极管的阳极连接，TVS管的阴极与设在中部的二个中部二极管的阴极相连，两个中部二极管的阳极又分别与其相邻的边侧二极管的阴极相连，形成回路。
在上述方案基础上，所述的TVS管为反向导向，自上而下依次由N+埋层区(阴极)、P+埋层区(阳极)和P-衬底构成，N+埋层区覆盖整个P+埋层区，整个TVS管的结构在P-衬底上完成；
二个导向二极管设在位于ESD保护器件中部区域A，自上而下由P+扩区(阳极)和共用的N-外延层(共用阴极)构成，N-外延层(共用阴极)与TVS管的N+埋层区(阴极)相连；
另二个反向导向二极管分别设在ESD保护器件的边侧区域B和区域C，自上而下由N+接触区(阴极)和共用的N-外延层(阳极)构成；
四个二极管分为左右两组，中部区域A正向导向的二极管的P+扩区(阳极)与相邻边侧的反向导向的二极管的N+接触区(阴极)通过金属层相连，分别构成第一电极；另一中部区域A正向导向的二极管的P+扩区(阳极)与另一相邻边侧的反向导向的二极管的N+接触区(阴极)通过金属层相连，构成第二电极，保证在电隔离的情况下，每个IO或电极上都接有一个正向导向的二极管和一个反向导向的二极管；
向第一电极施加的电流依次经过正向导向的二极管、反向导向的TVS管和一不相邻的与TVS管正向导向的反向导向二极管，到达第二电极；向第二电极施加的电流依次经过另一正向导向的二极管、反向导向的TVS管和另一与TVS管正向导向的反向导向二极管，到达第一电极。
本发明的双向ESD器件的电路结构决定其具有低电容和低钳位特性，低电容特性可以帮助器件提高响应时间，减小对数据传输的影响。当向任一电极加载电流时，在电流通路上均是先通过一个正向导向的二极管、再通过一个反向TVS管，最后又通过一个正向导向的二极管到达另一电极。根据电路特性，TVS管的电容大一些，对整个器件的电容影响不大，因此TVS管的钳位电压可以做的很小，使器件具有低钳位特性，这种低钳位特性可以有效地保护被保护系统免受ESD等脉冲电压的损坏。
为消除I/O(第一电极和第二电极)之间存在寄生JFET，导向二极管之间的隔离采用对通方式：在所述两个边侧导向二极管与两个中部导向二极管之间设有垂直的环形P+上墙，在边侧二极管的N-外延层与TVS管的P-衬底之间设有一层水平的P+下墙，且P+上墙与P+下墙对通相接连接在一起。
在N-外延层下面增加P+下墙，并在P+下墙正上方制作左右两个环形的P+上墙，将N-外延层分割为中部和左右边侧三个部分，通过高温退火将P+上墙与P+下墙对通相接，这样可以有效屏蔽降容管(两个边侧二极管)之间的漏电。
在上述方案的基础上，根据封装的不同，本发明的器件可以是一个两端器件，第一电极和第二电极是器件的输入或输出端，由于器件具有双向对称性，因此第一电极和第二电极既可作输入端，也可以作为输出端使用；也可以是一个三端器件，所述TVS管的P-衬底背面设有多层金属，构成接地电极。
根据器件制作工艺的不同，器件具有不同的工作电压，一般有5V、8V、12V、15V或24V。对于差模保护应用，选用两端器件，第一电极和第二电极分别接在一对差分数据线上，与负载形成并联。当需要进行差共模一起保护时，则选用三端器件，将接地电极接地即可。
针对上述的低电容双向ESD保护器件的制备方法，包括下述步骤：
第一步：在P-衬底中部掺杂硼元素制作P+埋层区，又在P+埋层区的窗口上掺杂磷元素制作N+埋层区并覆盖整个P+埋层区，制成TVS管；
第二步：在TVS管的P-衬底周围掺杂硼元素制作一层P+下墙，再在TVS管整体的上方生长一层N-外延层，然后在P+下墙正上方的位置，在N-外延层中掺杂硼元素制作两个环形的纵向P+上墙，通过高温退火将P+上墙与P+下墙连在一起，将N-外延层分割成中部区域A和左右边侧区域B、C三个部分；
第三步：在N-外延层的中部A区域上方掺杂硼元素制作P+扩区，在左右边侧B、C区域上方分别掺杂磷元素制作N+接触区，与共同N-外延层和P+下墙构成四个导向二级管；
第四步：在器件表面沉积一层金属层，通过光刻将金属层分成两部分，一金属层将一边侧二极管的N+接触区与相邻中部二极管的P+扩区接通，构成第一电极；另一金属层将另一边侧二极管的N+接触区与其相邻的中部二极管的P+扩区接通，构成第二电极，封装后制成双端的双向ESD保护器件。
在上述方案的基础上，第一步中，P-衬底的硼元素掺杂浓度不大于1×1019atoms/cm3，P+埋层区的硼元素掺杂浓度至少1×1018atoms/cm3；N+埋层区的磷元素掺杂浓度至少1.5×1019atoms/cm3。
在上述方案的基础上，P+埋层区的硼元素掺杂浓度为1×1018atoms/cm3～2×1019atoms/cm3；N+埋层区的磷元素掺杂浓度为1.5×1019atoms/cm3～2×1021atoms/cm3。
在上述方案的基础上，第二步中，所述的P+上墙及P+下墙的硼元素掺杂浓度2×1015atoms/cm3～1×1019atoms/cm3。
在上述方案的基础上，第二步中，将P+上墙与P+下墙连在一起的退火温度为1150～1200℃。
在上述方案的基础上，第三步中，共用的N-外延层的磷元素掺杂浓度不大于1×1015atoms/cm3，结深不小于5μm；P+扩区的硼元素掺杂浓度为6×1018atoms/cm3～2×1019atoms/cm3，结深1.5～3μm，N+接触区的磷元素掺杂浓度为1×1019atoms/cm3～2×1021atoms/cm3，结深1.5～3μm。
在上述方案的基础上，在第四步制成第一电极及第二电极之后，将P-衬底的厚度减薄至100μm～150μm，在P-衬底的背面制作多层金属，作为接地电极，封装后制成三端的双向ESD保护器件。
本发明的有益效果是：
本发明的电路具有低电容、低钳位和快速响应的特点，能够很好地满足手机等便携式电子产品对器件低电容、小型化的要求；
对于不同保护电压要求，可通过调整P+埋层区浓度实现。两端器件小型化封装后，性能要远好于普通小型化TVS器件，本发明器件在3G等高频领域应用更为广阔。
附图说明
图1为本发明低电容双向ESD保护器件的电路图。
图2为实施例1本发明双端器件的侧剖结构示意图。
图3为实施例1本发明双端器件的电路图。
图4为实施例1本发明双端器件中TVS管的俯视结构示意图。
图5为实施例1本发明双端器件中TVS管的侧剖结构示意图。
图6为实施例1本发明双端器件中A区纵向掺杂浓度的分布图。
图7为实施例1本发明双端器件中B、C区纵向掺杂浓度的分布示意图。
图8为实施例1双端器件的俯视结构示意图。
图9为实施例2三端器件的电路图。
附图中标号说明
10-EDS器件
11-第一电极           12-第二电极
13、14-中部二极管     15、16-边侧二极管
17-TVS管
21-P-衬底             22-N-外延层
23-外延衬底PN结
31-P+埋层区           32-N+埋层区
33-P+下墙             34-P+上墙
35、38-P+扩区         36、39-N+接触区
37、40-金属层
A-中部区域     B、C-边侧区域
51-两端器件    52-三端器件
具体实施方式
请参阅图1本发明低电容双向ESD保护器件的电路图所示，低电容ESD器件结构包括了一个TVS管17和四个导向二极管13、14、15、16，TVS管17的阳极与两个边侧二极管15、16的阳极连接，TVS管17的阴极与两个中部二极管13、14的阴极相连，两个中部二极管13、14的阳极又与两个边侧导向二极管15、16的阴极相连，形成回路。
实施例1
请参阅图2为实施例1双端器件的侧剖结构示意图，图3为实施例1双端器件的电路图，图4为实施例1双端器件中TVS管的俯视结构示意图，图5为实施例1双端器件中TVS管的侧剖结构示意图，图6为实施例1双端器件中A区纵向掺杂浓度的分布图，图7为实施例1双端器件中B、C区纵向掺杂浓度的分布图和图8为实施例1双端器件的俯视结构示意图所示，一种低电容双向ESD保护器件，由低电容导向二极管和低压TVS管串联构成，其中，
所述的TVS管17为反向导向，自上而下依次由N+埋层区32、P+埋层区31和P-衬底21构成，N+埋层区32覆盖整个P+埋层区31；
两个中部二极管13、14为正向导向，自上而下由P+扩区35、38和共用的N-外延层22构成；
两个边侧二极管15、16与TVS管正向导向，自上而下由N+接触区36、39和共用的N-外延层22以及P+下墙33构成；
四个二极管分为左右两组，中部二极管13的P+扩区35与相邻边侧二极管15的N+接触区36通过金属层40相连，构成第一电极11；另一中部二极管14的P+扩区38与其相邻边的侧二极管16的N+接触区39通过金属层37相连，构成第二电极12；
向第一电极11施加的电流依次经过正向导向的二极管13、反向导向的TVS管17和另一与TVS管正向导向的二极管16，到达第二电极12；向第二电极12施加的电流依次经过正向导向的二极管14、反向导向的TVS管17和另一与TVS管正向导向的二极管15，到达第一电极11。
制备方法是，首先在P-衬底21上完成TVS管的制作，然后再在N-外延层22上通过注入、扩散的方式完成四个导向二极管的制作，最后通过金属层实现互联，具体包括下述步骤：
第一步：在P-衬底21中部通过硼注入或扩散的掺杂方式高温退火制作深结的P+埋层区31，又在P+埋层区31的窗口上通过磷注入退火制作N+埋层区32并覆盖整个P+埋层区31，制成TVS管17；
第二步：在TVS管17的P-衬底21周围通过硼注入退火制作一层P+下墙33，再在TVS管17整体的上方生长一层N-外延层22，然后在P+下墙33正上方的位置，在N-外延层22中通过硼注入退火制作两个垂直的环形P+上墙34，通过高温退火将P+上墙34与P+下墙33连在一起，利用PN隔离将N-外延层22分割成中部区域A和左右边侧区域B、C三个部分；
第三步：在N-外延层22的中部区域A上方通过硼扩散掺杂方式制作P+扩区35、38，在左右边侧区域B、C上方分别通过磷扩散掺杂方式制作N+接触区36、39，与共同N-外延层22和P+下墙33构成四个二级管13、14、15、16；
第四步：在器件表面沉积一层金属层，通过光刻将金属层分成两部分，金属层40将边侧二极管15的N+接触区36(阴极)与中部二极管13的P+扩区35(阳极)接通，构成第一电极11；金属层37将边侧二极管16的N+接触区39(阴极)与中部二极管14的P+扩区38(阳极)接通，构成第二电极12，最后对器件进行打线封装，形成两端器件51。
以下对各区域的掺杂浓度及结深/厚度进行具体说明：
考虑到不同工作电压要求不同，P-衬底21的喷掺杂浓度应该不大于1×1019atoms/cm3，而对于5V工作电压来说，P+埋层31的硼掺杂浓度不能小于1×1019atoms/cm3，浓度范围优选在1×1019atoms/cm3到2×1021atoms/cm3之间，TVS二极管17的雪崩击穿电压(或齐纳击穿电压)可以通过调整P+埋层31的掺杂浓度来改变，这样可以形成不同电压要求的TVS二极管。
N+埋层32的磷浓度不能小于1.5×1019atoms/cm3，浓度范围优选在1.5×1019atoms/cm3和2×1021atoms/cm3之间。
N-外延层22的厚度不小于5μm，磷掺杂浓度不大于1×1015atoms/cm3，掺杂浓度范围优选在2×1014atoms/cm3到2×1015atoms/cm3之间。
P+上墙34及P+下墙的硼掺杂浓度优选在5×1014atoms/cm2到1×1015atoms/cm2之间，注入能量100KeV，注入剂量7e14～6e15，退火温度在1150～1200℃之间，通过退火将P+上墙34与P+下墙33连在一起。P+上墙墙34和P+下墙33共同将外延层分成了中部区域A和边侧区域B、C。
在N-外延层22的中部区域A上方的P+扩区35、38，掺杂浓度范围在6×1018atoms/cm3～2×1019atoms/cm3，结深2.0μm；在边侧区域B、C上方的N+接触区36、39，掺杂浓度范围优选在1×1019atoms/cm3～2×1021atoms/cm3，结深2.0μm。
本实施例的低电容双向ESD器件在制作过程中各层掺杂浓度的最小值和最大值均列于表1中，在制作完成后测得的中部区域A及边侧区域B、C的掺杂浓度分布如图6、图7所示。由于当上层掺杂层将下层掺杂层覆盖后会使下层掺杂层的掺杂浓度下降，因此表1中各层的掺杂浓度均略高于图6、7中所示的实测掺杂浓度。其典型电容值只有0.3pF，能够很好地应用于手机、3G设备等高速数据接口上。
表1各层掺杂浓度范围
  层   最小浓度(atoms/cm3)   最大浓度(atoms/cm3)
  P+埋层区   1×1018   2×1019
  N+埋层区   1.5×1019   1×1021
  P+下墙/P+上墙   2×1015   1×1019
  N-外延层   2×1014   1×1015
  N+接触区   1×1019   2×1021
  P+扩区   6×1018   2×1019
实施例2
请参阅图9为实施例2三端器件的电路图所示，其他结构与实施例1均相同，只是在该低电容TVS器件是一个三端器件52，由于双向对称，第一电极11和第二电极12均可作为器件的输入或输出端，接地电极18为接地端。

Claims (10)

1.一种低电容双向ESD保护器件，由低电容二极管和低压TVS管串联构成，其特征在于：包括四个导向二级管和一个TVS管，四个导向二级管分布在TVS管的中部和侧边，其中，
TVS管(17)的阳极与分布在两侧的二个边侧二极管(15、16)的阳极连接，TVS管(17)的阴极与设在中部的二个中部二极管的阴极相连，两个中部二极管(13、14)的阳极又分别与其相邻的边侧二极管(15、16)的阴极相连，形成回路。
2.根据权利要求1所述的低电容双向ESD保护器件，其特征在于：
所述的TVS管(17)为反向导向，自上而下依次由N+埋层区(32)、P+埋层区(31)和P-衬底(21)构成，N+埋层区(32)覆盖整个P+埋层区(31)，整个TVS管(17)的结构在P-衬底(21)上完成；
二个设在ESD保护器件中部区域(A)的中部二极管(13、14)为正向导向，中部二极管(13、14)自上而下由P+扩区(35、38)和共用的N-外延层(22)构成，N-外延层(22)与TVS管(17)的N+埋层区(32)相连；
另二个设在ESD保护器件的边侧区域(B或C)的边侧二极管(15、16)为反向导向，自上而下由N+接触区(36、39)和共用的N-外延层(22)构成；
四个二极管分为左右两组，中部区域(A)正向导向的二极管(13)的P+扩区(35)与相邻边侧的反向导向的二极管(15)的N+接触区(36)通过金属层(40)相连，构成第一电极(11)；另一中部区域(A)正向导向的二极管(14)的P+扩区(38)与另一相邻边侧的反向导向的二极管(16)的N+接触区(39)通过金属层(37)相连，构成第二电极(12)；
向第一电极(11)施加的电流依次经过正向导向的中部二极管(13)、反向导向的TVS管(17)和一反向导向的边侧二极管(16)，到达第二电极(12)；向第二电极(12)施加的电流依次经过另一正向导向的中部二极管(14)、反向导向的TVS管(17)和另一反向导向的边侧二极管(15)，到达第一电极(11)；
在所述两个边侧二极管(15、16)与两个中部二极管(13、14)之间均设有垂直的P+上墙(34)，在边侧二极管(15、16)的N-外延层(22)与TVS管(17)的P-衬底(21)之间设有水平的P+下墙(33)，且P+上墙(34)与P+下墙(33)对通相接。
3.根据权利要求2所述的低电容双向ESD保护器件，其特征在于：所述TVS管(17)的P-衬底(21)背面设有多层金属，构成接地电极(18)。
4.针对权利要求1至3之一所述的低电容双向ESD保护器件的制备方法，其特征在于包括下述步骤：
第一步：在P-衬底(21)中部掺杂硼元素制作P+埋层区(31)，又在P+埋层区(31)的窗口上掺杂磷元素制作N+埋层区(32)并覆盖整个P+埋层区(31)，制成TVS管(17)；
第二步：在TVS管(17)的P-衬底(21)周围掺杂硼元素制作环形的P+下墙(33)，再在TVS管(17)整体的上方生长一层N-外延层(22)，然后在P+下墙(33)正上方的位置，在N-外延层(22)中掺杂硼元素制作P+环形上墙(34)，通过高温退火将P+上墙(34)与P+下墙(33)连在一起，将N-外延层(22)分割成中部区域(A)和左右边侧区域(B、C)三个部分；
第三步：在N-外延层(22)的中部区域A上方掺杂硼元素制作P+扩区(35、38)，在左右边侧区域B、C上方分别掺杂磷元素制作N+接触区(36、39)，与共同N-外延层(22)构成四个导向二级管；
第四步：在器件表面沉积一层金属层，通过光刻将金属层分成两部分，金属层(40)将边侧二极管(15)的N+接触区(36)与中部二极管(13)的P+扩区(35)接通，构成第一电极(11)；金属层(37)将边侧二极管(16)的N+接触区(39)与中部二极管(14)的P+扩区(38)接通，构成第二电极(12)，封装后制成双端的双向ESD保护器件。
5.根据权利要求4所述的低电容双向ESD保护器件，其特征在于：第一步中，P-衬底(21)的硼元素掺杂浓度不大于1×1019atoms/cm3，P+埋层区(31)的硼元素掺杂浓度至少1×1018atoms/cm3；N+埋层区(32)的磷元素掺杂浓度至少1.5×1019atoms/cm3。
6.根据权利要求5所述的低电容双向ESD保护器件，其特征在于：P+埋层区(31)的硼元素掺杂浓度为1×1018atoms/cm3～2×1019atoms/cm3；N+埋层区(32)的磷元素掺杂浓度为1.5×1019atoms/cm3～2×1021atoms/cm3。
7.根据权利要求4所述的低电容双向ESD保护器件，其特征在于：第二步中，所述的P+上墙(34)及P+下墙(33)的硼元素掺杂浓度2×1015atoms/cm3～1×1019atoms/cm3。
8.根据权利要求7所述的低电容双向ESD保护器件的制备方法，其特征在于：第二步中，将P+上墙(34)与P+下墙(33)连在一起的退火温度为1150～1200℃。
9.根据权利要求4所述的低电容双向ESD保护器件，其特征在于：第三步中，共用的N-外延层(22)的磷元素掺杂浓度不大于1×1015atoms/cm3，结深不小于5μm；P+扩区(35、38)的硼元素掺杂浓度为6×1018atoms/cm3～2×1019atoms/cm3，结深1.5～3μm，N+接触区(36、39)的磷元素掺杂浓度为1×1019atoms/cm3～2×1021atoms/cm3，结深1.5～3μm。
10.根据权利要求4所述的低电容双向ESD保护器件的制备方法，其特征在于：在第四步制成第一电极及第二电极之后，将P-衬底(21)的厚度减薄至100μm～150μm，在P-衬底(21)的背面制作多层金属，作为接地电极，封装后制成三端的双向ESD保护器件。
CN200910198635A 2009-11-11 2009-11-11 低电容双向esd保护器件及其制备方法 Pending CN101714759A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910198635A CN101714759A (zh) 2009-11-11 2009-11-11 低电容双向esd保护器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910198635A CN101714759A (zh) 2009-11-11 2009-11-11 低电容双向esd保护器件及其制备方法

Publications (1)

Publication Number Publication Date
CN101714759A true CN101714759A (zh) 2010-05-26

Family

ID=42418114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910198635A Pending CN101714759A (zh) 2009-11-11 2009-11-11 低电容双向esd保护器件及其制备方法

Country Status (1)

Country Link
CN (1) CN101714759A (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290419A (zh) * 2011-08-24 2011-12-21 浙江大学 一种基于齐纳二极管的瞬态电压抑制器
CN102544112A (zh) * 2010-12-07 2012-07-04 中国振华集团永光电子有限公司 一种瞬态电压抑制二极管
CN102856323A (zh) * 2012-09-14 2013-01-02 浙江大学 一种瞬态电压抑制器及其应用
CN103248034A (zh) * 2013-05-15 2013-08-14 成都市宏山科技有限公司 可雷电防护的u盘
CN103515940A (zh) * 2012-06-18 2014-01-15 立锜科技股份有限公司 瞬时电压抑制器电路与用于其中的二极管元件及其制造方法
WO2014026349A1 (zh) * 2012-08-13 2014-02-20 深圳市华星光电技术有限公司 一种检测电路及检测方法
CN104051446A (zh) * 2014-06-25 2014-09-17 浙江美晶科技有限公司 一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法
CN105185783A (zh) * 2015-08-20 2015-12-23 北京燕东微电子有限公司 容性二极管组件及其制造方法
CN105185782A (zh) * 2015-08-20 2015-12-23 北京燕东微电子有限公司 容性二极管组件及其制造方法
CN105932069A (zh) * 2016-05-12 2016-09-07 上海芯石微电子有限公司 一种优化结构和制程的低电容低压tvs器件及其制造方法
CN106449636A (zh) * 2016-10-12 2017-02-22 矽力杰半导体技术(杭州)有限公司 Esd保护器件及其制造方法
CN110311665A (zh) * 2019-06-26 2019-10-08 上海艾为电子技术股份有限公司 模拟开关电路
CN112993962A (zh) * 2021-04-22 2021-06-18 深圳市金誉半导体股份有限公司 高频信号端口的esd保护电路及电源管理系统
CN114097157A (zh) * 2019-05-13 2022-02-25 默森美国电力股份有限公司 用于保护多条直流或交流电源线的浪涌保护装置
US11948933B2 (en) 2022-02-09 2024-04-02 Semiconductor Components Industries, Llc Semiconductor devices and methods of manufacturing semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312157A (zh) * 2007-05-24 2008-11-26 英飞凌科技股份公司 用来制造保护结构的方法
US20090045457A1 (en) * 2006-11-16 2009-02-19 Alpha & Omega Semiconductor, Ltd. Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
CN101409287A (zh) * 2007-09-21 2009-04-15 半导体元件工业有限责任公司 多沟道esd器件及其方法
CN101512685A (zh) * 2005-10-19 2009-08-19 力特保险丝有限公司 给低压线路提供过电压保护的集成电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512685A (zh) * 2005-10-19 2009-08-19 力特保险丝有限公司 给低压线路提供过电压保护的集成电路
US20090045457A1 (en) * 2006-11-16 2009-02-19 Alpha & Omega Semiconductor, Ltd. Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
CN101312157A (zh) * 2007-05-24 2008-11-26 英飞凌科技股份公司 用来制造保护结构的方法
CN101409287A (zh) * 2007-09-21 2009-04-15 半导体元件工业有限责任公司 多沟道esd器件及其方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544112A (zh) * 2010-12-07 2012-07-04 中国振华集团永光电子有限公司 一种瞬态电压抑制二极管
CN102290419A (zh) * 2011-08-24 2011-12-21 浙江大学 一种基于齐纳二极管的瞬态电压抑制器
CN102290419B (zh) * 2011-08-24 2013-02-13 浙江大学 一种基于齐纳二极管的瞬态电压抑制器
CN103515940A (zh) * 2012-06-18 2014-01-15 立锜科技股份有限公司 瞬时电压抑制器电路与用于其中的二极管元件及其制造方法
CN103515940B (zh) * 2012-06-18 2016-05-18 立锜科技股份有限公司 瞬时电压抑制器电路与用于其中的二极管元件及其制造方法
WO2014026349A1 (zh) * 2012-08-13 2014-02-20 深圳市华星光电技术有限公司 一种检测电路及检测方法
CN102856323A (zh) * 2012-09-14 2013-01-02 浙江大学 一种瞬态电压抑制器及其应用
CN103248034A (zh) * 2013-05-15 2013-08-14 成都市宏山科技有限公司 可雷电防护的u盘
CN103248034B (zh) * 2013-05-15 2015-08-12 成都市宏山科技有限公司 可雷电防护的u盘
CN104051446A (zh) * 2014-06-25 2014-09-17 浙江美晶科技有限公司 一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法
CN105185782A (zh) * 2015-08-20 2015-12-23 北京燕东微电子有限公司 容性二极管组件及其制造方法
CN105185783A (zh) * 2015-08-20 2015-12-23 北京燕东微电子有限公司 容性二极管组件及其制造方法
CN105185782B (zh) * 2015-08-20 2018-05-11 北京燕东微电子有限公司 容性二极管组件及其制造方法
CN105185783B (zh) * 2015-08-20 2018-08-24 北京燕东微电子有限公司 容性二极管组件及其制造方法
CN105932069A (zh) * 2016-05-12 2016-09-07 上海芯石微电子有限公司 一种优化结构和制程的低电容低压tvs器件及其制造方法
CN105932069B (zh) * 2016-05-12 2023-04-18 上海芯石微电子有限公司 一种优化结构和制程的低电容低压tvs器件及其制造方法
CN106449636A (zh) * 2016-10-12 2017-02-22 矽力杰半导体技术(杭州)有限公司 Esd保护器件及其制造方法
CN106449636B (zh) * 2016-10-12 2019-12-10 矽力杰半导体技术(杭州)有限公司 Esd保护器件及其制造方法
CN114097157A (zh) * 2019-05-13 2022-02-25 默森美国电力股份有限公司 用于保护多条直流或交流电源线的浪涌保护装置
CN110311665A (zh) * 2019-06-26 2019-10-08 上海艾为电子技术股份有限公司 模拟开关电路
CN110311665B (zh) * 2019-06-26 2023-06-09 上海艾为电子技术股份有限公司 模拟开关电路
CN112993962A (zh) * 2021-04-22 2021-06-18 深圳市金誉半导体股份有限公司 高频信号端口的esd保护电路及电源管理系统
US11948933B2 (en) 2022-02-09 2024-04-02 Semiconductor Components Industries, Llc Semiconductor devices and methods of manufacturing semiconductor devices

Similar Documents

Publication Publication Date Title
CN101714759A (zh) 低电容双向esd保护器件及其制备方法
CN102856319B (zh) 带有低钳位电压的低电容瞬态电压抑制器
CN101853853B (zh) 带有低电容和正向电压降以及耗尽的半导体控制整流器作为控向二极管的瞬态电压抑制器
CN101517727B (zh) 使用双极晶体管基极撷取的对称阻隔的瞬态电压抑制器
CN101425519A (zh) 制造在绝缘物上硅层中的瞬时电压抑制器
CN104576638B (zh) Esd保护器件
CN101930975B (zh) 在低电容瞬时电压抑制器(tvs)内整合控向二极管的优化配置
CN105206609B (zh) 用于cmos集成电路的紧凑保护环结构
KR20090091784A (ko) 트렌치 소자분리를 사용한 래치업 없는 버티컬 ｔｖｓ 다이오드 어레이 구조
CN106449633B (zh) 瞬态电压抑制器及其制造方法
CN102437156A (zh) 超低电容瞬态电压抑制器件及其制造方法
US20170025402A1 (en) Semiconductor esd protection circuit
CN104851919A (zh) 双向穿通半导体器件及其制造方法
CN103026489B (zh) 闸流管随机存取存储器装置及方法
CN106024894A (zh) 沟槽栅功率mosfet结构及其制造方法
CN106057781A (zh) 静电放电保护器件的制造方法
CN103165600A (zh) 一种esd保护电路
CN106158851B (zh) 一种双向超低电容瞬态电压抑制器及其制作方法
CN107919355B (zh) 超低残压低容瞬态电压抑制器及其制造方法
CN106169508A (zh) 一种双向超低电容瞬态电压抑制器及其制作方法
CN103354237B (zh) 半导体器件
CN103545365B (zh) 用于静电保护的高压nldmos结构
CN205595332U (zh) 单通道瞬态电压抑制器
CN108198810A (zh) 瞬态电压抑制器及其制造方法
CN202473924U (zh) 超低电容瞬态电压抑制器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100526