CN106449636B - Esd保护器件及其制造方法 - Google Patents

Esd保护器件及其制造方法 Download PDF

Info

Publication number
CN106449636B
CN106449636B CN201610891006.1A CN201610891006A CN106449636B CN 106449636 B CN106449636 B CN 106449636B CN 201610891006 A CN201610891006 A CN 201610891006A CN 106449636 B CN106449636 B CN 106449636B
Authority
CN
China
Prior art keywords
doped region
semiconductor layer
esd protection
protection device
epitaxial semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610891006.1A
Other languages
English (en)
Other versions
CN106449636A (zh
Inventor
姚飞
王世军
殷登平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Sili Microelectronics Technology Co., Ltd
Original Assignee
Silicon Lijie Semiconductor Technology (hangzhou) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Lijie Semiconductor Technology (hangzhou) Co Ltd filed Critical Silicon Lijie Semiconductor Technology (hangzhou) Co Ltd
Priority to CN201610891006.1A priority Critical patent/CN106449636B/zh
Publication of CN106449636A publication Critical patent/CN106449636A/zh
Priority to TW106113138A priority patent/TWI640079B/zh
Priority to US15/730,419 priority patent/US10290624B2/en
Priority to US16/372,984 priority patent/US10573636B2/en
Application granted granted Critical
Publication of CN106449636B publication Critical patent/CN106449636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种ESD保护器件，包括：半导体衬底；位于所述半导体衬底中的半导体埋层；位于所述半导体衬底上的外延半导体层，所述外延半导体层包括第一掺杂区和第二掺杂区，其中所述半导体衬底和所述第一掺杂区分别为第一掺杂类型，所述半导体埋层、所述外延半导体层和所述第二掺杂区分别为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反，所述第一掺杂区与所述外延半导体层之间形成多个界面。本发明可在不增大ESD保护器件寄生电容的情况下提高ESD保护性能和最大的电流承受能力。

Description

ESD保护器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，更具体地，涉及ESD保护器件及其制造方法。
背景技术
静电放电(ESD)是集成电路芯片与外部物体之间的电荷释放和转移现象。由于在短时间释放大量电荷，因此ESD产生的能量远高于芯片的承受能力，可能导致芯片的功能暂时失效甚至永久损坏。在芯片制造过程中，可以采用防静电手环或防静电服减小ESD的损害。在芯片制造完成之后，由于芯片的使用环境差异大，因此芯片很容易受到与外部物体之间的静电放电的影响。在芯片中设备ESD保护器件以提供静电释放路径，可以为芯片自身提供有效的保护，从而提高集成电路芯片的可靠性和使用寿命。
在现代的电子产品(例如智能手机、笔记本电脑、平板电脑和LED显示器等)中，安装在印刷电路板(PCB)上的高速数据端口，例如HDMI、USB、DVI等，广泛地采用ESD保护器件提供保护。这些ESD保护器件或者是分立器件，或者集成于芯片内部。对于高速数据端口的保护，需要ESD保护器件的保护能力较大，同时要求ESD保护器件的寄生电容非常低，例如低于0.5pF。
可以基于多种电路结构实现ESD保护器件。图1示出一种ESD保护器件的纵向剖面结构图，图2为图1示出的ESD保护器件的等效电路图。如图2所示，该ESD保护器件包括连接在电源端VCC和接地端GND之间的齐纳二极管(或雪崩二极管)DZ，还包括串联在电源端VCC和接地端GND之间的整流二极管D1和整流二极管D2，其中，整流二极管D1和整流二极管D2中间节点引出输入输出端I/O。输入输出端I/O例如是高速数据端口中的端子。对应于图2，图1中的第一掺杂区107和外延半导体层103构成图2中的整流二极管D1，第二掺杂区108、外延半导体层103以及半导体衬底101构成图2中的整流二极管D2，半导体衬底101和半导体埋层102构成图2中的齐纳二极管(或雪崩二极管)DZ。
当正的静电或浪涌发生在输入输出端I/O附近时，整流二极管D1正向导通，齐纳二极管(或雪崩二极管)DZ发生反向击穿，则，如图1所示，输入输出端I/O处的ESD电流经整流二极管D1、齐纳二极管(或雪崩二极管)DZ到接地端GND。由于电流的累积效应以及半导体外延层103的寄生电容效应，大部分的ESD电流会在第一掺杂区107正下方的半导体埋层102聚集，因此当ESD电流很大时，在ESD电流累积效应的作用下，第一掺杂区107正下方的半导体埋层102就可能会首先发生击穿，最终使得齐纳二极管(或雪崩二极管)DZ失效。图3为图1示出的ESD保护器件的俯视图，图3中的虚框区域，即第一掺杂区107正下方的半导体埋层102为齐纳二极管(或雪崩二极管)DZ有效区域109，即对ESD保护性能和抗浪涌性能起主要作用的区域。但ESD保护器件的寄生电容与第一掺杂区107的面积相关，若要增加第一掺杂区107的面积，必然导致ESD保护器件的寄生电容增大。
因此，期望在不增大第一掺杂区面积的情况下提高ESD保护性能和最大的电流承受能力。
发明内容
本发明要解决的技术问题是提供一种ESD保护器件及其制造方法，其可以解决ESD保护器件中齐纳二极管(或雪崩二极管)DZ的有效区域易于损坏，导致ESD保护器件的保护性能和抗浪涌性能不理想的问题。
为了解决上述技术问题，根据本发明的第一方面，提供一种ESD保护器件，包括：半导体衬底；位于所述半导体衬底中的半导体埋层；位于所述半导体衬底上的外延半导体层，所述外延半导体层包括第一掺杂区和第二掺杂区，其中所述半导体衬底和所述第一掺杂区分别为第一掺杂类型，所述半导体埋层、所述外延半导体层和所述第二掺杂区分别为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反，所述第一掺杂区与所述外延半导体层之间形成多个界面。
优选地，所述第一掺杂区包括分别形成在所述外延半导体层中的多个子区，所述多个子区分别与所述外延半导体层之间形成独立的界面。
优选地，所述多个子区的形状为圆形、方形、矩形中的一种。
优选地，所述第一掺杂区为在所述外延半导体中形成的环状区，所述环状区包括内表面和外表面，所述环状区的所述内表面和所述外表面分别与所述外延半导体层形成界面。
优选地，所述环状区为圆环、方环和矩形环中的一种。
优选地，还包括第一端子，所述第一掺杂区和所述第二掺杂区彼此连接至所述第一端子。
优选地，还包括穿过所述外延半导体层到达所述半导体埋层的第三掺杂区，所述第三掺杂区为第二掺杂类型。
优选地，还包括第二端子，所述第三掺杂区连接至第二端子。
优选地，还包括形成在所述外延半导体层的第一掺杂区和第二掺杂区之间的隔离层。
根据本发明的第二方面，提供一种ESD保护器件的制造方法，包括：在所述半导体衬底表面某一位置形成掺杂区，而后在所述半导体衬底表面外延生长一半导体外延层，所述半导体外延层将所述掺杂区覆盖形成半导体埋层；在所述外延半导体层中形成第一掺杂区和第二掺杂区；以及形成第一端子，所述第一掺杂区和所述第二掺杂区彼此连接至第一端子，其中所述半导体衬底和所述第一掺杂区分别为第一掺杂类型，所述半导体埋层、所述外延半导体层和所述第二掺杂区分别为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反，所述第一掺杂区与所述外延半导体层之间形成多个界面。
优选地，所述第一掺杂区包括分别形成在所述外延半导体层中的多个子区，所述多个子区分别与所述外延半导体层之间形成独立的界面。
优选地，所述多个子区的形状为圆形、方形、矩形中的一种。
优选地，所述第一掺杂区为在所述外延半导体中形成的环状区，所述环状区包括内表面和外表面，所述环状区的所述内表面和所述外表面分别与所述外延半导体层形成界面。
优选地，所述环状区为圆环、方环和矩形环中的一种。
优选地，还包括在所述外延半导体层中，形成穿过所述外延半导体层到达所述半导体埋层的第三掺杂区，所述第三掺杂区为第二掺杂类型。
优选地，还包括形成第二端子，所述第三掺杂区连接至第二端子。
优选地，还包括在所述外延半导体层的第一掺杂区和第二掺杂区之间形成隔离层。
采用本发明的技术方案后，可获得以下有益效果：
由于改变了第一掺杂区的布局方式，使得齐纳二极管(或雪崩二极管)DZ有效区域的面积增加。因此，当ESD电流很大时，齐纳二极管(或雪崩二极管)DZ的有效区域就不会在ESD电流累积效应的作用下被迅速击穿，提高了ESD保护性能和最大的电流承受能力。
附图说明
通过以下参照附图对发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出一种ESD保护器件的纵向剖面结构图。
图2为图1示出的ESD保护器件的等效电路图。
图3为图1示出的ESD保护器件的俯视图。
图4a和图4b分别示出根据本发明第一实施例的ESD保护器件的分解透视图和俯视图。
图5a和图5b分别示出根据本发明第二实施例的ESD保护器件的分解透视图和俯视图。
图6a至6d示出根据本发明第三实施例的ESD保护器件制造方法不同阶段的截面图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明实施例的细节描述中，详尽描述了一些特定的细节部分，对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程没有详细叙述。
在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。附图中的流程图、框图图示了本发明的实施例的系统、方法、装置的可能的体系框架、功能和操作，附图的方框以及方框顺序只是用来更好的图示实施例的过程和步骤，而不应以此作为对发明本身的限制。
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
在本发明的第一实施例中，提供了一种ESD保护器件，所述ESD保护器件的结构可参考图4a和图4b，图4a和图4b分别示出根据本发明第一实施例的ESD保护器件的分解透视图和俯视图。
如图4a和图4b所示，ESD保护器件包括半导体衬底101、位于半导体衬底101中的半导体埋层102、位于半导体衬底101上的外延半导体层103、位于所述外延半导体层103中的第一掺杂区107和第二掺杂区108。
在本发明第一实施例所提供的ESD保护器件中，还包括穿过所述外延半导体层103到达所述半导体埋层102的第三掺杂区105。
所述半导体衬底101和所述第一掺杂区107例如分别为P型，所述半导体埋层102、所述外延半导体层103、所述第二掺杂区108和所述第三掺杂区105例如分别为N型。
在该实施例中，所述第一掺杂区107包括分别形成在所述外延半导体层103中的多个子区，所述多个子区分别与所述外延半导体层103之间形成独立的界面，所述多个子区的形状为矩形，所述子区按列排列，形成于所述第三掺杂区105的两侧。
其中，所述界面对应为半导体界面，所述半导体界面是指半导体与其他物质相接触的面，包括半导体与金属、半导体与绝缘介质以及半导体与半导体间接触界面。在本实施例中，所述界面对应半导体与半导体间接触界面。
优选地，在本发明第一实施例所提供的ESD保护器件中，所述外延半导体层103中的第一掺杂区107和第二掺杂区108之间设置有隔离层106，所述外延半导体层103靠近所述第二掺杂区108的边缘位置设置有隔离层106，所述隔离层106例如为填充绝缘材料(例如氧化物)的沟槽或与第一掺杂区107掺杂类型相同的扩散隔离区。
在ESD保护器件中，半导体衬底101和半导体埋层102构成DZ，DZ例如为齐纳二极管或雪崩二极管，第一掺杂区107以及外延半导体层103构成整流二极管D1；第二掺杂区108、外延半导体层103以及半导体衬底101构成整流二极管D2。半导体衬底101和第一掺杂区107作为阳极，第二掺杂区108作为阴极。
所述ESD保护器件还包括第一端子，所述第一端子为输入输出端I/O，所述第一掺杂区107和所述第二掺杂区108彼此连接至输入输出端I/O，所述半导体衬底101作为接地端GND。
优选地，在本发明第一实施例所提供的ESD保护器件中，还包括第二端子，所述第二端子为电源端VCC，所述第三掺杂区105连接至电源端VCC。
当正的静电或浪涌发生在输入输出端I/O附近时，D1正向导通，DZ发生反向击穿，ESD保护器件处于导通状态，从而提供静电的放电路径。
由于高速数据传输器要求ESD保护器件的寄生电容非常低，例如低于0.5pF，而ESD保护器件的寄生电容与第一掺杂区107的面积有关，为了不增大ESD保护器件的寄生电容，本发明第一实施例所提供的ESD保护器件的第一掺杂区107的总面积与现有技术中第一掺杂区107的总面积保持一致。
本发明第一实施例所提供的ESD保护器件与现有技术相比，在保持第一掺杂区107总面积不变的条件下改变了第一掺杂区107的布局方式。由于第一掺杂区107布局方式的改变，齐纳二极管(或雪崩二极管)DZ有效区域109的面积也随之明显增大，大大提高了ESD保护器件的保护能力。
图5a和5b分别示出根据本发明第二实施例的ESD保护器件的分解透视图和俯视图。
本发明第二实施例提供的ESD保护器件与本发明第一实施例提供的ESD保护器件的不同之处在于，所述外延半导体层103中的第一掺杂区107为环状区，所述环状区的内表面和外表面分别与所述外延半导体层103形成界面，在本实施例中，所述环状区分别为圆环。所述第二掺杂区108为在所述外延半导体层103中形成的柱状结构，且所述第二掺杂区108位于所述第一掺杂区107环状内表面的内部，所述第二掺杂区108的外表面和所述第一掺杂区107的内表面之间留有间隙。
其中，所述界面对应为半导体界面，所述半导体界面是指半导体与其他物质相接触的面，包括半导体与金属、半导体与绝缘介质以及半导体与半导体间接触界面。在本实施例中，所述界面对应半导体与半导体间接触界面。
优选地，在本发明第二实施例提供的ESD保护器件中，还包括隔离区106，所述隔离区106为环状区，位于所述第二掺杂区108的外表面和所述第一掺杂区107的内表面之间。可以理解的是，所述环状区为圆环。
本发明第二实施例提供的ESD保护器件的结构的其他部分与本发明第一实施例提供的ESD保护器件相同，在此不再重复叙述。
图6a至6d示出根据本发明第三实施例的ESD保护器件制造方法不同阶段的截面图。该方法用于制造根据第一实施例的ESD保护器件。
如图6a所示，在半导体衬底101上，首先在设定的某一表面位置掺杂并扩散一层施主杂质形成N型区域，而后在其上方通过已知的沉积工艺，外延生长外延半导体层103，沉积工艺例如是选自电子束蒸发(EBM)、化学气相沉积(CVD)、原子层沉积(ALD)、溅射中的一种。外延半导体层103就将N型区域覆盖起来，隐埋在表面以下，于是就在器件结构的体内形成了N型半导体埋层102。
半导体衬底101例如是单晶硅衬底，并且掺杂成P型。外延半导体层103掺杂成N型。为了形成P型半导体层或区域，可以在半导体层和区域中掺入P型掺杂剂(例如B)。为了形成N型半导体层或区域，可以在半导体层和区域中注入N型掺杂剂(例如P、As)。通过控制离子注入的参数，例如注入能量和剂量，可以使掺杂区达到所需的深度和获得所需的掺杂浓度。
进一步地，如图6b所示，形成第三掺杂区105，所述第三掺杂区105穿过所述外延半导体层103到达所述半导体埋层102，所述第三掺杂区105例如掺杂成N型。
进一步地，如图6c所示，在外延半导体层103中分别形成第一掺杂区107和第二掺杂区108。第一掺杂区107为P型，所述第一掺杂区107对称于第三掺杂区105设置于第三掺杂区105的两侧，从外延半导体层103的表面延伸至外延半导体层103中的预定深度。第二掺杂区108为N型，所述第二掺杂区108对称于第三掺杂区105设置于第三掺杂区105的两侧，且分别位于第一掺杂区107远离第三掺杂区105的一侧，从外延半导体层103的表面延伸至外延半导体层103中的预定深度。
在本实施例中，所述第一掺杂区107包括多个子区，所述子区按列排列，对称形成于所述第三掺杂区105两侧，其中，所述子区为矩形。
优选地，在本发明第三实施例提供的ESD保护器件制造方法中，还包括在所述第一掺杂区107和第二掺杂区108之间形成隔离层106，所述隔离层106从外延半导体层103的表面延伸至半导体衬底101，进一步地，在ESD保护器件的周边形成隔离层106，所述隔离层106从外延半导体层110的表面延伸至半导体衬底101，所述隔离层106使得ESD保护器件与邻近的半导体器件隔离。所述隔离层106例如为填充绝缘材料(例如氧化物)的沟槽或与第一掺杂区107掺杂类型相同的扩散隔离区。
进一步地，如图6d所示，形成第一端子，所述第一端子为输入输出端I/O，所述第一掺杂区107和所述第二掺杂区108彼此连接至输入输出端I/O，所述半导体衬底101作为接地端GND。
优选地，在本发明第三实施例提供的ESD保护器件制造方法中，还包括第二端子，所述第二端子为电源端VCC，所述第三掺杂区105连接至电源端VCC。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (17)

1.一种ESD保护器件，其特征在于，包括：
半导体衬底；
位于所述半导体衬底中的半导体埋层；
位于所述半导体衬底上的外延半导体层，所述外延半导体层包括第一掺杂区和第二掺杂区，其中
所述半导体衬底和所述第一掺杂区分别为第一掺杂类型，所述半导体埋层、所述外延半导体层和所述第二掺杂区分别为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反，所述第一掺杂区与所述外延半导体层之间形成多个界面；
所述半导体衬底和所述半导体埋层构成稳压二极管，所述第一掺杂区以及所述外延半导体层构成一个整流二极管，所述第二掺杂区、所述外延半导体层以及所述半导体衬底构成另一整流二极管，所述半导体衬底和所述第一掺杂区作为阳极，所述第二掺杂区作为阴极。
2.根据权利要求1所述的ESD保护器件，其特征在于，所述第一掺杂区包括分别形成在所述外延半导体层中的多个子区，所述多个子区分别与所述外延半导体层之间形成独立的界面。
3.根据权利要求2所述的ESD保护器件，其特征在于，所述多个子区的形状为圆形、方形、矩形中的一种。
4.根据权利要求1所述的ESD保护器件，其特征在于，所述第一掺杂区为在所述外延半导体中形成的环状区，所述环状区包括内表面和外表面，所述环状区的所述内表面和所述外表面分别与所述外延半导体层形成界面。
5.根据权利要求4所述的ESD保护器件，其特征在于，所述环状区为圆环、方环和矩形环中的一种。
6.根据权利要求1所述的ESD保护器件，其特征在于，还包括第一端子，所述第一掺杂区和所述第二掺杂区彼此连接至所述第一端子。
7.根据权利要求1所述的ESD保护器件，其特征在于，还包括穿过所述外延半导体层到达所述半导体埋层的第三掺杂区，所述第三掺杂区为第二掺杂类型。
8.根据权利要求7所述的ESD保护器件，其特征在于，还包括第二端子，所述第三掺杂区连接至第二端子。
9.根据权利要求1所述的ESD保护器件，其特征在于，还包括形成在所述外延半导体层的第一掺杂区和第二掺杂区之间的隔离层。
10.一种ESD保护器件的制造方法，其特征在于，包括：
在半导体衬底表面某一位置形成掺杂区，而后在所述半导体衬底表面外延生长一半导体外延层，所述半导体外延层将所述掺杂区覆盖形成半导体埋层；
在所述外延半导体层中形成第一掺杂区和第二掺杂区；以及
形成第一端子，所述第一掺杂区和所述第二掺杂区彼此连接至第一端子，其中
所述半导体衬底和所述第一掺杂区分别为第一掺杂类型，所述半导体埋层、所述外延半导体层和所述第二掺杂区分别为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反，所述第一掺杂区与所述外延半导体层之间形成多个界面；
所述半导体衬底和所述半导体埋层构成稳压二极管，所述第一掺杂区以及所述外延半导体层构成一个整流二极管，所述第二掺杂区、所述外延半导体层以及所述半导体衬底构成另一整流二极管，所述半导体衬底和所述第一掺杂区作为阳极，所述第二掺杂区作为阴极。
11.根据权利要求10所述的ESD保护器件的制造方法，其特征在于，所述第一掺杂区包括分别形成在所述外延半导体层中的多个子区，所述多个子区分别与所述外延半导体层之间形成独立的界面。
12.根据权利要求11所述的ESD保护器件的制造方法，其特征在于，所述多个子区的形状为圆形、方形、矩形中的一种。
13.根据权利要求10所述的ESD保护器件的制造方法，其特征在于，所述第一掺杂区为在所述外延半导体中形成的环状区，所述环状区包括内表面和外表面，所述环状区的所述内表面和所述外表面分别与所述外延半导体层形成界面。
14.根据权利要求13所述的ESD保护器件的制造方法，其特征在于，所述环状区为圆环、方环和矩形环中的一种。
15.根据权利要求10所述的ESD保护器件的制造方法，其特征在于，还包括在所述外延半导体层中，形成穿过所述外延半导体层到达所述半导体埋层的第三掺杂区，所述第三掺杂区为第二掺杂类型。
16.根据权利要求15所述的ESD保护器件的制造方法，其特征在于，还包括形成第二端子，所述第三掺杂区连接至第二端子。
17.根据权利要求10所述的ESD保护器件的制造方法，其特征在于，还包括在所述外延半导体层的第一掺杂区和第二掺杂区之间形成隔离层。
CN201610891006.1A 2016-10-12 2016-10-12 Esd保护器件及其制造方法 Active CN106449636B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610891006.1A CN106449636B (zh) 2016-10-12 2016-10-12 Esd保护器件及其制造方法
TW106113138A TWI640079B (zh) 2016-10-12 2017-04-19 靜電放電保護元件及其製造方法
US15/730,419 US10290624B2 (en) 2016-10-12 2017-10-11 ESD protection device and method for manufacturing the same
US16/372,984 US10573636B2 (en) 2016-10-12 2019-04-02 ESD protection device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610891006.1A CN106449636B (zh) 2016-10-12 2016-10-12 Esd保护器件及其制造方法

Publications (2)

Publication Number Publication Date
CN106449636A CN106449636A (zh) 2017-02-22
CN106449636B true CN106449636B (zh) 2019-12-10

Family

ID=58174747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610891006.1A Active CN106449636B (zh) 2016-10-12 2016-10-12 Esd保护器件及其制造方法

Country Status (3)

Country Link
US (2) US10290624B2 (zh)
CN (1) CN106449636B (zh)
TW (1) TWI640079B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789332B (zh) * 2016-04-25 2019-02-26 矽力杰半导体技术(杭州)有限公司 整流器件、整流器件的制造方法及esd保护器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1062995A (zh) * 1990-12-27 1992-07-22 三星电子株式会社 一种半导体器件静电放电特性的改进方法
CN101714759A (zh) * 2009-11-11 2010-05-26 上海长园维安微电子有限公司 低电容双向esd保护器件及其制备方法
CN101771042A (zh) * 2009-12-31 2010-07-07 上海长园维安微电子有限公司 低电容电压可编程tvs器件
CN102983133A (zh) * 2012-11-28 2013-03-20 江南大学 一种双向三路径导通的高压esd保护器件
CN203659859U (zh) * 2013-12-09 2014-06-18 江南大学 一种具有高维持电流的环形vdmos结构的esd保护器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879003B1 (en) * 2004-06-18 2005-04-12 United Microelectronics Corp. Electrostatic discharge (ESD) protection MOS device and ESD circuitry thereof
JP5431637B2 (ja) * 2006-09-29 2014-03-05 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP2011066246A (ja) * 2009-09-17 2011-03-31 Seiko Instruments Inc 静電気保護用半導体装置
TWI437684B (zh) * 2010-07-26 2014-05-11 Richtek Technology Corp 具有靜電防護之功率電晶體元件與使用該功率電晶體元件之低壓差穩壓器
US8390092B2 (en) * 2010-11-12 2013-03-05 Freescale Semiconductor, Inc. Area-efficient high voltage bipolar-based ESD protection targeting narrow design windows
US10199482B2 (en) * 2010-11-29 2019-02-05 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US8698196B2 (en) * 2011-06-28 2014-04-15 Alpha And Omega Semiconductor Incorporated Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage
JP2013073992A (ja) * 2011-09-27 2013-04-22 Semiconductor Components Industries Llc 半導体装置
US9666576B2 (en) * 2014-11-13 2017-05-30 Mediatek Inc. Electrostatic discharge (ESD) protection device
CN104851919B (zh) * 2015-04-10 2017-12-19 矽力杰半导体技术(杭州)有限公司 双向穿通半导体器件及其制造方法
US10217733B2 (en) * 2015-09-15 2019-02-26 Semiconductor Components Industries, Llc Fast SCR structure for ESD protection
CN105789332B (zh) 2016-04-25 2019-02-26 矽力杰半导体技术(杭州)有限公司 整流器件、整流器件的制造方法及esd保护器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1062995A (zh) * 1990-12-27 1992-07-22 三星电子株式会社 一种半导体器件静电放电特性的改进方法
CN101714759A (zh) * 2009-11-11 2010-05-26 上海长园维安微电子有限公司 低电容双向esd保护器件及其制备方法
CN101771042A (zh) * 2009-12-31 2010-07-07 上海长园维安微电子有限公司 低电容电压可编程tvs器件
CN102983133A (zh) * 2012-11-28 2013-03-20 江南大学 一种双向三路径导通的高压esd保护器件
CN203659859U (zh) * 2013-12-09 2014-06-18 江南大学 一种具有高维持电流的环形vdmos结构的esd保护器件

Also Published As

Publication number Publication date
US20180102355A1 (en) 2018-04-12
US20190229108A1 (en) 2019-07-25
US10573636B2 (en) 2020-02-25
CN106449636A (zh) 2017-02-22
TW201814878A (zh) 2018-04-16
TWI640079B (zh) 2018-11-01
US10290624B2 (en) 2019-05-14

Similar Documents

Publication Publication Date Title
US10128227B2 (en) ESD protection device and method for manufacturing the same
US8835977B2 (en) TVS with low capacitance and forward voltage drop with depleted SCR as steering diode
US20200243504A1 (en) Rectification device having a forward pn junction and a reverse schottky barrier formed in an epitaxial semiconductor layer formed over a semiconductor substrate
CN107017247B (zh) 具有低击穿电压的瞬态电压抑制器
US9257421B2 (en) Transient voltage suppression device and manufacturing method thereof
US11152351B2 (en) High surge transient voltage suppressor
US20100244090A1 (en) TVS with low capacitance & Forward voltage drop with depleted SCR as steering diode
US10692851B2 (en) High surge bi-directional transient voltage suppressor
CN104851919B (zh) 双向穿通半导体器件及其制造方法
CN105261616A (zh) 瞬态电压抑制器及其制造方法
US20090267154A1 (en) Mos comprising substrate potential elevating circuitry for esd protection
CN106057781B (zh) 静电放电保护器件的制造方法
US10672758B2 (en) Electrostatic discharge protection structure, method for manufacturing an electrostatic discharge protection structure, and vertical thyristor structure
US9385242B2 (en) Semiconductor diode assembly
US8841696B2 (en) High-trigger current SCR
CN106449636B (zh) Esd保护器件及其制造方法
CN110867482A (zh) 一种用于ic芯片的esd保护器件及电子装置
CN104733544A (zh) Tvs器件及工艺方法
US7755102B2 (en) High breakdown voltage diode and method of forming same
US20150097269A1 (en) Transient voltage suppression device and manufacturing method thereof
US9748221B2 (en) Electrostatic discharge protection device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200306

Address after: 210042 302, Xuanwu Road, 7, Xuanwu Road, Xuanwu District, Nanjing, Jiangsu, China, 7

Patentee after: Silergy Semiconductor Technology (Hangzhou) Ltd.

Address before: 310012 Wensanlu Road, Hangzhou Province, No. 90 East Software Park, science and technology building A1501

Patentee before: Silergy Semiconductor Technology (Hangzhou) Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 210042 302, Xuanwu Road, 7, Xuanwu Road, Xuanwu District, Nanjing, Jiangsu, China, 7

Patentee after: Nanjing Sili Microelectronics Technology Co., Ltd

Address before: 210042 302, Xuanwu Road, 7, Xuanwu Road, Xuanwu District, Nanjing, Jiangsu, China, 7

Patentee before: Silergy Semiconductor Technology (Hangzhou) Ltd.