TW201814878A - 靜電放電保護元件及其製造方法 - Google Patents

靜電放電保護元件及其製造方法 Download PDF

Info

Publication number
TW201814878A
TW201814878A TW106113138A TW106113138A TW201814878A TW 201814878 A TW201814878 A TW 201814878A TW 106113138 A TW106113138 A TW 106113138A TW 106113138 A TW106113138 A TW 106113138A TW 201814878 A TW201814878 A TW 201814878A
Authority
TW
Taiwan
Prior art keywords
doped region
semiconductor layer
esd protection
epitaxial semiconductor
protection element
Prior art date
Application number
TW106113138A
Other languages
English (en)
Other versions
TWI640079B (zh
Inventor
姚飛
王世軍
殷登平
Original Assignee
矽力杰半導體技術（杭州）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽力杰半導體技術（杭州）有限公司 filed Critical 矽力杰半導體技術（杭州）有限公司
Publication of TW201814878A publication Critical patent/TW201814878A/zh
Application granted granted Critical
Publication of TWI640079B publication Critical patent/TWI640079B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明公開了一種ESD保護元件，包括：半導體基底；位於所述半導體基底中的半導體埋層；位於所述半導體基底上的外延半導體層，所述外延半導體層包括第一摻雜區和第二摻雜區；其中，所述半導體基底和所述第一摻雜區分別為第一摻雜類型，所述半導體埋層、所述外延半導體層和所述第二摻雜區分別為第二摻雜類型，所述第一摻雜類型與所述第二摻雜類型相反，所述第一摻雜區與所述外延半導體層之間形成多個介面。本發明可在不增大ESD保護元件寄生電容的情況下提高ESD保護性能和最大的電流承受能力。

Description

靜電放電保護元件及其製造方法
本發明涉及半導體元件及其製造方法，更具體地，涉及ESD保護元件及其製造方法。
靜電放電(ESD)是積體電路晶片與外部物體之間的電荷釋放和轉移現象。由於在短時間釋放大量電荷，因此ESD產生的能量遠高於晶片的承受能力，可能導致晶片的功能暫時失效甚至永久損壞。在晶片製造過程中，可以採用防靜電手環或防靜電服減小ESD的損害。在晶片製造完成之後，由於晶片的使用環境差異大，因此晶片很容易受到與外部物體之間的靜電放電的影響。在晶片中設備ESD保護元件以提供靜電釋放路徑，可以為晶片自身提供有效的保護，從而提高積體電路晶片的可靠性和使用壽命。
在現代的電子產品(例如智慧手機、筆記型電腦、平板電腦和LED顯示器等)中，安裝在印刷電路板(PCB)上的高速資料埠，例如HDMI、USB、DVI等，廣泛地採用ESD保護元件提供保護。這些ESD保護元件或者是分 立元件，或者集成於晶片內部。對於高速資料埠的保護，需要ESD保護元件的保護能力較大，同時要求ESD保護元件的寄生電容非常低，例如低於0.5pF。
可以基於多種電路結構實現ESD保護元件。圖1示出一種ESD保護元件的縱向剖面結構圖，圖2為圖1示出的ESD保護元件的等效電路圖。如圖2所示，該ESD保護元件包括連接在電源端VCC和接地端GND之間的齊納二極體(或雪崩二極體)DZ，還包括串聯在電源端VCC和接地端GND之間的整流二極體D1和整流二極體D2，其中，整流二極體D1和整流二極體D2中間節點引出輸入輸出端I/O。輸入輸出端I/O例如是高速資料埠中的端子。對應於圖2，圖1中的第一摻雜區107和外延半導體層103構成圖2中的整流二極體D1，第二摻雜區108、外延半導體層103以及半導體基底101構成圖2中的整流二極體D2，半導體基底101和半導體埋層102構成圖2中的齊納二極體(或雪崩二極體)DZ。
當正的靜電或突波發生在輸入輸出端I/O附近時，整流二極體D1正向導通，齊納二極體(或雪崩二極體)DZ發生反向擊穿，則，如圖1所示，輸入輸出端I/O處的ESD電流經整流二極體D1、齊納二極體(或雪崩二極體)DZ到接地端GND。由於電流的累積效應以及半導體外延層103的寄生電容效應，大部分的ESD電流會在第一摻雜區107正下方的半導體埋層102聚集，因此當ESD電流很大時，在ESD電流累積效應的作用下，第一摻雜 區107正下方的半導體埋層102就可能會首先發生擊穿，最終使得齊納二極體(或雪崩二極體)DZ失效。圖3為圖1示出的ESD保護元件的俯視圖，圖3中的虛框區域，即第一摻雜區107正下方的半導體埋層102為齊納二極體(或雪崩二極體)DZ有效區域109，即對ESD保護性能和抗突波性能起主要作用的區域。但ESD保護元件的寄生電容與第一摻雜區107的面積相關，若要增加第一摻雜區107的面積，必然導致ESD保護元件的寄生電容增大。
因此，期望在不增大第一摻雜區面積的情況下提高ESD保護性能和最大的電流承受能力。
本發明要解決的技術問題是提供一種ESD保護元件及其製造方法，其可以解決ESD保護元件中齊納二極體(或雪崩二極體)DZ的有效區域易於損壞，導致ESD保護元件的保護性能和抗突波性能不理想的問題。
為了解決上述技術問題，根據本發明的第一方面，提供一種ESD保護元件，包括：半導體基底；位於所述半導體基底中的半導體埋層；位於所述半導體基底上的外延半導體層，所述外延半導體層包括第一摻雜區和第二摻雜區；其中，所述半導體基底和所述第一摻雜區分別為第一摻雜類型，所述半導體埋層、所述外延半導體層和所述第二摻雜區分別為第二摻雜類型，所述第一摻雜類型與所 述第二摻雜類型相反，所述第一摻雜區與所述外延半導體層之間形成多個介面。
較佳地，所述第一摻雜區包括分別形成在所述外延半導體層中的多個子區，所述多個子區分別與所述外延半導體層之間形成獨立的介面。
較佳地，所述多個子區的形狀為圓形、方形、矩形中的一種。
較佳地，所述第一摻雜區為在所述外延半導體中形成的環狀區，所述環狀區包括內表面和外表面，所述環狀區的所述內表面和所述外表面分別與所述外延半導體層形成介面。
較佳地，所述環狀區為圓環、方環和矩形環中的一種。
較佳地，還包括第一端子，所述第一摻雜區和所述第二摻雜區彼此連接至所述第一端子。
較佳地，還包括穿過所述外延半導體層到達所述半導體埋層的第三摻雜區，所述第三摻雜區為第二摻雜類型。
較佳地，還包括第二端子，所述第三摻雜區連接至第二端子。
較佳地，還包括形成在所述外延半導體層的第一摻雜區和第二摻雜區之間的隔離層。
根據本發明的第二方面，提供一種ESD保護元件的製造方法，包括：在所述半導體基底表面某一位置形成摻雜區，而後在所述半導體基底表面外延生長一半導體外延 層，所述半導體外延層將所述摻雜區覆蓋形成半導體埋層；在所述外延半導體層中形成第一摻雜區和第二摻雜區；以及形成第一端子，所述第一摻雜區和所述第二摻雜區彼此連接至第一端子。其中，所述半導體基底和所述第一摻雜區分別為第一摻雜類型，所述半導體埋層、所述外延半導體層和所述第二摻雜區分別為第二摻雜類型，所述第一摻雜類型與所述第二摻雜類型相反，所述第一摻雜區與所述外延半導體層之間形成多個介面。
較佳地，所述第一摻雜區包括分別形成在所述外延半導體層中的多個子區，所述多個子區分別與所述外延半導體層之間形成獨立的介面。
較佳地，所述多個子區的形狀為圓形、方形、矩形中的一種。
較佳地，所述第一摻雜區為在所述外延半導體中形成的環狀區，所述環狀區包括內表面和外表面，所述環狀區的所述內表面和所述外表面分別與所述外延半導體層形成介面。
較佳地，所述環狀區為圓環、方環和矩形環中的一種。
較佳地，還包括在所述外延半導體層中，形成穿過所述外延半導體層到達所述半導體埋層的第三摻雜區，所述第三摻雜區為第二摻雜類型。
較佳地，還包括形成第二端子，所述第三摻雜區連接至第二端子。
較佳地，還包括在所述外延半導體層的第一摻雜區和第二摻雜區之間形成隔離層。
採用本發明的技術方案後，可獲得以下有益效果：由於改變了第一摻雜區的佈局方式，使得齊納二極體(或雪崩二極體)DZ有效區域的面積增加。因此，當ESD電流很大時，齊納二極體(或雪崩二極體)DZ的有效區域就不會在ESD電流累積效應的作用下被迅速擊穿，提高了ESD保護性能和最大的電流承受能力。
101‧‧‧半導體基底
102‧‧‧半導體埋層
103‧‧‧外延半導體層
105‧‧‧第三摻雜區
106‧‧‧隔離層
107‧‧‧第一摻雜區
108‧‧‧第二摻雜區
109‧‧‧有效區域
通過以下參照附圖對發明實施例的描述，本發明的上述以及其他目的、特徵和優點將更為清楚，在附圖中：圖1示出一種ESD保護元件的縱向剖面結構圖。
圖2為圖1示出的ESD保護元件的等效電路圖。
圖3為圖1示出的ESD保護元件的俯視圖。
圖4a和圖4b分別示出根據本發明第一實施例的ESD保護元件的分解透視圖和俯視圖。
圖5a和圖5b分別示出根據本發明第二實施例的ESD保護元件的分解透視圖和俯視圖。
圖6a至6d示出根據本發明第三實施例的ESD保護元件製造方法不同階段的截面圖。
以下基於實施例對本發明進行描述，但是本發明並不 僅僅限於這些實施例。在下文對本發明實施例的細節描述中，詳盡描述了一些特定的細節部分，對本領域技術人員來說沒有這些細節部分的描述也可以完全理解本發明。為了避免混淆本發明的實質，公知的方法、過程、流程沒有詳細敘述。
在各個附圖中，相同的元件採用類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪製。此外，在圖中可能未示出某些公知的部分。附圖中的流程圖、框圖圖示了本發明的實施例的系統、方法、裝置的可能的體系框架、功能和操作，附圖的方框以及方框順序只是用來更好的圖示實施例的過程和步驟，而不應以此作為對發明本身的限制。
以下將參照附圖更詳細地描述本發明。在各個附圖中，相同的元件採用類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪製。此外，可能未示出某些公知的部分。為了簡明起見，可以在一幅圖中描述經過數個步驟後獲得的半導體結構。
應當理解，在描述元件的結構時，當將一層、一個區域稱為位於另一層、另一個區域“上面”或“上方”時，可以指直接位於另一層、另一個區域上面，或者在其與另一層、另一個區域之間還包含其它的層或區域。並且，如果將元件翻轉，該一層、一個區域將位於另一層、另一個區域“下面”或“下方”。
如果為了描述直接位於另一層、另一個區域上面的情 形，本文將採用“A直接在B上面”或“A在B上面並與之鄰接”的表述方式。在本申請中，“A直接位於B中”表示A位於B中，並且A與B直接鄰接，而非A位於B中形成的摻雜區中。
在本申請中，術語“半導體結構”指在製造半導體元件的各個步驟中形成的整個半導體結構的統稱，包括已經形成的所有層或區域。
在下文中描述了本發明的許多特定的細節，例如元件的結構、材料、尺寸、處理工藝和技術，以便更清楚地理解本發明。但正如本領域的技術人員能夠理解的那樣，可以不按照這些特定的細節來實現本發明。
在本發明的第一實施例中，提供了一種ESD保護元件，所述ESD保護元件的結構可參考圖4a和圖4b，圖4a和圖4b分別示出根據本發明第一實施例的ESD保護元件的分解透視圖和俯視圖。
如圖4a和圖4b所示，ESD保護元件包括半導體基底101、位於半導體基底101中的半導體埋層102、位於半導體基底101上的外延半導體層103、位於所述外延半導體層103中的第一摻雜區107和第二摻雜區108。
在本發明第一實施例所提供的ESD保護元件中，還包括穿過所述外延半導體層103到達所述半導體埋層102的第三摻雜區105。
所述半導體基底101和所述第一摻雜區107例如分別為P型，所述半導體埋層102、所述外延半導體層103、 所述第二摻雜區108和所述第三摻雜區105例如分別為N型。
在該實施例中，所述第一摻雜區107包括分別形成在所述外延半導體層103中的多個子區，所述多個子區分別與所述外延半導體層103之間形成獨立的介面，所述多個子區的形狀為矩形，所述子區按列排列，形成於所述第三摻雜區105的兩側。
其中，所述介面對應為半導體介面，所述半導體介面是指半導體與其他物質相接觸的面，包括半導體與金屬、半導體與絕緣介質以及半導體與半導體間接觸介面。在本實施例中，所述介面對應半導體與半導體間接觸介面。
較佳地，在本發明第一實施例所提供的ESD保護元件中，所述外延半導體層103中的第一摻雜區107和第二摻雜區108之間設置有隔離層106，所述外延半導體層103靠近所述第二摻雜區108的邊緣位置設置有隔離層106，所述隔離層106例如為填充絕緣材料(例如氧化物)的溝槽或與第一摻雜區107摻雜類型相同的擴散隔離區。
在ESD保護元件中，半導體基底101和半導體埋層102構成DZ，DZ例如為齊納二極體或雪崩二極體，第一摻雜區107以及外延半導體層103構成整流二極體D1；第二摻雜區108、外延半導體層103以及半導體基底101構成整流二極體D2。半導體基底101和第一摻雜區107作為陽極，第二摻雜區108作為陰極。所述ESD保護元 件還包括第一端子，所述第一端子為輸入輸出端I/O，所述第一摻雜區107和所述第二摻雜區108彼此連接至輸入輸出端I/O，所述半導體基底101作為接地端GND。
較佳地，在本發明第一實施例所提供的ESD保護元件中，還包括第二端子，所述第二端子為電源端VCC，所述第三摻雜區105連接至電源端VCC。
當正的靜電或突波發生在輸入輸出端I/O附近時，D1正向導通，DZ發生反向擊穿，ESD保護元件處於導通狀態，從而提供靜電的放電路徑。
由於高速資料傳輸器要求ESD保護元件的寄生電容非常低，例如低於0.5pF，而ESD保護元件的寄生電容與第一摻雜區107的面積有關，為了不增大ESD保護元件的寄生電容，本發明第一實施例所提供的ESD保護元件的第一摻雜區107的總面積與現有技術中第一摻雜區107的總面積保持一致。
本發明第一實施例所提供的ESD保護元件與現有技術相比，在保持第一摻雜區107總面積不變的條件下改變了第一摻雜區107的佈局方式。由於第一摻雜區107佈局方式的改變，齊納二極體(或雪崩二極體)DZ有效區域109的面積也隨之明顯增大，大大提高了ESD保護元件的保護能力。
圖5a和5b分別示出根據本發明第二實施例的ESD保護元件的分解透視圖和俯視圖。
本發明第二實施例提供的ESD保護元件與本發明第 一實施例提供的ESD保護元件的不同之處在於，所述外延半導體層103中的第一摻雜區107為環狀區，所述環狀區的內表面和外表面分別與所述外延半導體層103形成介面，在本實施例中，所述環狀區分別為圓環。所述第二摻雜區108為在所述外延半導體層103中形成的柱狀結構，且所述第二摻雜區108位於所述第一摻雜區107環狀內表面的內部，所述第二摻雜區108的外表面和所述第一摻雜區107的內表面之間留有間隙。
其中，所述介面對應為半導體介面，所述半導體介面是指半導體與其他物質相接觸的面，包括半導體與金屬、半導體與絕緣介質以及半導體與半導體間接觸介面。在本實施例中，所述介面對應半導體與半導體間接觸介面。
較佳地，在本發明第二實施例提供的ESD保護元件中，還包括隔離區106，所述隔離區106為環狀區，位於所述第二摻雜區108的外表面和所述第一摻雜區107的內表面之間。可以理解的是，所述環狀區為圓環。
本發明第二實施例提供的ESD保護元件的結構的其他部分與本發明第一實施例提供的ESD保護元件相同，在此不再重複敘述。
圖6a至6d示出根據本發明第三實施例的ESD保護元件製造方法不同階段的截面圖。該方法用於製造根據第一實施例的ESD保護元件。
如圖6a所示，在半導體基底101上，首先在設定的某一表面位置摻雜並擴散一層施主雜質形成N型區域，而 後在其上方通過已知的沉積工藝，外延生長外延半導體層103，沉積工藝例如是選自電子束蒸發(EBM)、化學氣相沉積(CVD)、原子層沉積(ALD)、濺射中的一種。外延半導體層103就將N型區域覆蓋起來，隱埋在表面以下，於是就在元件結構的體內形成了N型半導體埋層102。
半導體基底101例如是單晶矽基底，並且摻雜成P型。外延半導體層103摻雜成N型。為了形成P型半導體層或區域，可以在半導體層和區域中摻入P型摻雜劑(例如B)。為了形成N型半導體層或區域，可以在半導體層和區域中注入N型摻雜劑(例如P、As)。透過控制離子注入的參數，例如注入能量和劑量，可以使摻雜區達到所需的深度和獲得所需的摻雜濃度。
進一步地，如圖6b所示，形成第三摻雜區105，所述第三摻雜區105穿過所述外延半導體層103到達所述半導體埋層102，所述第三摻雜區105例如摻雜成N型。
進一步地，如圖6c所示，在外延半導體層103中分別形成第一摻雜區107和第二摻雜區108。第一摻雜區107為P型，所述第一摻雜區107對稱於第三摻雜區105設置於第三摻雜區105的兩側，從外延半導體層103的表面延伸至外延半導體層103中的預定深度。第二摻雜區108為N型，所述第二摻雜區108對稱於第三摻雜區105設置於第三摻雜區105的兩側，且分別位於第一摻雜區107遠離第三摻雜區105的一側，從外延半導體層103的 表面延伸至外延半導體層103中的預定深度。
在本實施例中，所述第一摻雜區107包括多個子區，所述子區按列排列，對稱形成於所述第三摻雜區105兩側，其中，所述子區為矩形。
較佳地，在本發明第三實施例提供的ESD保護元件製造方法中，還包括在所述第一摻雜區107和第二摻雜區108之間形成隔離層106，所述隔離層106從外延半導體層103的表面延伸至半導體基底101，進一步地，在ESD保護元件的周邊形成隔離層106，所述隔離層106從外延半導體層110的表面延伸至半導體基底101，所述隔離層106使得ESD保護元件與鄰近的半導體元件隔離。所述隔離層106例如為填充絕緣材料(例如氧化物)的溝槽或與第一摻雜區107摻雜類型相同的擴散隔離區。
進一步地，如圖6d所示，形成第一端子，所述第一端子為輸入輸出端I/O，所述第一摻雜區107和所述第二摻雜區108彼此連接至輸入輸出端I/O，所述半導體基底101作為接地端GND。
較佳地，在本發明第三實施例提供的ESD保護元件製造方法中，還包括第二端子，所述第二端子為電源端VCC，所述第三摻雜區105連接至電源端VCC。
應當說明的是，在本文中，諸如第一和第二等之類的關係術語僅僅用來將一個實體或者操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關係或者順序。而且，術語“包括”、 “包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個......”限定的要素，並不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。
依照本發明的實施例如上文所述，這些實施例並沒有詳盡敘述所有的細節，也不限制該發明僅為所述的具體實施例。顯然，根據以上描述，可作很多的修改和變化。本說明書選取並具體描述這些實施例，是為了更好地解釋本發明的原理和實際應用，從而使所屬技術領域技術人員能很好地利用本發明以及在本發明基礎上的修改使用。本發明僅受申請專利範圍及其全部範圍和等效物的限制。

Claims (17)

  1. 一種ESD保護元件，其特徵在於，包括：半導體基底；位於該半導體基底中的半導體埋層；位於該半導體基底上的外延半導體層，該外延半導體層包括第一摻雜區和第二摻雜區；其中，該半導體基底和該第一摻雜區分別為第一摻雜類型，該半導體埋層、該外延半導體層和該第二摻雜區分別為第二摻雜類型，該第一摻雜類型與該第二摻雜類型相反，該第一摻雜區與該外延半導體層之間形成多個介面。
  2. 根據申請專利範圍第1項所述的ESD保護元件，其中，該第一摻雜區包括分別形成在該外延半導體層中的多個子區，該多個子區分別與該外延半導體層之間形成獨立的介面。
  3. 根據申請專利範圍第2項所述的ESD保護元件，其中，該多個子區的形狀為圓形、方形、矩形中的一種。
  4. 根據申請專利範圍第1項所述的ESD保護元件，其中，該第一摻雜區為在該外延半導體中形成的環狀區，該環狀區包括內表面和外表面，該環狀區的該內表面和該外表面分別與該外延半導體層形成介面。
  5. 根據申請專利範圍第4項所述的ESD保護元件，其中，該環狀區為圓環、方環和矩形環中的一種。
  6. 根據申請專利範圍第1項所述的ESD保護元件，其中，還包括第一端子，該第一摻雜區和該第二摻雜區彼此 連接至該第一端子。
  7. 根據申請專利範圍第1項所述的ESD保護元件，其中，還包括穿過該外延半導體層到達該半導體埋層的第三摻雜區，該第三摻雜區為第二摻雜類型。
  8. 根據申請專利範圍第7項所述的ESD保護元件，其中，還包括第二端子，該第三摻雜區連接至第二端子。
  9. 根據申請專利範圍第1項所述的ESD保護元件，其中，還包括形成在該外延半導體層的第一摻雜區和第二摻雜區之間的隔離層。
  10. 一種ESD保護元件的製造方法，其特徵在於，包括：在該半導體基底表面某一位置形成摻雜區，而後在該半導體基底表面外延生長一半導體外延層，該半導體外延層將該摻雜區覆蓋形成半導體埋層；在該外延半導體層中形成第一摻雜區和第二摻雜區；以及形成第一端子，該第一摻雜區和該第二摻雜區彼此連接至第一端子，其中，該半導體基底和該第一摻雜區分別為第一摻雜類型，該半導體埋層、該外延半導體層和該第二摻雜區分別為第二摻雜類型，該第一摻雜類型與該第二摻雜類型相反，該第一摻雜區與該外延半導體層之間形成多個介面。
  11. 根據申請專利範圍第10項所述的ESD保護元件的製造方法，其中，該第一摻雜區包括分別形成在該外延半 導體層中的多個子區，該多個子區分別與該外延半導體層之間形成獨立的介面。
  12. 根據申請專利範圍第11項所述的ESD保護元件的製造方法，其中，該多個子區的形狀為圓形、方形、矩形中的一種。
  13. 根據申請專利範圍第10項所述的ESD保護元件的製造方法，其中，該第一摻雜區為在該外延半導體中形成的環狀區，該環狀區包括內表面和外表面，該環狀區的所述內表面和該外表面分別與該外延半導體層形成介面。
  14. 根據申請專利範圍第13項所述的ESD保護元件的製造方法，其中，該環狀區為圓環、方環和矩形環中的一種。
  15. 根據申請專利範圍第10項所述的ESD保護元件的製造方法，其中，還包括在該外延半導體層中，形成穿過該外延半導體層到達該半導體埋層的第三摻雜區，該第三摻雜區為第二摻雜類型。
  16. 根據申請專利範圍第15項所述的ESD保護元件的製造方法，其中，還包括形成第二端子，該第三摻雜區連接至第二端子。
  17. 根據申請專利範圍第10項所述的ESD保護元件的製造方法，其中，還包括在該外延半導體層的第一摻雜區和第二摻雜區之間形成隔離層。
TW106113138A 2016-10-12 2017-04-19 靜電放電保護元件及其製造方法 TWI640079B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??201610891006.1 2016-10-12
CN201610891006.1A CN106449636B (zh) 2016-10-12 2016-10-12 Esd保护器件及其制造方法

Publications (2)

Publication Number Publication Date
TW201814878A true TW201814878A (zh) 2018-04-16
TWI640079B TWI640079B (zh) 2018-11-01

Family

ID=58174747

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106113138A TWI640079B (zh) 2016-10-12 2017-04-19 靜電放電保護元件及其製造方法

Country Status (3)

Country Link
US (2) US10290624B2 (zh)
CN (1) CN106449636B (zh)
TW (1) TWI640079B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789332B (zh) * 2016-04-25 2019-02-26 矽力杰半导体技术(杭州)有限公司 整流器件、整流器件的制造方法及esd保护器件
CN111182277A (zh) * 2019-12-20 2020-05-19 深圳市巨潮科技股份有限公司 光纤远距离传输dvi信号的传输系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920013754A (ko) * 1990-12-27 1992-07-29 김광호 반도체 장치의 정전기 특성 개선 방법
US6879003B1 (en) * 2004-06-18 2005-04-12 United Microelectronics Corp. Electrostatic discharge (ESD) protection MOS device and ESD circuitry thereof
JP5431637B2 (ja) * 2006-09-29 2014-03-05 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP2011066246A (ja) * 2009-09-17 2011-03-31 Seiko Instruments Inc 静電気保護用半導体装置
CN101714759A (zh) * 2009-11-11 2010-05-26 上海长园维安微电子有限公司 低电容双向esd保护器件及其制备方法
CN101771042B (zh) * 2009-12-31 2014-03-05 上海长园维安微电子有限公司 低电容电压可编程tvs器件
TWI437684B (zh) * 2010-07-26 2014-05-11 Richtek Technology Corp 具有靜電防護之功率電晶體元件與使用該功率電晶體元件之低壓差穩壓器
US8390092B2 (en) * 2010-11-12 2013-03-05 Freescale Semiconductor, Inc. Area-efficient high voltage bipolar-based ESD protection targeting narrow design windows
US10199482B2 (en) * 2010-11-29 2019-02-05 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US8698196B2 (en) * 2011-06-28 2014-04-15 Alpha And Omega Semiconductor Incorporated Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage
JP2013073992A (ja) * 2011-09-27 2013-04-22 Semiconductor Components Industries Llc 半導体装置
CN102983133B (zh) * 2012-11-28 2015-02-25 江南大学 一种双向三路径导通的高压esd保护器件
CN203659859U (zh) * 2013-12-09 2014-06-18 江南大学 一种具有高维持电流的环形vdmos结构的esd保护器件
US9666576B2 (en) * 2014-11-13 2017-05-30 Mediatek Inc. Electrostatic discharge (ESD) protection device
CN104851919B (zh) * 2015-04-10 2017-12-19 矽力杰半导体技术(杭州)有限公司 双向穿通半导体器件及其制造方法
US10217733B2 (en) * 2015-09-15 2019-02-26 Semiconductor Components Industries, Llc Fast SCR structure for ESD protection
CN105789332B (zh) 2016-04-25 2019-02-26 矽力杰半导体技术(杭州)有限公司 整流器件、整流器件的制造方法及esd保护器件

Also Published As

Publication number Publication date
US20190229108A1 (en) 2019-07-25
US20180102355A1 (en) 2018-04-12
TWI640079B (zh) 2018-11-01
CN106449636A (zh) 2017-02-22
CN106449636B (zh) 2019-12-10
US10573636B2 (en) 2020-02-25
US10290624B2 (en) 2019-05-14

Similar Documents

Publication Publication Date Title
US10128227B2 (en) ESD protection device and method for manufacturing the same
US9583586B1 (en) Transient voltage suppressor (TVS) with reduced breakdown voltage
US10692851B2 (en) High surge bi-directional transient voltage suppressor
US20200243504A1 (en) Rectification device having a forward pn junction and a reverse schottky barrier formed in an epitaxial semiconductor layer formed over a semiconductor substrate
US10211199B2 (en) High surge transient voltage suppressor
CN106057781B (zh) 静电放电保护器件的制造方法
US9613946B2 (en) Low voltage triggered silicon controlled rectifier with high holding voltage and small silicon area
US9859271B2 (en) Electrostatic discharge protection circuit, ESD protection semiconductor device, and layout structure of ESD protection semiconductor device
US11056482B2 (en) Semiconductor device with electrostatic discharge protection
US9385242B2 (en) Semiconductor diode assembly
US8963202B2 (en) Electrostatic discharge protection apparatus
TWI640079B (zh) 靜電放電保護元件及其製造方法
US11929362B2 (en) Semiconductor integrated circuit device having an electrostatic discharge protection circuit and method of manufacturing the semiconductor integrated circuit device
US9871031B2 (en) Semiconductor device and an electronic apparatus
KR100928653B1 (ko) 반도체 소자 및 그 제조방법
JP2014165317A (ja) 半導体装置
CN109216342B (zh) 半导体静电防护结构
TWI655746B (zh) 二極體與二極體串電路
KR20150037156A (ko) 반도체 소자 및 그 제조 방법
KR20190058334A (ko) 비대칭 과도 전압 억제기 장치 및 형성 방법
JP2015072990A (ja) 半導体装置