CN110600468A - 一种带有超低残压降容管且具有scr特性的tvs器件及其制造方法 - Google Patents
一种带有超低残压降容管且具有scr特性的tvs器件及其制造方法 Download PDFInfo
- Publication number
- CN110600468A CN110600468A CN201910965917.8A CN201910965917A CN110600468A CN 110600468 A CN110600468 A CN 110600468A CN 201910965917 A CN201910965917 A CN 201910965917A CN 110600468 A CN110600468 A CN 110600468A
- Authority
- CN
- China
- Prior art keywords
- layer
- implantation
- tvs
- type
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000002955 isolation Methods 0.000 claims description 20
- 238000000407 epitaxy Methods 0.000 claims description 19
- 238000002513 implantation Methods 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 230000001960 triggered effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种带有超低残压降容管且具有SCR特性的TVS器件及其制造方法，由两个横向的低容导向管和具有SCR特性的TVS形成，其中低容导向管是由横向的PNPN晶闸管形成，将PNPN晶闸管的阳极和栅极短接形成正向导通二极管，该管子和PNPN管子并联，利用该正向导通二极管控制栅极电流来将PNPN晶闸管触发。这样能获得较低的动态电阻的导通特性和较大的通流能力，TVS是利用NPN和PNP闩锁特性形成的，这样能获得大回扫特性来降低TVS的残压。
Description
技术领域
本发明涉及半导体电子器件领域，具体涉及一种带有超低残压降容管且具有SCR特性的TVS器件及其制造方法。
背景技术
随着集成电路的线宽在逐渐减小，IC芯片尺寸也越来越小，最新的工艺也到了7nm，静电承受能力也越来越弱，所以电路中的静电(ESD)更容易对IC电路造成破坏，所以对保护集成电路的TVS的残压和电容性能提出了更高的要求。USB作为手机最主要的通信接口，从USB2.0到现在最新USB3.1和Type C接口，电容要求小于0.3pf，传统性能传统结构的TVS产品已不能满足客户应用要求。
带有超低残压降容管且具有SCR特性的TVS器件，主要是针对目前HMDI2.0和USB3.0/3.1等高速数据接口ESD保护。
常规的ESD器件一般由降低电容的导向管和TVS构成，常规导向管如果想要获得较低的电容，面积上会设计的比较小，但是带来的问题是整个器件的浪涌能力受导向管的限制而浪涌能力不足，若想增大浪涌能力必须增大导向管的面积，但是其电容值又会增大，无法获得浪涌能力和电容较好的平衡，本发明中的器件特点在于低容导向管是由纵向PNPN结构形成的，这样可以达到较低的电容，而且由于其晶闸管结构的特殊性，比常规的低容导向管的浪涌能力会有较大提升，SCR特性的TVS利用NPN和PNP的闩锁原理形成电压上的大回扫，实现ESD和Surge测试时超低残压的目标，其原理是当大电压击穿器件后，TVS电压快速降低到1-3V，这样可以获得超低残压。
发明内容
为解决上述技术问题，本发明提出一种带有超低残压降容管且具有SCR特性的TVS器件及其制造方法。
本发明的技术方案为：
一种带有超低残压降容管且具有SCR特性的TVS器件，由两个横向的低容导向管和具有SCR特性的TVS形成，其中低容导向管是由横向的PNPN晶闸管形成，将PNPN晶闸管的阳极和栅极短接形成正向导通二极管，该管子和PNPN管子并联，利用该正向导通二极管控制栅极电流来将PNPN晶闸管触发。
上述带有超低残压降容管且具有SCR特性的TVS器件的制造方法，包括：
步骤A：选取N+衬底作为材料片；
步骤B:在N+衬底上生长一层轻掺杂P型外延层；
步骤C：在轻掺杂P型外延层上用光刻定义，进行离子注入和高温形成NWL1层；
步骤D：在P型外延层上进行光刻定义后，通过离子注入和退火形成轻掺杂的NWL2层；
步骤E：在P型外延层上进行光刻定义后，通过离子注入和退火形成轻掺杂的PWELL层；
步骤F：在P型外延层上进行光刻定义后，通过离子注入形成SN层；
步骤G：在P型外延层上和NWELL1层进行光刻定义后，通过离子注入形成SP层；
步骤H：对SN层和SP层进行同时RTP退火，对注入元素进行激活；
步骤I：在P-外延上干法刻蚀深隔离槽一直延伸到P型衬底并用LPTEOS填充深槽隔离；
步骤J:淀积一层SiO2作为接触孔的介质；
步骤K：干法刻蚀接触孔和淀积金属。
优选地：
步骤A中N型衬底电阻率在0.01-0.05ohm；
步骤B中，生长轻掺杂的P型外延层的厚度在5-10um，电阻率在10-20ohm之间，温度在1100-1150度之间；
步骤C中，在P型外延上生长NWL1，注入元素为P，注入剂量在1E13到3E13之间，推进温度在1000-110度之间；
步骤D中，在P型外延上生长NWL2，注入元素为P，注入剂量在1E14到1E15之间，推进温度在1100-1150度之间；
步骤E中PWELL，注入元素为B,注入剂量在1E13-1E14之间，退火在1000-1050度之间，时间控制在30min以内，因为P-外延电阻率较高，所以推进温度不宜过高；
步骤F中在NWL1层、P型外延中的SP层注入元素为BF2，剂量在2E15-5E15之间,选用BF2的原因是其注入结深较浅，对横向扩散能得到有效的控制；
步骤G中，在NWL2、P-外延层上的SN层注入元素为AS，剂量在2E15-5E15之间，选用AS是因为AS的原子半径较大，可以获得较浅的结深，而且横向扩散能得到有效的控制；
步骤H中，对SP和SN层进行RTP快速退火，温度为1000-1100度，时间控制在20-30S，对注入元素进行激活；
步骤I：在P-外延上干法刻蚀深隔离槽一直延伸到P型衬底，深隔离槽的深度为15—20um，深槽的CD在1.2um，深槽刻蚀后用LPTEOS填充达到隔离效果；
步骤J:淀积一层SiO2作为接触孔的介质，厚度在0.6um-0.8um；
步骤K：通过光刻定义和干法刻蚀出接触孔并淀积金属，金属为3-4.5um的ALsiCu。
本发明的有益效果是：本发明利用横向晶闸管的PNPN结构来形成低容导向管，可以获得较低的电容和较大的浪涌能力，该器件只体现了双IO的器件结构，可以扩展到4IO多路集成的器件结构，这样可以保护如HDMI这种多线路的端口。
附图说明
图1为本发明中瞬态电压抑制器的结构简要示意图。
图2为本发明中瞬态电压抑制器的电路简要示意图。
图3为本发明中瞬态电压抑制器的TVS(NPN和PNP闩锁形成的)的电路简要示意图。
图4-图14为本发明一种带有超低残压降容管且具有SCR特性的TVS器件的制造方法步骤A到步骤K的状态示意图。
具体实施方式
如图4-14所示，本发明的一种带有超低残压降容管且具有SCR特性的TVS器件的制造方法以下步骤：
步骤A：选取N+衬底1作为材料片；
步骤B:在N+衬底上生长一层轻掺杂P型外延层2；
步骤C：在轻掺杂P型外延层上用光刻定义，进行离子注入和高温形成NWL1 3层；
步骤D：在P型外延层上进行光刻定义后，通过离子注入和退火形成轻掺杂的NWL24层；
步骤E：在P型外延层上进行光刻定义后，通过离子注入和退火形成轻掺杂的PWELL5层；
步骤F：在P型外延层上进行光刻定义后，通过离子注入形成SN层6；
步骤G：在P型外延层上和NWL1层进行光刻定义后，通过离子注入形成SP层7；
步骤H：对SN层和SP层进行同时RTP退火，对注入元素进行激活；
步骤I：在P-外延上干法刻蚀深隔离槽8一直延伸到衬底并用LPTEOS填充深槽隔离；
步骤J：淀积一层SiO2 9作为接触孔的介质；
步骤K：干法刻蚀接触孔和淀积金属10；
在本发明中步骤A中，N型衬底电阻率在0.01-0.05ohm
步骤B中，生长轻掺杂的P型外延层的厚度在5-10um，电阻率在10-20ohm之间，温度在1100-1150度之间；
步骤C中，在P型外延上生长NWL1，注入元素为P，注入剂量在1E13到3E13之间，推进温度在1000-110度之间；
步骤D中，在P型外延上生长NWL2，注入元素为P，注入剂量在1E14到1E15之间，推进温度在1100-1150度之间；
步骤E中PWELL，注入元素为B,注入剂量在1E13-1E14之间，退火在1000-1050度之间，时间控制在30min以内，因为P-外延电阻率较高，所以推进温度不宜过高；
步骤F中在NWL1层、P型外延中的SP层注入元素为BF2，剂量在2E15-5E15之间,选用BF2的原因是其注入结深较浅，对横向扩散能得到有效的控制；
步骤G中，在NWL2、P-外延层上的SN层注入元素为AS，剂量在2E15-5E15之间，选用AS是因为AS的原子半径较大，可以获得较浅的结深，而且横向扩散能得到有效的控制；
步骤H中，对SP和SN层进行RTP快速退火，温度为1000-1100度，时间控制在20-30S，对注入元素进行激活；
步骤I中，在P-外延上干法刻蚀深隔离槽一直延伸到P型衬底，深隔离槽的深度为15—20um，深槽的CD在1.2um，深槽刻蚀后用LPTEOS填充达到隔离效果；
步骤J中，淀积一层SiO2作为接触孔的介质，厚度在0.6um-0.8um；
步骤K：通过光刻定义和干法刻蚀出接触孔并淀积金属，金属为3-4.5um的ALsiCu；
本发明的有益效果是：本发明的一优势是利用横向晶闸管的PNPN结构来形成低容导向管，这样可以获得较低的电容和较大的浪涌能力，如图1和图2所示，低容导向管上管D1和下管D2都由是SP/NWL1/P-外延/SN形成的，该PNPN结构的阳极SP和栅极P-外延由金属短接形成，这样当电流流过IO1-IO2路径时，可以通过此电流直接控制PNPN晶闸管的栅极从而控制晶闸管的开启，当PNPN结构的晶闸管开启后可以获得较大的通流能力，而电容是由C1(SP/NWL1形成)，C2(NWL1/P-外延形成)，C3(P-外延和SN形成)三者串联而成，可以获得较小的电容。
图3为SCR特性的TVS的等效电路图，该TVS是利用独特的NPN和PNP的闩锁特性来形成电压上的大回扫，该结构是由P-N-P-N的四层三结半导体组成，四层半导体分别是：SP、NWL2、PWELL、SN。从等效电路中我们可以看到，SCR结构主要是由两个晶体管相互耦合而成。当阳极出现一个正的ESD电压(阴极电压为零电位)，有SN横跨在NWL2和PWELL上，这样形成的电压就是SN和PWELL形成的，可以形成较低的击穿雪崩击穿，击穿电流会在R_PWELL上产生压降，当该电压大于0.7v时，NPN管Q2发生导通，Q2的集电极电流会为PNP管Q1的基极提供电流，此时Q1发生了导通，其集电极电流将为Q2提供基极电流，此时Q1与Q2会形成正反馈，寄生的SCR结构导通以泄放ESD电流。该器件只体现了双IO的器件结构，可以扩展到4IO多路集成的器件结构，这样可以保护如HDMI这种多线路的端口。
Claims (3)
1.一种带有超低残压降容管且具有SCR特性的TVS器件，其特征在于，由两个横向的低容导向管和具有SCR特性的TVS形成，其中低容导向管是由横向的PNPN晶闸管形成，将PNPN晶闸管的阳极和栅极短接形成正向导通二极管，该管子和PNPN管子并联，利用该正向导通二极管控制栅极电流来将PNPN晶闸管触发。
2.根据权利要求1所述的一种带有超低残压降容管且具有SCR特性的TVS器件的制造方法，其特征在于，包括：
步骤A：选取N+衬底作为材料片；
步骤B:在N+衬底上生长一层轻掺杂P型外延层；
步骤C：在轻掺杂P型外延层上用光刻定义，进行离子注入和高温形成NWL1层；
步骤D：在P型外延层上进行光刻定义后，通过离子注入和退火形成轻掺杂的NWL2层；
步骤E：在P型外延层上进行光刻定义后，通过离子注入和退火形成轻掺杂的PWELL层；
步骤F：在P型外延层上进行光刻定义后，通过离子注入形成SN层；
步骤G：在P型外延层上和NWELL1层进行光刻定义后，通过离子注入形成SP层；
步骤H：对SN层和SP层进行同时RTP退火，对注入元素进行激活；
步骤I：在P-外延上干法刻蚀深隔离槽一直延伸到P型衬底并用LPTEOS填充深槽隔离；
步骤J:淀积一层SiO2作为接触孔的介质；
步骤K：干法刻蚀接触孔和淀积金属。
3.根据权利要求2所述的一种带有超低残压降容管且具有SCR特性的TVS器件的制造方法，其特征在于：
步骤A中N型衬底电阻率在0.01-0.05ohm；
步骤B中，生长轻掺杂的P型外延层的厚度在5-10um，电阻率在10-20ohm之间，温度在1100-1150度之间；
步骤C中，在P型外延上生长NWL1，注入元素为P，注入剂量在1E13到3E13之间，推进温度在1000-110度之间；
步骤D中，在P型外延上生长NWL2，注入元素为P，注入剂量在1E14到1E15之间，推进温度在1100-1150度之间；
步骤E中PWELL，注入元素为B,注入剂量在1E13-1E14之间，退火在1000-1050度之间，时间控制在30min以内，因为P-外延电阻率较高，所以推进温度不宜过高；
步骤F中在NWL1层、P型外延中的SP层注入元素为BF2，剂量在2E15-5E15之间,选用BF2的原因是其注入结深较浅，对横向扩散能得到有效的控制；
步骤G中，在NWL2、P-外延层上的SN层注入元素为AS，剂量在2E15-5E15之间，选用AS是因为AS的原子半径较大，可以获得较浅的结深，而且横向扩散能得到有效的控制；
步骤H中，对SP和SN层进行RTP快速退火，温度为1000-1100度，时间控制在20-30S，对注入元素进行激活；
步骤I：在P-外延上干法刻蚀深隔离槽一直延伸到P型衬底，深隔离槽的深度为15—20um，深槽的CD在1.2um，深槽刻蚀后用LPTEOS填充达到隔离效果；
步骤J:淀积一层SiO2作为接触孔的介质，厚度在0.6um-0.8um；
步骤K：通过光刻定义和干法刻蚀出接触孔并淀积金属，金属为3-4.5um的ALsiCu。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2019105647364 | 2019-06-27 | ||
| CN201910564736 | 2019-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110600468A true CN110600468A (zh) | 2019-12-20 |
| CN110600468B CN110600468B (zh) | 2024-05-31 |
Family
ID=68866707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910965917.8A Active CN110600468B (zh) | 2019-06-27 | 2019-10-12 | 一种带有超低残压降容管且具有scr特性的tvs器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110600468B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473169A (en) * | 1995-03-17 | 1995-12-05 | United Microelectronics Corp. | Complementary-SCR electrostatic discharge protection circuit |
| US5754381A (en) * | 1997-02-04 | 1998-05-19 | Industrial Technology Research Institute | Output ESD protection with high-current-triggered lateral SCR |
| US6353237B1 (en) * | 1998-10-22 | 2002-03-05 | Winbond Electronics Corp. | ESD protection circuit triggered by diode |
| DE10241354A1 (de) * | 2002-09-06 | 2004-03-18 | Xignal Technologies Ag | Integrierte Schaltung mit Überspannungsschutz |
| CN101714759A (zh) * | 2009-11-11 | 2010-05-26 | 上海长园维安微电子有限公司 | 低电容双向esd保护器件及其制备方法 |
| CN101752372A (zh) * | 2010-01-19 | 2010-06-23 | 浙江大学 | Npn双极型晶体管辅助触发的互补型scr结构 |
| CN101771043A (zh) * | 2010-01-19 | 2010-07-07 | 浙江大学 | 齐纳二极管辅助触发的互补型scr结构 |
| US20150228770A1 (en) * | 2013-01-31 | 2015-08-13 | Taiwan Semiconductor Manufacturing Co. Ltd. | Robust ESD Protection with Silicon-Controlled Rectifier |
| US20160056146A1 (en) * | 2014-08-21 | 2016-02-25 | Apple Inc. | Electrostatic Discharge (ESD) Silicon Controlled Rectifier (SCR) with Lateral Gated Section |
| CN109314131A (zh) * | 2018-09-05 | 2019-02-05 | 香港应用科技研究院有限公司 | 具有双浮接阱的低电容静电放电(esd)保护结构 |
| CN211125651U (zh) * | 2019-06-27 | 2020-07-28 | 上海长园维安微电子有限公司 | 一种带有超低残压降容管且具有scr特性的tvs器件 |
| CN112018103A (zh) * | 2019-05-30 | 2020-12-01 | 美国亚德诺半导体公司 | 承受电气过应力故障条件的应用的耐高压电路架构 |
-
2019
- 2019-10-12 CN CN201910965917.8A patent/CN110600468B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473169A (en) * | 1995-03-17 | 1995-12-05 | United Microelectronics Corp. | Complementary-SCR electrostatic discharge protection circuit |
| US5754381A (en) * | 1997-02-04 | 1998-05-19 | Industrial Technology Research Institute | Output ESD protection with high-current-triggered lateral SCR |
| US6353237B1 (en) * | 1998-10-22 | 2002-03-05 | Winbond Electronics Corp. | ESD protection circuit triggered by diode |
| DE10241354A1 (de) * | 2002-09-06 | 2004-03-18 | Xignal Technologies Ag | Integrierte Schaltung mit Überspannungsschutz |
| CN101714759A (zh) * | 2009-11-11 | 2010-05-26 | 上海长园维安微电子有限公司 | 低电容双向esd保护器件及其制备方法 |
| CN101752372A (zh) * | 2010-01-19 | 2010-06-23 | 浙江大学 | Npn双极型晶体管辅助触发的互补型scr结构 |
| CN101771043A (zh) * | 2010-01-19 | 2010-07-07 | 浙江大学 | 齐纳二极管辅助触发的互补型scr结构 |
| US20150228770A1 (en) * | 2013-01-31 | 2015-08-13 | Taiwan Semiconductor Manufacturing Co. Ltd. | Robust ESD Protection with Silicon-Controlled Rectifier |
| US20160056146A1 (en) * | 2014-08-21 | 2016-02-25 | Apple Inc. | Electrostatic Discharge (ESD) Silicon Controlled Rectifier (SCR) with Lateral Gated Section |
| CN109314131A (zh) * | 2018-09-05 | 2019-02-05 | 香港应用科技研究院有限公司 | 具有双浮接阱的低电容静电放电(esd)保护结构 |
| CN112018103A (zh) * | 2019-05-30 | 2020-12-01 | 美国亚德诺半导体公司 | 承受电气过应力故障条件的应用的耐高压电路架构 |
| CN211125651U (zh) * | 2019-06-27 | 2020-07-28 | 上海长园维安微电子有限公司 | 一种带有超低残压降容管且具有scr特性的tvs器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110600468B (zh) | 2024-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102623454B (zh) | 具有电磁干扰滤波器的垂直瞬态电压抑制器 | |
| CN104752417A (zh) | 可控硅静电保护器件及其形成方法 | |
| CN110649016B (zh) | 无回滞效应硅控整流器型esd保护结构及其实现方法 | |
| CN111668209B (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| CN106057781A (zh) | 静电放电保护器件的制造方法 | |
| CN110518012B (zh) | 一种栅约束硅控整流器esd器件及其实现方法 | |
| CN212750894U (zh) | 超低压触发器件 | |
| CN113140627A (zh) | 一种低触发电压的scr器件及其制备方法 | |
| CN211125651U (zh) | 一种带有超低残压降容管且具有scr特性的tvs器件 | |
| CN111710674A (zh) | 超低压触发器件及其制作方法 | |
| CN215815877U (zh) | 高维持高失效双向可控硅静电防护器件 | |
| CN108428699B (zh) | 一种具有双向大骤回scr特性超低电容的tvs器件及其制造方法 | |
| CN214848631U (zh) | 低压带栅单向可控硅静电防护器件 | |
| US11699696B2 (en) | Silicon-controlled rectifier with back-to-back diodes | |
| CN216054724U (zh) | 低压放电管芯片 | |
| CN112071835B (zh) | 一种栅约束硅控整流器及其实现方法 | |
| CN110600468B (zh) | 一种带有超低残压降容管且具有scr特性的tvs器件及其制造方法 | |
| CN115799250A (zh) | Nmos触发的高维持电压单向可控硅静电防护器件及其方法 | |
| CN212485325U (zh) | 一种非对称带栅双向可控硅静电防护器件 | |
| CN212517201U (zh) | 阻容耦合快速开启的可控硅静电防护器件 | |
| US11652098B2 (en) | Transistor structure for electrostatic protection and method for manufacturing same | |
| CN112071836B (zh) | 一种栅约束硅控整流器及其实现方法 | |
| CN212434623U (zh) | 一种低电容瞬态电压抑制器 | |
| CN109346465B (zh) | 一种低箝位保护器件结构及其制作方法 | |
| CN112928113A (zh) | 一种隧穿电流触发的scr器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| CB02 | Change of applicant information |
Address after: Seven road 201202 Shanghai Pudong New Area Shiwan No. 1001 Applicant after: Shanghai Wei'an Semiconductor Co.,Ltd. Address before: 201202 Shanghai city Pudong New Area Town Road No. 1001 to seven Shiwan Building 2 Applicant before: SHANGHAI CHANGYUAN WAYON MICROELECTRONICS Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |