CN106169508A - 一种双向超低电容瞬态电压抑制器及其制作方法 - Google Patents
一种双向超低电容瞬态电压抑制器及其制作方法 Download PDFInfo
- Publication number
- CN106169508A CN106169508A CN201610798002.9A CN201610798002A CN106169508A CN 106169508 A CN106169508 A CN 106169508A CN 201610798002 A CN201610798002 A CN 201610798002A CN 106169508 A CN106169508 A CN 106169508A
- Authority
- CN
- China
- Prior art keywords
- doped region
- conduction type
- epitaxial layer
- tvs
- buried regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001052 transient effect Effects 0.000 title claims description 10
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000002955 isolation Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 28
- 239000012535 impurity Substances 0.000 claims 3
- 239000002344 surface layer Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001012 protector Effects 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Abstract
本发明涉及一种双向超低电容TVS及其制作方法，该TVS包括：第一导电类型的半导体衬底；第二导电类型的第一外延层；第一导电类型的第一埋层，该第一埋层自第一外延层表面延伸至其内，第一埋层所环绕的第一外延层的区域为隔离岛；在隔离岛内形成的第一导电类型的第三埋层，其延伸进入第一外延层；形成第一导电类型的第三外延层；在隔离岛内形成的第二导电类型的隔离，其从第三外延层表面延伸进入第一外延层；第一导电类型的第一掺杂区，形成在第三埋层上方的第三外延层中；第一导电类型的第二掺杂区，包括与隔离接触的第二掺杂区和由隔离所环绕的区域内的第二掺杂区；第二导电类型的第三掺杂区，形成在第一掺杂区环绕的第三外延层中。
Description
技术领域
本发明涉及半导体微电子技术领域，具体地说，本发明涉及一种双向超低电容瞬态电压抑制器及其制作方法。
背景技术
瞬态电压抑制器TVS(Transient Voltage Suppressor)是在稳压管基础上发展的高效能电路保护器件。TVS二极管的外形与普通稳压管无异，然而，由于特殊的结构和工艺设计，TVS二极管的瞬态响应速度和浪涌吸收能力远高于普通稳压管。例如，TVS二极管的响应时间仅为10-12秒，并且可以吸收高达数千瓦的浪涌功率。在反向应用条件下，当承受一个高能量的大脉冲时，TVS二极管的工作阻抗会快速降至极低的导通值，从而允许大电流通过，同时，将电压箝位在预定水平。因此，TVS二极管可以有效地保护电子线路中的精密元器件免受各种浪涌脉冲的损坏。
相对于单向TVS器件，双向TVS器件由于具有正、反两个方向的常规电性I-V曲线基本对称的特征，从而在实际应用中，能同时保护电路的两个方向，所以应用范围更广。
消费类电子的市场飞速发展，以手机和移动终端为代表的电子产品性能不断提升，手机或移动终端等对反应速度、传输速度都有较高要求，小于1pF的超低电容是TVS须满足的硬性指标。
因此结合了低电容设计的双向TVS将具有很大市场前景。
现有技术的双向TVS，一般为纵向的NPN或PNP结构构成，如图1所示，可以实现较大的功率和较好的电压对称性，且成本低廉，工艺简单。但这个结构无法实现低电容。
另外的一种方案是利用如名称为“一种低电容瞬态电压抑制器件及制备方法”的中国专利申请201410841443.3的技术，该技术为单向低电容TVS，想实现双向须将两组分离的、性能完全一样的单向低电容TVS器件按照图2方式串联。由于电源和地两端完全对称，可以实现双向超低电容性能。
但这个结构存在以下不足：
1、需要两组芯片串联封装，成本较高；
2、对于较小的封装体，两组芯片无法同时封装。
另外的一种方案是双路单向低电容，直接将一个两通道的单向低电容TVS器件的通道端引出，如图3所示，由于两个通道端完全对称，可以实现双向超低电容性能。
但这个结构存在以下不足：
1、两个通道端必须同时从正面引出，从而导致芯片面积较大，不适合较小的封装体；
2、封装时两个通道端必须各打一根金属线，成本较高。
再一种方案是封装集成，用多颗独立的PIN二极管和普通TVS管封装集成的方式实现双向低电容，如图4所示。
这个结构存在以下不足：
1、每个基岛上要放置2颗芯片，从而导致封装缺陷的几率变高，增加了Diebonding的成本；
2、封装时两个通道必须各打一根金属线，成本较高；
3、多颗芯片的集成封装要求更大的空间，增加了整体尺寸，不适合较小的封装体。
可见，仍然需要一种双向超低电容TVS及其制造方法，来克服上述不足中的至少之一。
发明内容
本发明要解决上述技术问题至少之一，本发明公开了一种利用单片集成工艺制作的超低电容双向浪涌保护器件，本发明采用的技术方案如下：
本发明第一方面提供了一种双向超低电容瞬态电压抑制器(TVS)，包括：
第一导电类型的半导体衬底；
第二导电类型的第一外延层，形成在该衬底上；
第一导电类型的第一埋层，该第一埋层自第一外延层表面延伸至其内，第一埋层所环绕的第一外延层的区域为隔离岛；
在隔离岛内形成的第一导电类型的第三埋层，其延伸进入第一外延层；
形成第一导电类型的第三外延层；
在隔离岛区域上方的第三外延层内形成的第二导电类型的隔离，其从第三外延层表面延伸进入第一外延层；
第一导电类型的第一掺杂区，形成在第三埋层上方的第三外延层中；
第一导电类型的第二掺杂区，包括与隔离接触的第二掺杂区和由隔离所环绕的区域内的第二掺杂区；
第二导电类型的第三掺杂区，形成在第一掺杂区环绕的第三外延层中；
其中相互接触的隔离和第二掺杂区分别作为第一TVS管的阳极和阴极，第一外延层和衬底分别作为第二TVS管的阳极和阴极，第三掺杂区和第一掺杂区分别作为上整流二极管的阳极和阴极，由隔离所环绕的区域内的第二掺杂区作为下整流二极管的阴极，下整流二极管与第一、第二TVS管共用阳极；
并且其中第一导电类型与第二导电类型相反。
在一个可选实施例中，该TVS还包括在第二掺杂区、第一掺杂区、第三掺杂区对应的位置形成引线孔；在引线孔的位置形成的互连线，其中上整流管的阳极和下整流管的阴极通过互连线连接，形成双向TVS的一个引出端；形成在衬底背面的金属化层，作为双向TVS管的的另一个引出端。
在一个可选实施例中，该与隔离接触的第二掺杂区位于所述隔离内。
在一个可选实施例中，该第三掺杂区与第三埋层不接触。
在一个可选实施例中，第一掺杂区延伸接触第三埋层。
在一个可选实施例中，第一外延层的电阻率不大于0.02Ω·cm，厚度不小于6μm。
在一个可选实施例中，第三外延层的电阻率大于5.5Ω·cm，厚度＞5.5μm。
在一个可选实施例中，第一掺杂区为浓度不小于E19cm-3数量级的第一导电类型杂质形成的掺杂区。
在一个可选实施例中，第二掺杂区为浓度不小于E19cm-3数量级的第一导电类型杂质形成的掺杂区。
在一个可选实施例中，第三掺杂区为离子注入剂量大于E14cm-2数量级的第二导电类型杂质并退火后形成的掺杂区。
在一个可选实施例中，所述第一导电类型为N型，第二导电类型为P型；或所述第一导电类型为P型，第二导电类型为N型。
本发明另一方面提供一种制作双向超低电容瞬态电压抑制器(TVS)的方法，包括：
在第一导电类型的半导体衬底上形成第二导电类型的第一外延层；
形成第一导电类型的第一埋层，该第一埋层自第一外延层表面延伸至其内；
在该第一外延层上形成第二外延层；
在第二外延层中、与第一埋层相对的位置，形成第一导电类型的第二埋层，该第二埋层与第一埋层所环绕的第一外延层和第二外延层的区域为隔离岛；
在隔离岛内，形成第一导电类型的第三埋层，其从第二外延层表面延伸进入其中；
形成第一导电类型的第三外延层；
在隔离岛区域上方的第三外延层内，形成第二导电类型的隔离，其从第三外延层表面延伸进入第一外延层；
在第三埋层上方的第三外延层中形成第一导电类型的第一掺杂区；
形成第一导电类型的第二掺杂区，包括与隔离接触的第二掺杂区和由隔离所环绕的区域内的第二掺杂区；
在第一掺杂区环绕的第三外延层中，形成第二导电类型的第三掺杂区；
其中相互接触的隔离和第二掺杂区分别作为第一TVS管的阳极和阴极，第一外延层和衬底分别作为第二TVS管的阳极和阴极，第三掺杂区和第一掺杂区分别作为上整流二极管的阳极和阴极，由隔离所环绕的区域内的第二掺杂区作为下整流二极管的阴极，下整流二极管与第一、第二TVS管共用阳极；
并且其中第一导电类型与第二导电类型相反。
在一个可选实施例中，该方法还包括在第二掺杂区、第一掺杂区、第三掺杂区对应的位置形成引线孔；在引线孔的位置形成互连线，其中上整流管的阳极和下整流管的阴极通过互连线连接，形成双向TVS的一个引出端；对衬底背面形成金属化层，作为双向TVS管的的另一个引出端。
本发明的有益效果：
通过本发明的技术方案，能够实现单芯片集成的双向超低电容TVS。另外，相比于背景技术中所列的各种现有技术，附加的技术效果还包括省粘片和金丝，低封装成本，满足市场对该类产品的应用需求。
附图说明
图1示出现有技术的双向TVS的结构示意图。
图2示出利用现有技术的单向低电容TVS串联而成的双向超低电容TVS的等效电路图。
图3示出利用现有技术的单向低电容TVS双通道连接而成的双向超低电容TVS的等效电路图。
图4示出利用多颗独立的PIN二极管和普通TVS管封装集成的方式实现的双向低电容的等效电路图。
图5示出本发明的双向超低电容TVS的等效电路图。
图6-19示出了制作本发明的TVS各步骤对应的器件剖面图。
附图标记列表
1 金属化层
2 半导体衬底
3 第一外延层
4 第二外延层(牺牲层)
5 第三外延层
6 第一埋层
7 第三埋层
8 隔离
9 第二掺杂区
10 第一掺杂区
11 第三掺杂区
12 绝缘介质
13 互连线
14 第二埋层
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的详细说明。附图中相同的部分以相同的标记表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
如图5所示，本发明的双向超低电容TVS包括第一TVS管15，第二TVS管16、上整流二极管17和下整流二极管18。其中，第一TVS管15的阴极与上整流二极管17的阴极相连接，下整流二极管18与第一TVS管15和第二TVS16管共用阳极，上整流二极管17的阳极与下整流二极管18的阴极相连，作为本发明的双向TVS的一个引出端，第二TVS管16的阴极作为双向TVS的另一个引出端。
图6-19示出了本发明的超低电容双向浪涌保护器件的制作流程。
如图6所示，提供N型半导体衬底2。
在一个示例中，所述半导体衬底为电阻率小于0.02Ω·cm的重掺杂N型衬底。该半导体衬底的材料例如为Si。
如图7所示，在所述N型衬底2上形成P型第一外延层3。
第一外延层3的形成可以利用本领域技术人员熟知的外延生长技术来实现，例如MOCVD。
在一个示例中，所述P型第一外延层3的电阻率不大于0.02Ω·cm，厚度不小于6μm的重掺杂P型外延层。
如图8所示，形成N型第一埋层6，所述第一埋层6自第一外延层3表面延伸至其内部。
在一个示例中，采用热扩散工艺形成第一埋层6，热扩散不小于E19cm-3数量级的磷。该第一埋层可以延伸以接触衬底2甚至进入衬底2中。
如图9所示，在所述第一外延层3上形成第二外延层4。该第二外延层作为后续制程中的牺牲层，该层外延会随后续制程中的高温加工逐渐被第一外延层3反扩。在最终完成的器件中，该层结构消失。在此过程中，第一埋层6向上扩散进入第二外延层4中。
在一个示例中，第二外延层4为电阻率大于0.2Ω·cm，厚度＞2μm的P型或N型中阻外延缓冲层。
如图10所示，在第二外延层4中、与第一埋层6相对的位置，形成N型第二埋层14。
在一个示例中，利用热扩散工艺，热扩散不小于E19cm-3数量级的磷，第二埋层14自第二外延层4表面延伸至第二外延层内部并接近第一埋层；随后续制程中的高温，第二埋层14将进一步延伸至第二外延层4内部并向第一埋层6接近，最终器件完成时所述第二埋层14将与第一埋层6连接，形成隔离结构，隔离结构所环绕的第一外延层3和第二外延层4的区域为隔离岛。
根据本发明的教导，本领域技术人员能够形成隔离结构的其他方法，例如采用离子注入工艺一次性形成。
如图11所示，在隔离岛内，形成N型第三埋层7，其从第二外延层4表面延伸进入其中。该第三埋层7可以延伸到第一外延层3，甚至可以进入第一外延层内，但不能延伸到衬底2。
在一个示例中，利用离子注入工艺向第二外延层4注入剂量为E15cm-2数量级的锑，1150℃以上退火，从而形成所述第三埋层7。
如图12所示，形成N型第三外延层5。
在一个示例中，外延生长电阻率大于5.5Ω·cm，厚度＞5.5μm的N型高阻外延。
如图13所示，在隔离岛区域上方的第三外延层内，形成P型隔离8，其从第三外延层5表面延伸进入第一外延层3。
在一个示例中，热扩散掺杂浓度不小于E19cm-3数量级的硼形成所述隔离8。
如图14所示，在第三埋层7上方的第三外延层5中形成N型第一掺杂区10，作为上整流管的阴极。第一掺杂区10可以延伸接触第三埋层7。
在一个示例中，热扩散掺杂浓度不小于E19cm-3数量级的磷来形成第一掺杂区10。
如图15所示，形成N型第二掺杂区9。如图所示，形成在隔离8中的第二掺杂区9作为第一TVS管的阴极；形成在隔离8所环绕的区域的第二掺杂区9作为下整流管的阴极。需要说明的是，对于作为第一TVS管的阴极的第二掺杂区9不是必须形成在隔离8内，只要与其接触即可。
在一个示例中，热扩散掺杂浓度不小于E19cm-3数量级的磷而形成第二掺杂区9。
根据工艺设置的不同，第二掺杂区9可以和第一掺杂区10在一次扩散工艺中完成。这种情况下，使用相同的扩散元素。节省了一次工艺步骤。
如图16所示，在第一掺杂区10环绕的第三外延层中，形成第三掺杂区11，作为上整流管的阳极。该第三掺杂区11可以与第三埋层7接触，但优选的，不产生接触有利于提高器件的性能。
在一个示例中，离子注入大于E14cm-2数量级的硼，1000℃以上退火形成第三掺杂区11。
如图17所示，在第二掺杂区9、第一掺杂区10、第三掺杂区11对应的位置形成引线孔。
在一个示例中，通过沉积绝缘介质12例如氧化硅或氮化硅并通过刻蚀绝缘介质而形成引线孔。
如图18所示，在引线孔的位置形成金属布线13，将各功能区引出，形成互连结构。
第一TVS管的阴极和上整流管的阴极通过正面互连线13连接。上整流管的阳极和下整流管的阴极通过一部分互连线连接，形成双向TVS的一个引出端。
如图19所示，对衬底2进行减薄并在其背面形成金属化层1，作为双向TVS管的的另一个引出端。
请注意，上述实施例中的各层的导电类型可以统一变为相反的类型，也能够实现本发明的双向超低电容TVS。
需要说明的是，这里，重掺杂和轻掺杂是相对的概念，表示重掺杂的掺杂浓度大于轻掺杂的掺杂浓度，而并非对具体掺杂浓度范围的限定。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。
Claims (10)
1.一种双向超低电容瞬态电压抑制器(TVS)，其特征在于，包括：
第一导电类型的半导体衬底(2)；
第二导电类型的第一外延层(3)，形成在该衬底上；
第一导电类型的第一埋层(6)，该第一埋层自第一外延层表面延伸至其内，第一埋层所环绕的第一外延层的区域为隔离岛；
在隔离岛内形成的第一导电类型的第三埋层(7)，其延伸进入第一外延层；
形成第一导电类型的第三外延层(5)；
在隔离岛内形成的第二导电类型的隔离(8)，其从第三外延层表面延伸进入第一外延层；
第一导电类型的第一掺杂区(10)，形成在第三埋层上方的第三外延层中；
第一导电类型的第二掺杂区(9)，包括与隔离接触的第二掺杂区和由隔离所环绕的区域内的第二掺杂区；
第二导电类型的第三掺杂区(11)，形成在第一掺杂区(10)环绕的第三外延层中；
其中相互接触的隔离和第二掺杂区分别作为第一TVS管的阳极和阴极，第一外延层和衬底分别作为第二TVS管的阳极和阴极，第三掺杂区和第一掺杂区分别作为上整流二极管的阳极和阴极，由隔离所环绕的区域内的第二掺杂区作为下整流二极管的阴极，下整流二极管与第一、第二TVS管共用阳极；
并且其中第一导电类型与第二导电类型相反。
2.根据权利要求1所述的TVS，其特征在于，还包括
在第二掺杂区、第一掺杂区、第三掺杂区对应的位置形成引线孔；
在引线孔的位置形成的互连线(13)，其中上整流管的阳极和下整流管的阴极通过互连线连接，形成双向TVS的一个引出端；
形成在衬底背面的金属化层(1)，作为双向TVS管的的另一个引出端。
3.根据权利要求1所述的TVS，其特征在于，该与隔离接触的第二掺杂区位于所述隔离内。
4.根据权利要求1所述的TVS，其特征在于，该第三掺杂区与第三埋层不接触。
5.根据权利要求1所述的TVS，其特征在于，第一掺杂区延伸接触第三埋层。
6.根据权利要求1所述的TVS，其特征在于，
第一外延层的电阻率不大于0.02Ω·cm，厚度不小于6μm；
第三外延层的电阻率大于5.5Ω·cm，厚度＞5.5μm。
7.根据权利要求1所述的TVS，其特征在于,
第一掺杂区为浓度不小于E19cm-3数量级的第一导电类型杂质形成的掺杂区；
第二掺杂区为浓度不小于E19cm-3数量级的第一导电类型杂质形成的掺杂区；
第三掺杂区为离子注入剂量大于E14cm-2数量级的第二导电类型杂质并退火后形成的掺杂区。
8.如权利要求1-7中任一项所述的瞬态电压抑制器件，其特征在于，所述第一导电类型为N型，第二导电类型为P型；或
所述第一导电类型为P型，第二导电类型为N型。
9.一种制作双向超低电容瞬态电压抑制器(TVS)的方法，其特征在于包括：
在第一导电类型的半导体衬底(2)上形成第二导电类型的第一外延层(3)；
形成第一导电类型的第一埋层(6)，该第一埋层(6)自第一外延层(3)表面延伸至其内；
在该第一外延层(3)上形成第二外延层(4)；
在第二外延层(4)中、与第一埋层(6)相对的位置，形成第一导电类型的第二埋层(14)，该第二埋层(14)与第一埋层(6)所环绕的第一外延层(3)和第二外延层(4)的区域为隔离岛；
在隔离岛内，形成第一导电类型的第三埋层(7)，其从第二外延层(4)表面延伸进入其中；
形成第一导电类型的第三外延层(5)；
在隔离岛区域上方的第三外延层内，形成第二导电类型的隔离(8)，其从第三外延层(5)表面延伸进入第一外延层(3)；
在第三埋层(7)上方的第三外延层(5)中形成第一导电类型的第一掺杂区(10)；
形成第一导电类型的第二掺杂区(9)，包括与隔离(8)接触的第二掺杂区(9)和由隔离(8)所环绕的区域内的第二掺杂区(9)；
在第一掺杂区(10)环绕的第三外延层中，形成第二导电类型的第三掺杂区(11)；
其中相互接触的隔离(8)和第二掺杂区(9)分别作为第一TVS管的阳极和阴极，第一外延层(3)和衬底(2)分别作为第二TVS管的阳极和阴极，第三掺杂区(11)和第一掺杂区(10)分别作为上整流二极管的阳极和阴极，由隔离(8)所环绕的区域内的第二掺杂区(9)作为下整流二极管的阴极，下整流二极管与第一、第二TVS管共用阳极；
并且其中第一导电类型与第二导电类型相反。
10.根据权利要求1所述的方法，其特征在于，该方法还包括
在第二掺杂区(9)、第一掺杂区(10)、第三掺杂区(11)对应的位置形成引线孔；
在引线孔的位置形成互连线(13)，其中上整流管的阳极和下整流管的阴极通过互连线连接，形成双向TVS的一个引出端；
对衬底(2)背面形成金属化层(1)，作为双向TVS管的的另一个引出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610798002.9A CN106169508B (zh) | 2016-08-31 | 2016-08-31 | 一种双向超低电容瞬态电压抑制器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610798002.9A CN106169508B (zh) | 2016-08-31 | 2016-08-31 | 一种双向超低电容瞬态电压抑制器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106169508A true CN106169508A (zh) | 2016-11-30 |
| CN106169508B CN106169508B (zh) | 2022-12-20 |
Family
ID=57376380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610798002.9A Active CN106169508B (zh) | 2016-08-31 | 2016-08-31 | 一种双向超低电容瞬态电压抑制器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106169508B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107204361A (zh) * | 2017-05-22 | 2017-09-26 | 安徽富芯微电子有限公司 | 一种低电容双向tvs器件及其制造方法 |
| CN108198810A (zh) * | 2017-12-25 | 2018-06-22 | 北京燕东微电子有限公司 | 瞬态电压抑制器及其制造方法 |
| CN111554739A (zh) * | 2020-04-29 | 2020-08-18 | 杭州士兰微电子股份有限公司 | 半导体器件及其制造方法 |
| CN117174760A (zh) * | 2023-11-02 | 2023-12-05 | 江西信芯半导体有限公司 | 一种场环结构的tvs芯片及其制作方法 |
| CN111554739B (zh) * | 2020-04-29 | 2024-05-03 | 杭州士兰微电子股份有限公司 | 半导体器件及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101506974A (zh) * | 2006-11-30 | 2009-08-12 | 万国半导体股份有限公司 | 利用沟槽隔离形成的无闭锁垂直瞬态电压抑制二极管阵列结构 |
| US20100244090A1 (en) * | 2009-03-31 | 2010-09-30 | Alpha & Omega Semiconductor, Ltd. | TVS with low capacitance & Forward voltage drop with depleted SCR as steering diode |
| CN203445118U (zh) * | 2013-09-16 | 2014-02-19 | 杭州士兰集成电路有限公司 | 集成式单向超低电容tvs器件 |
| US20140167101A1 (en) * | 2012-12-19 | 2014-06-19 | Madhur Bobde | Tvs with low capacitance & forward voltage drop with depleted scr as steering diode |
| CN204348725U (zh) * | 2014-12-30 | 2015-05-20 | 北京燕东微电子有限公司 | 一种单通道低电容瞬态电压抑制器件 |
| CN206301790U (zh) * | 2016-08-31 | 2017-07-04 | 北京燕东微电子有限公司 | 一种双向超低电容瞬态电压抑制器 |
-
2016
- 2016-08-31 CN CN201610798002.9A patent/CN106169508B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101506974A (zh) * | 2006-11-30 | 2009-08-12 | 万国半导体股份有限公司 | 利用沟槽隔离形成的无闭锁垂直瞬态电压抑制二极管阵列结构 |
| US20100244090A1 (en) * | 2009-03-31 | 2010-09-30 | Alpha & Omega Semiconductor, Ltd. | TVS with low capacitance & Forward voltage drop with depleted SCR as steering diode |
| US20140167101A1 (en) * | 2012-12-19 | 2014-06-19 | Madhur Bobde | Tvs with low capacitance & forward voltage drop with depleted scr as steering diode |
| CN203445118U (zh) * | 2013-09-16 | 2014-02-19 | 杭州士兰集成电路有限公司 | 集成式单向超低电容tvs器件 |
| CN204348725U (zh) * | 2014-12-30 | 2015-05-20 | 北京燕东微电子有限公司 | 一种单通道低电容瞬态电压抑制器件 |
| CN206301790U (zh) * | 2016-08-31 | 2017-07-04 | 北京燕东微电子有限公司 | 一种双向超低电容瞬态电压抑制器 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107204361A (zh) * | 2017-05-22 | 2017-09-26 | 安徽富芯微电子有限公司 | 一种低电容双向tvs器件及其制造方法 |
| CN108198810A (zh) * | 2017-12-25 | 2018-06-22 | 北京燕东微电子有限公司 | 瞬态电压抑制器及其制造方法 |
| CN108198810B (zh) * | 2017-12-25 | 2023-09-19 | 北京燕东微电子股份有限公司 | 瞬态电压抑制器及其制造方法 |
| CN111554739A (zh) * | 2020-04-29 | 2020-08-18 | 杭州士兰微电子股份有限公司 | 半导体器件及其制造方法 |
| CN111554739B (zh) * | 2020-04-29 | 2024-05-03 | 杭州士兰微电子股份有限公司 | 半导体器件及其制造方法 |
| CN117174760A (zh) * | 2023-11-02 | 2023-12-05 | 江西信芯半导体有限公司 | 一种场环结构的tvs芯片及其制作方法 |
| CN117174760B (zh) * | 2023-11-02 | 2024-04-05 | 江西信芯半导体有限公司 | 一种场环结构的tvs芯片及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106169508B (zh) | 2022-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105186478B (zh) | 瞬态电压抑制器 | |
| TWI408814B (zh) | 雙向性瞬態電壓抑制裝置及其製造方法 | |
| CN102437156B (zh) | 超低电容瞬态电压抑制器件及其制造方法 | |
| CN105932023B (zh) | 瞬态电压抑制器 | |
| CN106158851A (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| CN104465723A (zh) | 一种低电容瞬态电压抑制器件及其制作方法 | |
| CN106169508A (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| CN105185782B (zh) | 容性二极管组件及其制造方法 | |
| CN204885150U (zh) | 瞬态电压抑制器封装组件 | |
| CN204348725U (zh) | 一种单通道低电容瞬态电压抑制器件 | |
| CN103367333A (zh) | 半导体器件及半导体模块 | |
| CN206301790U (zh) | 一种双向超低电容瞬态电压抑制器 | |
| CN204886173U (zh) | 瞬态电压抑制器 | |
| CN205595332U (zh) | 单通道瞬态电压抑制器 | |
| CN108198810A (zh) | 瞬态电压抑制器及其制造方法 | |
| CN204348721U (zh) | 一种多通道低电容瞬态电压抑制器件 | |
| DK157468B (da) | Diode til monolitisk integreret kreds | |
| CN202473924U (zh) | 超低电容瞬态电压抑制器件 | |
| CN206194741U (zh) | 一种双向超低电容瞬态电压抑制器 | |
| CN105932010B (zh) | 瞬态电压抑制器 | |
| CN205680681U (zh) | 多通道瞬态电压抑制器 | |
| CN105185783B (zh) | 容性二极管组件及其制造方法 | |
| CN212434624U (zh) | 一种大功率瞬态电压抑制器 | |
| CN205092242U (zh) | 容性二极管组件 | |
| CN207834305U (zh) | 瞬态电压抑制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |