CN212434624U - 一种大功率瞬态电压抑制器 - Google Patents

Abstract

本实用新型涉及一种大功率瞬态电压抑制器，大功率瞬态电压抑制器采用P型衬底硅片，在现有大功率瞬态电压抑制器（TVS）结构基础上，在P型衬底与P型外延层之间增加了N+埋层，深N+多晶硅或深N+区与N+埋层连接，通过深N+多晶硅或深N+区/金属/金属焊线/金属框架进行引出，形成寄生NPN晶体管，即D1反向二极管与D2正向二极管，并使该NPN晶体管的发射极与基极短接。本实用新型的优越性在于：在不增加TVS器件面积的前提下，可以大大提升器件的电流能力、提升功率，最大浪涌电流可以提高50％以上。寄生的NPN晶体管具有极小的导通电阻，最终器件导通后的钳位电压更低，保护性能更强。

Description

一种大功率瞬态电压抑制器

技术领域

本实用新型属于半导体保护器件领域，尤其涉及应用于电源端口的大功率瞬态电压抑制器。

背景技术

瞬态电压抑制器（Transient Voltage Suppressors，简称TVS）是一种普遍使用的保护器件，它具有极快的响应速度和相当大的浪涌泄放能力。当它经受瞬间的高能量浪涌或静电冲击时，TVS能以极高的速度把两端间的阻抗值由高阻抗转变为低阻抗，以泄放一个瞬间大电流，同时把它两端的电压钳位在一个较小值，从而保护后级电路芯片不受瞬态高压浪涌脉冲的冲击，因此TVS是一种必不可少的保护类器件。

随着集成电路芯片的不断发展，各类芯片的特征尺寸和工作电压都在不断减小，因此对相应的TVS保护器件也提出了更高的要求，一方面要求TVS保护器件的面积越来越小，以匹配不断小型化的终端设备。另一方面，随着各类移动终端设备的快速发展，尤其是随着电池充电技术的快速发展，对应用于电源端口的TVS保护器件的安全性和可靠性提出了越来越高的要求，既要有很高的浪涌电流保护能力，同时又要有低的钳位电压。

现有技术为了提高TVS保护器件的功率，通常是增大TVS器件面积来提高浪涌电流能力，由于增大芯片器件面积，导致封装后的成品体积也显著增大，因而不能很好地满足各类移动终端小型化的需求。

发明内容

本实用新型所要解决的技术问题是：提供一种大功率瞬态电压抑制器，在不增大器件面积的情况下，通过改善电流通路，使其具有更高的浪涌电流能力和更低的钳位电压，满足了移动终端小型化的需求。

本实用新型目的通过下述技术方案实现的：一种大功率瞬态电压抑制器，采用P型衬底硅片，在现有大功率瞬态电压抑制器TVS结构基础上，在P型衬底与P型外延层之间增加了N+埋层，深N+多晶硅或深N+区与N+埋层连接，通过深N+多晶硅或深N+区/金属/金属焊线/金属框架进行引出，形成寄生NPN晶体管，即反向二极管D1与正向二极管D2，并使该NPN晶体管的发射极与基极短接。

进一步的，本实用新型提供一种大功率瞬态电压抑制器在P型衬底上表面有二个以上的N+型埋层，背面有背面金属层，与金属框架接触，作为接地端；

在N+型埋层上表面生长一层P型外延层；

在P型外延层上至少在二侧有深N+区或N+多晶硅深槽与N+型埋层连接；以及至少一浅N+区，在所述的二个深N+区或N+多晶硅深槽之间，不与二个深N+区或N+多晶硅深槽连接；

在上述P型外延层上表面沉积有正面金属层，并经光刻、刻蚀，然后淀积钝化层，并对钝化层进行光刻、刻蚀，形成金属引出窗口，其中，连接浅N+区经的正面金属层作为器件输入端；二侧N+区或N+多晶硅深槽经正面金属通过金属焊线连接金属框架。

在上述方案基础上，所述的N+多晶硅深槽的侧壁形成有N+侧壁，该N+多晶硅深槽与N+型埋层连接。

优选的，所述的P型衬底的电阻率为0.0001~0.1Ω*cm。

优选的，在P型衬底的上表面局部进行N+埋层注入，形成间隔或连续网络状N+埋层。

优选的，所述的N+多晶硅深槽的侧壁形成有N+侧壁，该N+多晶硅深槽与N+型埋层连接。

优选的，所述的N+埋层离子注入的元素为锑或砷，注入剂量1E15~1E16/cm²，注入能量100~120KeV。

本实用新型可以提供二个输入端，所述的浅N+区有二个，设在P型外延层上的同一层但不相接触，经金属层分别作为输入端1和输入端2。

为减小钳位电压，优选的，所述的P型外延层的厚度为3~10μm，电阻率为0.01~50Ω*cm。

所述的浅N+区离子注入磷或砷，注入剂量1E15~1E16/cm²，注入能量60~100KeV。

所述的正面金属层可以使用铝，或铝硅化合物，或钛、氮化钛、含少量硅和铜的铝组成的三层结构，金属总的厚度是2~6μm。

所述的钝化层为两层结构，底层是二氧化硅，上层为氮化硅，可以有效保护金属。使器件具有高的可靠性，同时也可以有效防止划伤等异常。

本实用新型所述大功率瞬态电压抑制器，包括下述步骤制造：

步骤1：选用较低电阻率的P型衬底硅片，然后通过N+埋层光刻、离子注入，按设计要求在其表面局部进行N+埋层注入，并进入高温炉管进行热过程推进，得到有N+埋层的硅片；

步骤2：对上述硅片清洗，将表面杂质颗粒及原生氧化层去除干净，然后进入外延炉生长P型外延层；

步骤3：在上述P型外延层表面，通过光刻定义N+多晶硅区域，然后进行硅槽刻蚀，刻蚀深度与P型外延层厚度相同，然后一边淀积多晶硅，一边进行N+离子扩散掺杂，同时形成的N+侧壁和N+多晶硅，且N+多晶硅与N+埋层相连接；

步骤4：通过浅N+区光刻、离子注入，形成浅N+区，然后对硅片进行退火工艺，其中，退火工艺采用炉管退火，或快速热退火（RTP）工艺，以激活注入杂质，消除注入损伤并防止结漏电；

步骤5：在上述经过退火硅片的上表面进行金属淀积，并进行光刻、刻蚀，然后淀积钝化层，并对钝化层进行光刻、刻蚀，形成金属引出窗口；

步骤6：对上述硅片正面贴蓝膜保护，然后对硅片背面通过化学机械研磨进行减薄后，对硅片背面进行金属蒸发或淀积工艺，形成背面金属，再去除正面蓝膜；

步骤7：对步骤6器件进行封装，通过共晶焊或导电胶工艺，使背面金属与金属框架结合，然后通过打线工艺，将正面连接N+多晶硅/深N+区的金属与背面的金属框架通过金属焊线相连接，正面浅N+区上的金属为输入端，背面金属框架为接地端。

进一步的，步骤1中，炉管的热过程工艺条件为，温度1200℃，时间80~120分钟，使得N+埋层具有一定的结深，降低其横向电阻。

进一步的，步骤2中，外延生长使用高温外延工艺，温度范围在1150~1200℃，使得N+埋层向上往P型外延层内扩散，有利于降低N+埋层的横向导通电阻。

进一步的，步骤3中，在炉管内通入高浓度的三氯氧磷气体，经过化学反应，磷元素会析出并扩散到槽两侧和多晶硅自身体内，最终形成的N+多晶硅的方块电阻R□小于10Ω。

优选的，步骤3中，优选的，步骤3中工艺温度为1100~1150℃，时间范围60~120分钟。

本实用新型的优越性在于：在不增加TVS器件面积的前提下，可以大大提升器件的电流能力、提升功率，最大浪涌电流可以提高50％以上。寄生的NPN晶体管具有极小的导通电阻，最终器件导通后的钳位电压更低，保护性能更强。

附图说明

附图1，本实用新型实施例1的TVS器件结构剖面示意图；

附图2至7为实施例1的制造方法各步骤结构剖面示意图；

附图8为实施例1的等效电路图；

附图9为实施例2的TVS器件结构剖面示意图；

附图10为实施例3的TVS器件结构剖面示意图；

附图11为实施例4的TVS器件结构剖面示意图；

图中标号说明：

100——P型衬底；

1001——N+型埋层；

101——P型外延层；

102、103——N+多晶硅深槽一、二；1021、1031——N+侧壁一、二；

1011、1012——N+多晶硅深槽一、二；1013、1014——N+多晶硅深槽一、二；

104——浅N+区；

105——正面金属层；

1051、1052、1053——金属层引出窗口一、二、三；

106——钝化层；

107——金属框架；

108——背面金属；

1091、1092——金属焊线一、二；

图9中：

102’、103’——深N+区一、二；

图10中：

102’、103’——深N+区一、二；

1001’、1002’——N+型埋层一、二；

图11中：

102’、103’——深N+区一、二；

1041、1042——浅N+区一、二；

10511、10512——输入端1、2窗口。

具体实施方式

实施例1

一种大功率瞬态电压抑制器，如图1和图8所示，采用P型衬底100硅片，在现有大功率瞬态电压抑制器（TVS）结构基础上，包括下述结构：在P型衬底100与P型外延层101之间增加了N+埋层1001，深N+多晶硅与N+埋层连接，通过深N+多晶硅/金属/金属焊线/金属框架进行引出，形成寄生NPN晶体管，即D1反向二极管与D2正向二极管，并使该NPN晶体管的发射极与基极短接。

在P型衬底100上表面有连续网状的N+型埋层1001，该P型衬底100背面有背面金属108，与金属框架107接触，作为接地端；

在N+型埋层1001上表面生长一层微米级的P型外延层101；

如图1所示，在P型外延层101的二侧有N+多晶硅深槽一、二102、103与N+型埋层1001连接；在所述的N+多晶硅深槽一、二102、103之间，P型外延层101上表面内有一浅N+区104，不与二个N+多晶硅深槽一、二102、103连接；

在上述P型外延层上表面沉积有正面金属层105，并经光刻、刻蚀，然后淀积钝化层106，并对钝化层106进行光刻、刻蚀，形成金属层引出窗口1051、1052、1053，其中，连接浅N+区经的正面金属层一1051作为器件输入端；二侧N+多晶硅深槽一、二1011、1012经正面金属层引出窗口二、三1052、1053通过金属焊线一、二1091、1092连接金属框架107。

本实施例所述的P型衬底的电阻率为。

本实施例在P型衬底100的上表面局部进行N+埋层注入，形成连续网络状N+埋层1001。

本实施例所述的N+多晶硅深槽一、二102、103的侧壁形成有N+侧壁一、二1021、1031，该N+多晶硅深槽一、二102、103与N+型埋层1001连接。

本实施例所述的大功率瞬态电压抑制器，按下述步骤制造：

步骤1：选用电阻率0.0001~0.1Ω*cm的P型衬底100硅片，然后通过N+埋层光刻、离子注入，按设计要求在其表面局部进行N+埋层注入，N+埋层离子注入的元素为锑或砷，注入剂量1E15~1E16/cm²，注入能量100~120KeV，并进入高温炉管进行热过程推进，炉管的热过程工艺条件为，温度1200℃，时间80~120分钟，得到有连续成网状的N+埋层1001的硅片，如图2所示，该N+埋层1001具有一定的结深，降低其横向电阻，硅片。

如图2所示，N+埋层剖面示意图为间隔排列，但是在实际三维结构中，所有的N+埋层1001结成连接在一起的网状结构。

步骤2：对上述有连续成网状的N+埋层1001的硅片清洗，将表面杂质颗粒及原生氧化层去除干净，然后进入外延炉生长一层厚度为3~10μm、电阻率为0.01~50Ω*cm的P型外延层101，本实施例外延生长使用高温外延工艺，温度范围在1150~1200℃，使得N+埋层1001向上往P型外延层内扩散，以降低N+埋层的横向导通电阻，结构如图3所示。

步骤3：在上述P型外延层101表面，通过光刻定义N+多晶硅区域，然后进行硅槽刻蚀，刻蚀深度与P型外延层101厚度相同，然后一边淀积多晶硅，一边进行N+离子扩散掺杂，本实施例在炉管内通入高浓度的三氯氧磷气体，工艺温度为1100~1150℃，时间范围60~120分钟，经过化学反应，磷元素会析出并扩散到槽两侧和多晶硅自身体内，最终形成的N+多晶硅的方块电阻R□小于10Ω，同时形成的N+侧壁一、二1021、1031和N+多晶硅一、二102、103，且N+多晶硅一、二102、103与N+埋层1001相连接，如图4所示。

步骤4：通过浅N+区光刻、离子注入，所述的浅N+区离子注入磷或砷，注入剂量1E15~1E16/cm²，注入能量60~100KeV，形成浅N+区104，然后对硅片进行退火工艺，得到经退火硅片，如图5所示，本实施例退火工艺采用炉管退火，也可采用快速热退火（RTP）工艺，以激活注入杂质，消除注入损伤并防止结漏电。

步骤5：在上述经过退火硅片的上表面进行金属层淀积，并进行光刻、刻蚀，然后淀积钝化层106，所述的钝化层为两层结构，底层是二氧化硅，上层为氮化硅，对该钝化层进行光刻、刻蚀，形成金属层引出窗口一、二、三1051、1052、1053，形成的硅片如图6所示。

步骤6：对上述硅片正面贴蓝膜保护，然后对硅片背面通过化学机械研磨进行减薄，然后对硅片背面进行金属蒸发或淀积工艺，形成背面金属108，得到如图7所示的器件。

步骤7：对步骤6器件进行封装，通过共晶焊或导电胶工艺，使背面金属108与金属框架107结合，然后通过打线工艺，将正面连接N+多晶硅/深N+区的金属层引出窗口二、三1052、1053与背面的金属框架107通过金属焊线一、二1091、1092相连接，正面浅N+区上的金属为输入端，背面金属框架107为接地端，得到如图1所示的一种大功率瞬态电压抑制器。

本实施例器件的等效电路图如图8所示，

本实施例与传统结构的TVS器件，具有以下技术优势：

（1）通过对器件结构进行创新，在衬底与外延之间增加的N+埋层，并通过深N+多晶硅/金属/金属焊线/金属框架进行引出，形成寄生NPN晶体管，即D1反向二极管与D2正向二极管，并使该NPN晶体管的发射极与基极短接。当器件输入端遭遇大浪涌电压时，T1二极管反向击穿，与此同时，NPN晶体管也开始工作，利用NPN晶体管的电流放大特性，使得器件整体的电流能力得到了大幅度的提高，并获得骤回特性。故采用本实用新型可以在不增加TVS器件面积的前提下，可以大大提升器件的电流能力、提升功率，最大浪涌电流可以提高50％以上。

（2）寄生的NPN晶体管，一方面，因其基区为P型外延层101，而P型外延层为微米级厚度，因此具有低的基区电阻；另一方面，N+埋层1001经过热推进和外延生长时的高温过程，具有了较厚的结深，其横向电阻也较小，因此寄生NPN导通时，具有极小的导通电阻，最终器件导通后的钳位电压也更低，保护性能更强。

实施例2

一种大功率瞬态电压抑制器，如图9所示，与实施例1近似，只是深N+多晶硅改为了深N+区，包括下述结构：在P型衬底100与P型外延层101之间增加了N+埋层1001，深N+区与N+埋层连接，通过深N+区/金属/金属焊线/金属框架进行引出，形成寄生NPN晶体管，即D1反向二极管与D2正向二极管，并使该NPN晶体管的发射极与基极短接。

在P型衬底100上表面有连续网状的N+型埋层1001，该P型衬底100背面有背面金属108，与金属框架107接触，作为接地端；

在N+型埋层1001上表面生长一层微米级的P型外延层101；

如图9所示，在P型外延层101的二侧有深N+区一、二102’、103’与N+型埋层1001连接；在所述的深N+区一、二102’、103’之间，P型外延层101上表面内有一浅N+区104，不与二个深N+区一、二102’、103’连接；

在上述P型外延层上表面沉积有正面金属层105，并经光刻、刻蚀，然后淀积钝化层106，并对钝化层106进行光刻、刻蚀，形成金属层引出窗口1051、1052、1053，其中，连接浅N+区经的正面金属层一1051作为器件输入端；二侧深N+区一、二102’、103’经正面金属层引出窗口二、三1052、1053通过金属焊线一、二1091、1092连接金属框架107。

本实施例在P型衬底100的上表面局部进行N+埋层注入，形成连续网络状N+埋层1001。

实施例3

一种大功率瞬态电压抑制器，如图10所示，与实施例2近似，只是N+埋层结构与之不同，

在P型衬底100上表面二侧有N+型埋层一、二1001’、1002’，该P型衬底100背面有背面金属108，与金属框架107接触，作为接地端；

在N+型埋层一、二1001’、1002’上表面生长一层微米级的P型外延层101；

如图10所示，在P型外延层101的二侧有深N+区一、二102’、103’分别与N+型埋层一、二1001’、1002’连接；在所述的深N+区一、二102’、103’之间，P型外延层101上表面内有一浅N+区104，不与二个深N+区一、二102’、103’连接；

在上述P型外延层上表面沉积有正面金属层105，并经光刻、刻蚀，然后淀积钝化层106，并对钝化层106进行光刻、刻蚀，形成金属层引出窗口1051、1052、1053，其中，连接浅N+区经的正面金属层一1051作为器件输入端；二侧深N+区一、二102’、103’经正面金属层引出窗口二、三1052、1053通过金属焊线一、二1091、1092连接金属框架107。

本实施例在P型衬底100的上表面局部进行N+埋层注入，形成间隔的N+埋层一、二1001’、1002’。

实施例4

一种大功率瞬态电压抑制器，如图11所示，与实施例2近似，只是输入端有二个，包括下述结构：在P型衬底100与P型外延层101之间增加了N+埋层1001，深N+区与N+埋层连接，通过深N+区/金属/金属焊线/金属框架进行引出，形成寄生NPN晶体管，即D1反向二极管与D2正向二极管，并使该NPN晶体管的发射极与基极短接。

在P型衬底100上表面有连续网状的N+型埋层1001，该P型衬底100背面有背面金属108，与金属框架107接触，作为接地端；

在N+型埋层1001上表面生长一层微米级的P型外延层101；

如图11所示，在P型外延层101的二侧有深N+区一、二102’、103’与N+型埋层1001连接；在所述的深N+区一、二102’、103’之间，P型外延层101上表面内有一浅N+区104，不与二个深N+区一、二102’、103’连接；

在上述P型外延层上表面沉积有正面金属层105，并经光刻、刻蚀，然后淀积钝化层106，并对钝化层106进行光刻、刻蚀，形成四个金属层引出窗口，其中，连接浅N+区经的正面金属层一、二10511、10512作为器件输入端1、输入端2；二侧深N+区一、二102’、103’经正面金属层引出窗口二、三1052、1053通过金属焊线一、二1091、1092连接金属框架107。

本实施例在P型衬底100的上表面局部进行N+埋层注入，形成连续网络状N+埋层1001。

以上所述，只是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制。本实用新型虽然已经作为较佳的实施例公布如上，然而并非用以限定本实用新型。任何熟悉本领域的技术人员，在不脱离本实用新型的精神实质和技术方案的情况下，都可利用上述揭示的方法和技术内容对本实用新型技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何修改、等同替换、等效变化及修饰，均仍属于本实用新型技术方案保护的范围。

Claims (8)

1.一种大功率瞬态电压抑制器，采用P型衬底硅片，在现有大功率瞬态电压抑制器（TVS）结构基础上，其特征在于，在P型衬底与P型外延层之间增加了N+埋层，深N+多晶硅或深N+区与N+埋层连接，通过深N+多晶硅或深N+区/金属/金属焊线/金属框架进行引出，形成寄生NPN晶体管，即D1反向二极管与D2正向二极管，并使该NPN晶体管的发射极与基极短接。

2.根据权利要求1所述的大功率瞬态电压抑制器，其特征在于：

在P型衬底上表面有二个以上的N+型埋层，背面有背面金属层，与金属框架接触，作为接地端；

在N+型埋层上表面生长一层P型外延层；

在P型外延层上至少在二侧有深N+区或N+多晶硅深槽与N+型埋层连接；以及至少一浅N+区，在所述的二个深N+区或N+多晶硅深槽之间，不与二个深N+区或N+多晶硅深槽连接；

在上述P型外延层上表面沉积有正面金属层，并经光刻、刻蚀，然后淀积钝化层，并对钝化层进行光刻、刻蚀，形成金属引出窗口，其中，连接浅N+区经的正面金属层作为器件输入端；二侧N+区或N+多晶硅深槽经正面金属通过金属焊线连接金属框架。

3.根据权利要求1或2所述的大功率瞬态电压抑制器，其特征在于：所述的P型衬底的电阻率为0.0001~0.1Ω*cm。

4.根据权利要求1或2所述的大功率瞬态电压抑制器，其特征在于：在P型衬底的上表面局部进行N+埋层注入，形成间隔或连续网络状N+埋层。

5.根据权利要求1或2所述的大功率瞬态电压抑制器，其特征在于：所述的N+多晶硅深槽的侧壁形成有N+侧壁，该N+多晶硅深槽与N+型埋层连接。

6.根据权利要求2所述的大功率瞬态电压抑制器，其特征在于：所述的浅N+区有二个，设在P型外延层上的同一层但不相接触，经金属层分别作为输入端1和输入端2。

7.根据权利要求6所述的大功率瞬态电压抑制器，其特征在于：所述的P型外延层的厚度为3~10μm，电阻率为0.01~50Ω*cm。

8.根据权利要求2所述的大功率瞬态电压抑制器，其特征在于：所述的钝化层为两层结构，底层是二氧化硅，上层为氮化硅。

Images