CN106783984A - 一种双面终端结构、逆导型半导体器件及其制备方法 - Google Patents
一种双面终端结构、逆导型半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN106783984A CN106783984A CN201611026227.9A CN201611026227A CN106783984A CN 106783984 A CN106783984 A CN 106783984A CN 201611026227 A CN201611026227 A CN 201611026227A CN 106783984 A CN106783984 A CN 106783984A
- Authority
- CN
- China
- Prior art keywords
- substrate
- conductivity type
- semiconductor devices
- type semiconductor
- rear end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 230000001413 cellular effect Effects 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 2
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000752 ionisation method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种双面终端结构、逆导型半导体器件及其制备方法，所述双面终端结构包括衬底、设置在衬底上表面的正面终端区和设置在衬底下表面的背面终端区，该背面终端区包括多个间断的第一导电离子掺杂区；所述逆导型半导体器件包括上述双面终端结构。与现有技术相比，本发明提供的一种双面终端结构、逆导型半导体器件及其制备方法，其终端结构可以在终端面积一定的情况下提高终端的整体耐压，提高终端结构的效率，其背面终端工艺与逆导型IGBT具有一定的兼容性。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种双面终端结构、逆导型半导体器件及其制备方法。
背景技术
逆导型半导体器件是一种新型半导体器件，其将全控型电力电子器件与二极管的元胞结构集成在同一个芯片上，具有小尺寸、高功率密度、低成本、高可靠性等优点。例如，可以将绝缘栅双极型晶体管(Insulate Gate Bipolar Transistor，IGBT)的元胞结构以及快速恢复二极管(Fast Recovery Diode，FRD)的元胞结构集成在同一个芯片上构成逆导型绝缘栅双极型晶体管(Reverse Conducting IGBT，RC-IGBT)。
半导体器件发生反偏时其内部的pn结扩展延伸致表面，使表面的峰值电场高于体内导致击穿发生在表面。同时，当碰撞电离在表面发生时电离过程产生的热载流子易进入其钝化层，在钝化层内部形成固定电荷改变电场分布，降低逆导型绝缘栅双极型晶体管的可靠性。
目前主要采用终端技术降低表面电场、提高终端耐压。其中，对于作为垂直型结构的逆导型半导体器件的终端设计主要集中在其正面，而背面整体仅为同电位的阳极。然而终端的耐压主要指阳极和阴极之间的电位差，由于垂直型半导体器件的边缘通常不完全耗尽，其正表面的边缘与底部阳极同电位。随着耐压等级的提高终端的尺寸逐渐增大，在垂直型半导体器件总面积一定的情况下其通流区的面积随之减小。
发明内容
为了克服现有技术的缺陷，本发明提供了一种双面终端结构、逆导型半导体器件及其制备方法。
第一方面，本发明中一种双面终端结构的技术方案是：
衬底；
正面终端区，其设置在所述衬底的上表面；
背面终端区，其设置在所述衬底的下表面，该背面终端区包括多个间断的第一导电离子掺杂区。
进一步地，本发明提供的一个优选技术方案为：
所述背面终端区与所述衬底的元胞区电隔离。
进一步地，本发明提供的一个优选技术方案为：
所述第一导电离子掺杂区的数量至少为3。
进一步地，本发明提供的一个优选技术方案为：
若所述衬底为N型衬底，则所述第一导电离子掺杂区为P型离子掺杂区；
若所述衬底为P型衬底，则所述第一导电离子掺杂区为N型离子掺杂区。
进一步地，本发明提供的一个优选技术方案为：
所述双面终端结构还包括正面终端结构和背面终端结构。
进一步地，本发明提供的一个优选技术方案为：
所述正面终端结构设置在所述正面终端区，包括场板和/或场限环和/或半绝缘多晶硅薄膜层；
所述背面终端结构设置在所述背面终端区，包括场板和/或场限环和/或半绝缘多晶硅薄膜层。
第二方面，本发明中一种逆导型半导体器件的技术方案是：
所述逆导型半导体器件包括如权利要求1-6任一项所述的双面终端结构。
进一步地，本发明提供的一个优选技术方案为：所述逆导型半导体器件为平面栅双极型晶体管IGBT或沟槽栅双极型晶体管IGBT。
进一步地，本发明提供的一个优选技术方案为：所述逆导型半导体器件为硅基逆导型半导体器件或基于碳化硅的逆导型半导体器件。
进一步地，本发明提供的一个优选技术方案为：所述衬底的上表面还包括有源区，所述衬底的下表面还包括元胞区，所述有源区和元胞区上均淀积有金属层形成金属电极。
第三方面，本发明中一种逆导型半导体器件的制备方法的技术方案是：
所述制备方法包括：
在衬底的上表面形成有源区和正面终端区，在其下表面形成元胞区和背面终端区；
分别在所述有源区和元胞区上淀积金属层，形成金属电极。
进一步地，本发明提供的一个优选技术方案为：
所述在衬底的上表面形成有源区和正面终端区包括：
顺次对所述衬底的上表面涂覆光刻胶、曝光和显影形成有源区导电离子注入窗口和正面终端区导电离子注入窗口；通过所述有源区导电离子注入窗口和正面终端区导电离子注入窗口同时向所述衬底注入或扩散第一导电离子，并去除光刻胶；
所述在衬底的下表面形成元胞区和背面终端区包括：
顺次对所述衬底的下表面涂覆光刻胶、曝光和显影形成多个元胞区导电离子注入窗口和多个背面终端区导电离子注入窗口；通过所述元胞区导电离子注入窗口和背面终端区导电离子注入窗口向所述衬底注入第一导电离子，并去除光刻胶。
进一步地，本发明提供的一个优选技术方案为：
若所述衬底为N型衬底，则所述第一导电离子为P型导电离子；
若所述衬底为P型衬底，则所述第一导电离子为N型导电离子。
进一步地，本发明提供的一个优选技术方案为：
所述在衬底的上表面形成正面终端区之后包括：
在所述正面终端区上淀积场板和/或场限环和/或半绝缘多晶硅薄膜层。
进一步地，本发明提供的一个优选技术方案为：
所述在衬底的下表面形成背面终端区之后包括：
在所述背面终端区上淀积场板和/或场限环和/或半绝缘多晶硅薄膜层。
与最接近的现有技术相比，本发明的有益效果是：
1、本发明提供的一种双面终端结构，其为由正面终端区和背面终端区构成的双面终端结构，使得半导体器件在面积一定的情况下提高了终端结构的耐压能力，提高终端结构的效率；
2、本发明提供的一种逆导型半导体器件，该逆导型半导体器件采用前述的双面终端结构，使其形成具备双面终端结构的逆导型半导体器件，其背面终端结构与背面元胞区的掺杂具有一定的工艺兼容性。
3、本发明提供的一种逆导型半导体器件制备方法，可以在衬底的上下表面分别形成正面终端区和背面终端区，使得逆导型半导体器件具备双面终端结构。
附图说明
图1：本发明实施例中一种逆导型双极型晶体管IGBT结构示意图；
其中，101：发射极；102：栅极；103：集电极；104：正面终端结构；105：N型衬底；106：有源区P阱；107：P+阱；108：N+阱；109：P+阱。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面对本发明实施例提供的一种双面终端结构进行说明。
本实施例中双面终端结构为逆导型半导体器件的终端结构，包括衬底、正面终端区和背面终端区。其中，
正面终端区，其设置在衬底的上表面。
背面终端区，其设置在衬底的下表面，该背面终端区包括多个间断的第一导电离子掺杂区。
本实施例中双面终端结构为由正面终端区和背面终端区构成的双面终端结构，使得半导体器件的阳极和阴极之间的电位差保持稳定。
进一步地，本实施例中背面终端区可以采用下述结构。
本实施例中背面终端区与衬底的元胞区电隔离，即半导体器件的金属电极只覆盖在元胞区上。同时，背面终端区包括至少3个第一导电离子掺杂区。其中：
若衬底为N型衬底，则第一导电离子掺杂区为P型离子掺杂区。
若衬底为P型衬底，则第一导电离子掺杂区为N型离子掺杂区。
进一步地，本实施例中双面终端结构还包括下述结构。
本实施例中双面终端结构可以包括正面终端结构和背面终端结构，其中：
正面终端结构设置在正面终端区上，可以包括场板和/或场限环和/或半绝缘多晶硅薄膜层。
背面终端结构设置在背面终端区上，可以包括场板和/或场限环和/或半绝缘多晶硅薄膜层。
基于上述双面终端结构类型，本发明还提供了两个终端结构的实施例，具体为：
实施例1
本实施例中终端结构正面终端区和背面终端区，其中正面终端区上设置正面终端结构，该正面终端结构可以采用平面终端结结构、带浮空场环的平面结结构、带场板的平面结结构、带场板与场环的平面结结构、结终端扩展结构或半绝缘多晶硅结构。
实施例2
本实施例中终端结构正面终端区和背面终端区，其中正面终端区上设置正面终端结构，背面终端区上设置背面终端结构。其中正面终端结构可以采用平面终端结结构、带浮空场环的平面结结构、带场板的平面结结构、带场板与场环的平面结结构、结终端扩展结构或半绝缘多晶硅结构，背面终端结构也可以采用平面终端结结构、带浮空场环的平面结结构、带场板的平面结结构、带场板与场环的平面结结构、结终端扩展结构或半绝缘多晶硅结构。
下面对本发明实施例提供的一种逆导型半导体器件进行说明：本实施例中逆导型半导体器件包括上述的双面终端结构，使其形成具备双面终端结构的逆导型半导体器件，提高了工作可靠性。其中，衬底的上表面还包括有源区，衬底的下表面还包括元胞区，有源区和元胞区上均淀积有金属层形成金属电极。本实施例中逆导型半导体器件可以采用硅基逆导型半导体器件，也可以采用基于碳化硅的逆导型半导体器件。
图1为本发明实施例中一种逆导型双极型晶体管IGBT结构示意图，如图所示，本实施例中：
逆导型IGBT的有源区包括有源区P阱106、P+阱107和N+阱108，元胞区包括多个间断的P+阱109。其中，发射极101和栅极102淀积在有源区上，集电极103淀积在元胞区上。
逆导型双极型晶体管IBGT的终端区包括正面终端区和背面终端区。其中，正面终端区上设置有正面终端结构104，背面终端区包括多个间断的P+阱109。
同时，本实施例中逆导型双极型晶体管IGBT可以为平面栅双极型晶体管IGBT，也可以为沟槽栅双极型晶体管IGBT。
下面对本发明实施例提供的一种逆导型半导体器件的制备方法进行说明。
本实施例中可以按照下述步骤制备逆导型半导体器件，具体为：
1、在衬底的上表面形成有源区和正面终端区。
2、在衬底的下表面形成元胞区和背面终端区。
3、分别在有源区和元胞区上淀积金属层，形成金属电极。
进一步地，本实施例中步骤1可以按照下述步骤实施。
(1)顺次对衬底的上表面涂覆光刻胶、曝光和显影形成有源区导电离子注入窗口和正面终端区导电离子注入窗口。
(2)通过有源区导电离子注入窗口和正面终端区导电离子注入窗口向衬底注入第一导电离子，并去除光刻胶，形成有源区和正面终端区。本实施例中若衬底为N型衬底，则第一导电离子为P型导电离子；若衬底为P型衬底，则第一导电离子为N型导电离子。
进一步地，本实施例中步骤2可以按照下述步骤实施。
(1)顺次对衬底的下表面涂覆光刻胶、曝光和显影形成多个元胞区导电离子注入窗口和多个背面终端区导电离子注入窗口。
(2)通过元胞区导电离子注入窗口和背面终端区导电离子注入窗口向衬底同时注入或扩散第一导电离子，并去除光刻胶，形成元胞区和背面终端区，即元胞区和背面终端区的掺杂工艺可以兼容经过同一工艺步骤实现。本实施例中若衬底为N型衬底，则第一导电离子为P型导电离子；若衬底为P型衬底，则第一导电离子为N型导电离子。
本实施例中可以通过元胞区导电离子注入窗口和背面终端区导电离子注入窗口同时向衬底注入或扩散第一导电离子，从而增加制备方法的可行性和可靠性。
进一步地，本实施例中步骤3可以按照下述步骤所述。
(1)在衬底的上表面正面淀积硼磷硅玻璃薄膜层BPSG，并对硼磷硅玻璃薄膜层BPSG进行光刻和刻蚀形成引线孔。
(2)在硼磷硅玻璃薄膜层BPSG及其所在平面上淀积第一金属层，该第一金属层向下填入引线孔且与有源区接触。
(3)对第一金属层进行光刻和刻蚀形成焊接窗口，并形成金属电极。
(4)在元胞区淀积第二金属层形成金属电极。
进一步地，本实施例中制备逆导型半导体器件还可以包括下述步骤。
(1)在衬底的上表面形成正面终端区之后，可以在正面终端区上淀积场板和/或场限环和/或半绝缘多晶硅薄膜层，形成正面终端结构。
(2)在衬底的下表面形成背面终端区之后，可以在背面终端区上淀积场板和/或场限环和/或半绝缘多晶硅薄膜层，形成背面终端结构。
本实施例中在制备逆导型半导体器件的元胞区和背面终端区时可以通过对衬底掺杂同时形成元胞区和背面终端区，提高制备效率和可靠性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (14)
1.一种双面终端结构，其特征在于，所述双面终端结构包括：
衬底；
正面终端区，其设置在所述衬底的上表面；
背面终端区，其设置在所述衬底的下表面，该背面终端区包括多个间断的第一导电离子掺杂区。
2.如权利要求1所述的一种双面终端结构，其特征在于，
所述背面终端区与所述衬底的元胞区电隔离。
3.如权利要求1所述的一种双面终端结构，其特征在于，
所述第一导电离子掺杂区的数量至少为3。
4.如权利要求1所述的一种双面终端结构，其特征在于，
若所述衬底为N型衬底，则所述第一导电离子掺杂区为P型离子掺杂区；
若所述衬底为P型衬底，则所述第一导电离子掺杂区为N型离子掺杂区。
5.如权利要求1所述的一种双面终端结构，其特征在于，
所述双面终端结构还包括正面终端结构和背面终端结构；
所述正面终端结构设置在所述正面终端区，包括场板和/或场限环和/或半绝缘多晶硅薄膜层；
所述背面终端结构设置在所述背面终端区，包括场板和/或场限环和/或半绝缘多晶硅薄膜层。
6.一种逆导型半导体器件，其特征在于，所述逆导型半导体器件包括如权利要求1-5任一项所述的双面终端结构。
7.如权利要求6所述的一种逆导型半导体器件，其特征在于，所述逆导型半导体器件为平面栅双极型晶体管IGBT或沟槽栅双极型晶体管IGBT。
8.如权利要求6所述的一种逆导型半导体器件，其特征在于，所述逆导型半导体器件为硅基逆导型半导体器件或基于碳化硅的逆导型半导体器件。
9.如权利要求6所述的一种逆导型半导体器件，其特征在于，所述衬底的上表面还包括有源区，所述衬底的下表面还包括元胞区，所述有源区和元胞区上均淀积有金属层形成金属电极。
10.一种逆导型半导体器件的制备方法，其特征在于，所述制备方法包括：
在衬底的上表面形成有源区和正面终端区，在其下表面形成元胞区和背面终端区；
分别在所述有源区和元胞区上淀积金属层，形成金属电极。
11.如权利要求10所述的一种逆导型半导体器件的制备方法，其特征在于，
所述在衬底的上表面形成有源区和正面终端区包括：
顺次对所述衬底的上表面涂覆光刻胶、曝光和显影形成有源区导电离子注入窗口和正面终端区导电离子注入窗口；通过所述有源区导电离子注入窗口和正面终端区导电离子注入窗口向所述衬底注入第一导电离子，并去除光刻胶；
所述在衬底的下表面形成元胞区和背面终端区包括：
顺次对所述衬底的下表面涂覆光刻胶、曝光和显影形成多个元胞区导电离子注入窗口和多个背面终端区导电离子注入窗口；通过所述元胞区导电离子注入窗口和背面终端区导电离子注入窗口向所述衬底同时注入或扩散第一导电离子，并去除光刻胶。
12.如权利要求11所述的一种逆导型半导体器件的制备方法，其特征在于，
若所述衬底为N型衬底，则所述第一导电离子为P型导电离子；
若所述衬底为P型衬底，则所述第一导电离子为N型导电离子。
13.如权利要求10所述的一种逆导型半导体器件的制备方法，其特征在于，
所述在衬底的上表面形成正面终端区之后包括：
在所述正面终端区上淀积场板和/或场限环和/或半绝缘多晶硅薄膜层。
14.如权利要求10所述的一种逆导型半导体器件的制备方法，其特征在于，
所述在衬底的下表面形成背面终端区之后包括：
在所述背面终端区上淀积场板和/或场限环和/或半绝缘多晶硅薄膜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611026227.9A CN106783984B (zh) | 2016-11-22 | 2016-11-22 | 一种双面终端结构、逆导型半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611026227.9A CN106783984B (zh) | 2016-11-22 | 2016-11-22 | 一种双面终端结构、逆导型半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783984A true CN106783984A (zh) | 2017-05-31 |
| CN106783984B CN106783984B (zh) | 2021-12-03 |
Family
ID=58970443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611026227.9A Active CN106783984B (zh) | 2016-11-22 | 2016-11-22 | 一种双面终端结构、逆导型半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783984B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107342330A (zh) * | 2017-06-23 | 2017-11-10 | 北京工业大学 | 一种高压快恢复二极管结构 |
| CN109004024A (zh) * | 2018-07-02 | 2018-12-14 | 全球能源互联网研究院有限公司 | 一种半导体器件及其制作方法 |
| CN112133742A (zh) * | 2020-10-29 | 2020-12-25 | 西安众力为半导体科技有限公司 | 一种igbt器件背面保护环结构 |
| WO2021217953A1 (zh) * | 2020-04-28 | 2021-11-04 | 南京芯长征科技有限公司 | 低成本高性能沟槽型功率半导体器件及其制备方法 |
| WO2024037274A1 (zh) * | 2022-08-15 | 2024-02-22 | 重庆万国半导体科技有限公司 | 一种具有反向导通特性的igbt器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183891A (ja) * | 2003-12-19 | 2005-07-07 | Success International Kk | 双方向ブロック型プレーナデバイスの構造と製法 |
| CN104282741A (zh) * | 2013-07-05 | 2015-01-14 | 无锡华润上华半导体有限公司 | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 |
| US20150171199A1 (en) * | 2013-12-17 | 2015-06-18 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
-
2016
- 2016-11-22 CN CN201611026227.9A patent/CN106783984B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183891A (ja) * | 2003-12-19 | 2005-07-07 | Success International Kk | 双方向ブロック型プレーナデバイスの構造と製法 |
| CN104282741A (zh) * | 2013-07-05 | 2015-01-14 | 无锡华润上华半导体有限公司 | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 |
| US20150171199A1 (en) * | 2013-12-17 | 2015-06-18 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107342330A (zh) * | 2017-06-23 | 2017-11-10 | 北京工业大学 | 一种高压快恢复二极管结构 |
| CN107342330B (zh) * | 2017-06-23 | 2021-07-23 | 北京工业大学 | 一种高压快恢复二极管结构 |
| CN109004024A (zh) * | 2018-07-02 | 2018-12-14 | 全球能源互联网研究院有限公司 | 一种半导体器件及其制作方法 |
| WO2021217953A1 (zh) * | 2020-04-28 | 2021-11-04 | 南京芯长征科技有限公司 | 低成本高性能沟槽型功率半导体器件及其制备方法 |
| CN112133742A (zh) * | 2020-10-29 | 2020-12-25 | 西安众力为半导体科技有限公司 | 一种igbt器件背面保护环结构 |
| WO2024037274A1 (zh) * | 2022-08-15 | 2024-02-22 | 重庆万国半导体科技有限公司 | 一种具有反向导通特性的igbt器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783984B (zh) | 2021-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102867846B (zh) | 半导体器件 | |
| CN106783984A (zh) | 一种双面终端结构、逆导型半导体器件及其制备方法 | |
| CN105742346B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN102569297B (zh) | 制备准谐振变换器的单片igbt和二极管结构及方法 | |
| CN103887331B (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN109585529A (zh) | 半导体装置及其制造方法 | |
| CN105870180B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| CN105870179A (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN109166917B (zh) | 一种平面型绝缘栅双极晶体管及其制备方法 | |
| CN102969245A (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
| CN106601826A (zh) | 一种快恢复二极管及其制作方法 | |
| WO2021010000A1 (ja) | 半導体装置 | |
| CN116153991A (zh) | 一种双沟槽栅rc-igbt及其制备方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN104638024A (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN110137250A (zh) | 一种具有超低导通压降的高速igbt器件 | |
| CN103199018B (zh) | 场阻断型半导体器件的制造方法和器件结构 | |
| CN116504817B (zh) | 开关速度快且损耗低的rc-igbt结构及其制备方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN209216985U (zh) | 高压肖特基二极管 | |
| CN104638021A (zh) | 一种横向恒流二极管及其制造方法 | |
| CN104701355A (zh) | 逆导型igbt半导体器件及制造方法 | |
| CN104332488B (zh) | 半导体器件终端、半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |