CN109004024A - 一种半导体器件及其制作方法 - Google Patents

一种半导体器件及其制作方法 Download PDF

Info

Publication number
CN109004024A
CN109004024A CN201810706963.1A CN201810706963A CN109004024A CN 109004024 A CN109004024 A CN 109004024A CN 201810706963 A CN201810706963 A CN 201810706963A CN 109004024 A CN109004024 A CN 109004024A
Authority
CN
China
Prior art keywords
substrate
well region
trap
conduction type
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810706963.1A
Other languages
English (en)
Inventor
刘江
金锐
崔磊
王耀华
高明超
赵哿
吴鹏飞
张璧君
温家良
潘艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
State Grid Hebei Electric Power Co Ltd
Global Energy Interconnection Research Institute
Original Assignee
State Grid Corp of China SGCC
State Grid Hebei Electric Power Co Ltd
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, State Grid Hebei Electric Power Co Ltd, Global Energy Interconnection Research Institute filed Critical State Grid Corp of China SGCC
Priority to CN201810706963.1A priority Critical patent/CN109004024A/zh
Publication of CN109004024A publication Critical patent/CN109004024A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体器件及其制作方法，该半导体制作方法包括：提供第一衬底；在所述第一衬底的表面形成第一阱区；在所述第一阱区中形成第二阱区；提供第二衬底，所述第二衬底导电类型与所述第一衬底导电类型相同；在所述第二衬底的表面形成第三阱区；将所述第一衬底未形成阱的表面和所述第二衬底未形成阱的表面进行键合。该方法采取背面直接键合的方式，形成高压逆阻IGBT，所形成的器件能够实现高压反向耐压，且制作工艺与传统IGBT制造工艺兼容，工艺简单，可实施性强，克服了现有技术中高压逆阻IGBT制作困难、成本高昂等问题。

Description

一种半导体器件及其制作方法
技术领域
本发明涉及半导体制造技术领域，具体涉及一种半导体器件及其制作方法。
背景技术
双向阻断能力的半导体器件，以IGBT(Insulated Gate Bipolar Transistor)又称作绝缘栅双极型晶体管为主要代表。逆阻型IGBT(Reverse Blocking IGBT,RB-IGBT)是在传统穿通型IGBT基础上演化而来的一种新型的IGBT器件，和传统的IGBT相比，逆阻型IGBT具有反向阻断能力，正、反向均可承受电压，被广泛应用于矩阵变换器、中点箝位拓扑和T型变换器中。
附图1为常见的RB-IGBT结构，现有的RB-IGBT的制作过程为(以附图1RB-IGBT为例)：
在P型衬底1上外延一定厚度的N-外延层2作为N-漂移区；
在该N-漂移区上形成P-阱区3和n+源区4；
在该N-漂移区上通过扩散形成终端结构，所述终端结构包括n+截止环6，p+场限环5和P+隔离沟槽8；
在该RB-IGBT的正面和背面分别形成正面电极7和背面电极(背面电极图中未画出)。
目前常用的制造逆阻型IGBT终端的技术为扩散隔离、沟槽隔离、V型凹槽隔离和混合隔离等，现有的逆阻型IGBT的制作方法中，实现高反向耐压较为困难，而且会造成成本的激增、产品性能的降低。以扩散隔离和沟槽隔离为例，扩散隔离采用硼的深扩散，扩散从正面一直扩散到预定的深度(通常贯穿整个芯片厚度)；沟槽隔离利用沟槽刻蚀形成沟槽，然后以较小的倾斜角进行硼离子注入。但是对于扩散隔离来说，其扩散的深度和时间的平方根呈正比，因此需要很大的热预算(200um深度需扩散约1周)，对于高压器件是不现实的，并且由于横向扩散增加了芯片的尺寸，会造成芯片面积的浪费。沟槽隔离要实现高深宽比刻蚀和侧墙离子注入难度都很大；而且随着电压等级的提升，n漂移区变得越来越厚，工艺难度加大。
发明内容
因此，本发明要解决的技术问题在于提供一种半导体器件及其制作方法，以克服现有技术双向阻断能力的半导体器件中的上述缺陷。
本发明提供一种半导体器件的制作方法，包括：提供第一衬底；在所述第一衬底的表面形成第一阱区；在所述第一阱区中形成第二阱区；提供第二衬底，所述第二衬底导电类型与所述第一衬底导电类型相同；在所述第二衬底的表面形成第三阱区；将所述第一衬底未形成阱的表面和所述第二衬底未形成阱的表面进行键合。
可选地，将所述第一衬底未形成阱的表面和所述第二衬底未形成阱的表面进行键合包括：分别对所述第一衬底和所述第二衬底进行表面清洁处理；在室温下对所述第一衬底未形成阱的表面和所述第二衬底未形成阱的表面进行预键合；在小于1000℃的温度条件下对经过预键合的所述第一衬底和所述第二衬底继续进行键合。
可选地，在300℃～450℃温度条件下对经过预键合的所述第一衬底和所述第二衬底继续进行键合。
可选地，将所述第一衬底未形成阱的表面和所述第二衬底未形成阱的表面进行键合包括：分别对所述第一衬底和所述第二衬底进行表面进行亲水性预处理；在室温下对所述第一衬底和所述第二衬底进行键合；然后对键合后的所述第一衬底和所述第二衬底在1000℃高温下进行退火。
可选地，还包括：在所述第一衬底的非键合表面沉积金属层，并对所述金属层进行图形化，形成第一衬底表面电极；在所述第二衬底的非键合表面沉积金属层，并对所述金属层进行图形化，形成第二衬底电极。
可选地，所述方法还包括：在所述第一衬底的表面形成终端；在所述第二衬底的表面形成终端。
可选地，在所述第一衬底的表面形成终端包括：从所述第一衬底的与所述阱在一侧的表面对所述第一衬底进行离子注入或掺杂，以在所述第一衬底的表面形成与所述第一衬底导电类型相反的多个掺杂区；在所述第二衬底的表面形成终端包括：从所述第二衬底的与所述阱在一侧的表面对所述第二衬底进行离子注入或掺杂，以在所述第二衬底的表面形成与所述第二衬底导电类型相反的多个掺杂区。
可选地，在所述第一衬底的表面形成终端还包括：从所述第一衬底的与所述阱在一侧的表面对所述第一衬底进行离子注入或掺杂，以在所述第一衬底的表面形成与所述第一衬底导电类型相同的多个掺杂区；在所述第二衬底的表面形成终端包括：从所述第二衬底的与所述阱在一侧的表面对所述第二衬底进行离子注入或掺杂，以在所述第二衬底的表面形成与所述第二衬底导电类型相同的多个掺杂区。
本发明还提供一种半导体器件，包括：漂移区，所述漂移区由第一衬底和第二衬底直接键合形成；第一阱区，所述第一阱区至少为两个，所述第一阱区形成在所述漂移区内靠近所述第一衬底表面一侧；第二阱区，所述第二阱区形成在所述第一阱区内，与所述第一阱区导电类型相反；第三阱区，所述第三阱区形成在所述漂移区内靠近所述第二衬底表面一侧。
可选地，还包括：正面终端结构，所述正面终端结构形成在所述漂移区形成有所述第一阱区的表面；背面终端结构，所述背面终端结构形成在所述漂移区形成有所述第三阱区的表面。
本发明提供的逆阻型元胞结构将传统IGBT与传统快恢复二极管(Fast RecoveryDiode，FRD)采取背面直接键合的方式，形成高压逆阻IGBT，所形成的器件能够实现高压反向耐压，且制作工艺与传统IGBT制造工艺兼容，工艺简单，可实施性强，克服了现有技术中高压逆阻IGBT制作困难、成本高昂等问题。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中RB-IGBT的结构示意图；
图2为RB-IGBT耐压电场分布图；
图3为本申请实施例提供的半导体器件的制造方法流程示意图；
图4为本申请实施例提供的半导体器件的结构示意图；
图5为本申请又一实施例提供的半导体器件的结构示意图；。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
正如背景技术部分所述，现有技术中比较难形成高压RB-IGBT。发明人研究发现，在RB-IGBT正反向耐压下，均呈现三角形电场，如附图2所示，附图2示意出了RB-IGBT的双向耐压电场分布示意图。其中，Y轴是漂移区的横向宽度，X轴是耐压电场强度，三角形的斜线表示N-阱区的掺杂浓度；其中实线三角形是反向耐压时的RB-IGBT耐压电场分布图，虚线三角形是正向耐压时RB-IGBT的耐压电场分布图，Y轴的指向是从pn结处向漂移区延伸，因此，对于正向耐压情况下和方向耐压情况下，图2中Y轴的零点是不同的位置。
下面结合附图1进行说明，对于正向耐压情况，X轴是从图1中P-阱区3和N-漂移层2形成的PN结处指向漂移层2内，即，正向耐压的电场在pn结处最大，N-漂移层2的电场强度逐渐减小；对于反向耐压情况，X轴是从图1中背面P阱1和N-漂移层2形成的PN结处指向漂移层2，即反向耐压的电场在pn结处最大，N-漂移层2的电场强度逐渐减小；由此可知，RB-IGBT耐压由N-区的掺杂和厚度决定，N-漂移区的厚度越大，其耐压越大。由泊松方程dE/dx＝(qND)/ε可知，通过增加N-漂移区的厚度和降低掺杂浓度能够相应提高RB-IGBT的耐压能力，但是现有的RB-IGBT的制作中，常规的N-区无法做到足够的厚度，而且一定厚度下N-区的掺杂其掺杂的性能也无法保证。然而若是通过将形成有IGBT上表面图形的N-区和形成有FRD上表面图形的N-区键合在一起，则即可以实现RB-IGBT结构，又可以获得较高的反向高压。
基于上述研究的基础上，本发明实施例提供一种逆阻型绝缘栅双极晶体管的制作方法，该方法不仅适用于高压逆阻型IGBT，也适用于双向阻断能力的半导体器件，适用于SiC、GaN等不同材料。
图3示意出该方法的流程示意图，如图3所示，该方法包括如下步骤：
S01、提供第一衬底。
该衬底可以选择均匀掺杂的N型单晶硅片，该步骤实际上是漂移区的制备，可以根据不同的电流或电压设计，可以选择具有不同电阻率的漂移区。
S02、在该第一衬底的表面形成第一阱区。
该步骤实际上是形成IGBT基区的过程。具体可以通过对该N型单晶硅片衬底进行P阱光刻、P阱硼离子注入和退火工艺形成有源区P阱区掺杂结构。该区域也可以采取离子掺杂的过程形成，使用的离子也可以根据实际需要进行替换。
S03、在该第一阱区中形成第二阱区。
该步骤实际上是形成IGBT结构源区的过程。具体可以通过进行N区光刻，N区的砷离子注入形成有源区N区掺杂结构。具体操作过程中，该区域也可以采取离子掺杂的过程形成，使用的离子也可以根据实际需要进行替换。
S04、提供第二衬底。
该第二衬底与该第一衬底材料相同，导电类型相同。
S05、在该第二衬底的表面形成第三阱区。
通过光刻在该第二衬底的表面形成窗口，然后进行离子沉积，如硼离子沉积，形成P型区。该区域实际上相当于FRD正面结构的阳极层。
S06、将所述第一衬底未形成阱的表面和所述第二衬底未形成阱的表面进行键合。具体操作中，该键合可以通过直接键合形成。
该实施例的方法采取背面直接键合的方式形成RB-IGBT，所形成的器件能够实现高压反向耐压，且制作工艺与传统IGBT制造工艺兼容，工艺简单，可实施性强，克服了现有技术中高压逆阻IGBT制作困难、
作为本实施例进一步实施例，步骤S06可以通过硅片直接键合技术(SiliconDirect Bonding)(简称SDB)形成，具体来说，包括如下步骤：
S1a、分别对所述第一衬底和所述第二衬底进行表面清洁处理。
在具体应用中，也可以根据实际需要对所述第一衬底和/或第二衬底进行减薄处理。
S1b、在室温下对所述第一衬底未形成阱的表面和所述第二衬底未形成阱的表面进行预键合。
S1c、在小于1000℃的温度条件下对经过预键合的所述第一衬底和所述第二衬底继续进行键合。
可选地，基于考虑表面金属电极，尤其是正面金属电极(通常是Al)的熔点，步骤S1c的温度优选在300℃-450℃，以保证键合效果的同时，对器件表面金属电极也能够得到保护。
作为该实施例的进一步实施例，步骤S06也可以通过二次直接键合技术来实现，包括如下步骤：
S2a、分别对所述第一衬底和所述第二衬底进行表面进行亲水性预处理；在室温下对所述第一衬底和所述第二衬底进行键合；
S2b、然后对键合后的所述第一衬底和所述第二衬底在1000℃左右高温下进行退火。
若使用此方法，由于需要在1000℃左右的高温下进行退火，因此，可以考虑在键合完成以后，再在器件表面制作表面金属电极。
作为该实施例进一步实施例，还包括步骤：
在所述第一衬底的非键合表面沉积金属层，并对所述金属层进行图形化，形成第一衬底表面电极；以及在所述第二衬底的非键合表面沉积金属层，并对所述金属层进行图形化，形成第二衬底电极。
具体操作中，该第一衬底表面电极和该第二衬底表面电极的形成可以在键合步骤之前，也可以在键合步骤之后完成。
作为该实施例进一步实施例，还包括步骤：在所述第一衬底的表面形成终端；在所述第二衬底的表面形成终端。
具体地，该终端形成的方法可以与常规的终端形成方法相同。即：
从所述第一衬底的与所述阱在一侧的表面对所述第一衬底进行离子注入或掺杂，以在所述第一衬底的表面形成与所述第一衬底导电类型相反的多个掺杂区；在所述第二衬底的表面形成终端包括：从所述第二衬底的与所述阱在一侧的表面对所述第二衬底进行离子注入或掺杂，以在所述第二衬底的表面形成与所述第二衬底导电类型相反的多个掺杂区。从所述第一衬底的与所述阱在一侧的表面对所述第一衬底进行离子注入或掺杂，以在所述第一衬底的表面形成与所述第一衬底导电类型相同的多个掺杂区；在所述第二衬底的表面形成终端包括：从所述第二衬底的与所述阱在一侧的表面对所述第二衬底进行离子注入或掺杂，以在所述第二衬底的表面形成与所述第二衬底导电类型相同的多个掺杂区。
本发明实施例还提供一种半导体器件，该器件包括双向阻断能力的半导体器件，如IGBT结构。图4示意出了该器件的结构示意图，如图4所示，该器件包括漂移区9、第一阱区10、第二阱区11、第三阱区12，其中，所述漂移区9由第一衬底和第二衬底直接键合形成；第一阱区10，所述第一阱区至少为两个，所述第一阱区形成在所述漂移区内靠近所述第一衬底表面一侧；第二阱区11，所述第二阱区形成在所述第一阱区内，与所述第一阱区导电类型相反；第三阱区12，所述第三阱区形成在所述漂移区内靠近所述第二衬底表面一侧。
该实施例的结构能够形成较大厚度的N-区，所形成的器件能够实现高压反向耐压，且制作工艺与传统IGBT制造工艺兼容，工艺简单，可实施性强，克服了现有技术中高压逆阻IGBT制作困难、成本高昂等问题。
进一步的，该实施例的结构还包括正面终端结构，所述正面终端结构形成在所述漂移区形成有所述第一阱区的表面；背面终端结构，所述背面终端结构形成在所述漂移区形成有所述第三阱区的表面。
其中正面终端结构可以包括多个p+场限环13，n+截止环14；背面终端结构可以包括多个p+场限环15和n+截止环16。该终端结构可以在终端面积一定的情况下提高终端的整体耐压，提高终端结构的效率。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，包括：
提供第一衬底；
在所述第一衬底的表面形成第一阱区；
在所述第一阱区中形成第二阱区；
提供第二衬底，所述第二衬底导电类型与所述第一衬底导电类型相同；
在所述第二衬底的表面形成第三阱区；
将所述第一衬底未形成阱的表面和所述第二衬底未形成阱的表面进行键合。
2.根据权利要求1所述的制作方法，其特征在于，将所述第一衬底未形成阱的表面和所述第二衬底未形成阱的表面进行键合包括：
分别对所述第一衬底和所述第二衬底进行表面清洁处理；
在室温下对所述第一衬底未形成阱的表面和所述第二衬底未形成阱的表面进行预键合；
在小于1000℃的温度条件下对经过预键合的所述第一衬底和所述第二衬底继续进行键合。
3.根据权利要求2所述的制作方法，其特征在于，在300℃～450℃温度条件下对经过预键合的所述第一衬底和所述第二衬底继续进行键合。
4.根据权利要求1所述的制作方法，其特征在于，将所述第一衬底未形成阱的表面和所述第二衬底未形成阱的表面进行键合包括：
分别对所述第一衬底和所述第二衬底进行表面进行亲水性预处理；在室温下对所述第一衬底和所述第二衬底进行键合；
然后对键合后的所述第一衬底和所述第二衬底在1000℃高温下进行退火。
5.根据权利要求1所述的制作方法，其特征在于，还包括：
在所述第一衬底的非键合表面沉积金属层，并对所述金属层进行图形化，形成第一衬底表面电极；
在所述第二衬底的非键合表面沉积金属层，并对所述金属层进行图形化，形成第二衬底电极。
6.根据权利要求1所述的制作方法，其特征在于，所述方法还包括：
在所述第一衬底的表面形成终端；
在所述第二衬底的表面形成终端。
7.根据权利要求6所述的制作方法，其特征在于，在所述第一衬底的表面形成终端包括：从所述第一衬底的与所述阱在一侧的表面对所述第一衬底进行离子注入或掺杂，以在所述第一衬底的表面形成与所述第一衬底导电类型相反的多个掺杂区；在所述第二衬底的表面形成终端包括：从所述第二衬底的与所述阱在一侧的表面对所述第二衬底进行离子注入或掺杂，以在所述第二衬底的表面形成与所述第二衬底导电类型相反的多个掺杂区。
8.根据权利要求7所述的制作方法，其特征在于，在所述第一衬底的表面形成终端还包括：从所述第一衬底的与所述阱在一侧的表面对所述第一衬底进行离子注入或掺杂，以在所述第一衬底的表面形成与所述第一衬底导电类型相同的多个掺杂区；在所述第二衬底的表面形成终端包括：从所述第二衬底的与所述阱在一侧的表面对所述第二衬底进行离子注入或掺杂，以在所述第二衬底的表面形成与所述第二衬底导电类型相同的多个掺杂区。
9.一种半导体器件，其特征在于，包括：
漂移区，所述漂移区由第一衬底和第二衬底直接键合形成；
第一阱区，所述第一阱区至少为两个，所述第一阱区形成在所述漂移区内靠近所述第一衬底表面一侧；
第二阱区，所述第二阱区形成在所述第一阱区内，与所述第一阱区导电类型相反；
第三阱区，所述第三阱区形成在所述漂移区内靠近所述第二衬底表面一侧。
10.根据权利要求9所述的半导体器件，其特征在于，还包括：
正面终端结构，所述正面终端结构形成在所述漂移区形成有所述第一阱区的表面；
背面终端结构，所述背面终端结构形成在所述漂移区形成有所述第三阱区的表面。
CN201810706963.1A 2018-07-02 2018-07-02 一种半导体器件及其制作方法 Pending CN109004024A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810706963.1A CN109004024A (zh) 2018-07-02 2018-07-02 一种半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810706963.1A CN109004024A (zh) 2018-07-02 2018-07-02 一种半导体器件及其制作方法

Publications (1)

Publication Number Publication Date
CN109004024A true CN109004024A (zh) 2018-12-14

Family

ID=64601759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810706963.1A Pending CN109004024A (zh) 2018-07-02 2018-07-02 一种半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN109004024A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133742A (zh) * 2020-10-29 2020-12-25 西安众力为半导体科技有限公司 一种igbt器件背面保护环结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066542A (en) * 1998-02-03 2000-05-23 Siemens Aktiengesellschaft Method for the manufacture of a power semiconductor component
CN106033771A (zh) * 2015-03-19 2016-10-19 江苏物联网研究发展中心 Igbt器件及其制作方法
CN106783984A (zh) * 2016-11-22 2017-05-31 全球能源互联网研究院 一种双面终端结构、逆导型半导体器件及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066542A (en) * 1998-02-03 2000-05-23 Siemens Aktiengesellschaft Method for the manufacture of a power semiconductor component
CN106033771A (zh) * 2015-03-19 2016-10-19 江苏物联网研究发展中心 Igbt器件及其制作方法
CN106783984A (zh) * 2016-11-22 2017-05-31 全球能源互联网研究院 一种双面终端结构、逆导型半导体器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133742A (zh) * 2020-10-29 2020-12-25 西安众力为半导体科技有限公司 一种igbt器件背面保护环结构

Similar Documents

Publication Publication Date Title
US20070018179A1 (en) Vertical conducting power semiconducting devices made by deep reactive ion etching
CN104051540B (zh) 超级结器件及其制造方法
CN105981173B (zh) 半导体装置以及半导体装置的制造方法
CN103531450B (zh) 用于形成横向变化掺杂浓度的方法和半导体器件
KR20100128303A (ko) 실리콘 카바이드 디바이스를 위한 이중 가드 링 에지 종단 및 이를 포함하는 실리콘 카바이드 디바이스를 제조하는 방법
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN109872974A (zh) 具有集成pn二极管温度传感器的半导体器件
JP2018110165A (ja) 半導体装置および半導体装置の製造方法
US20060068571A1 (en) Semiconductor device having multiple-zone junction termination extension, and method for fabricating the same
US8993426B2 (en) Semiconductor device with junction termination extension structure on mesa and method of fabricating the same
EP2897159B1 (en) High-voltage super-junction igbt manufacturing method
TWI543243B (zh) Method for manufacturing silicon carbide semiconductor device
SE1150386A1 (sv) Bipolär transistor av kiselkarbid med förbättrad genombrottsspänning
CN107393814A (zh) 一种mos功率器件及其制备方法
CN110534559A (zh) 一种碳化硅半导体器件终端及其制造方法
CN109004024A (zh) 一种半导体器件及其制作方法
CN104795452A (zh) 肖特基整流器及其制作方法
CN111354793A (zh) 场效应晶体管及制备方法、电子设备
CN111081758A (zh) 降低导通电阻的SiC MPS结构及制备方法
WO2020051806A1 (zh) 半导体器件及其制备方法
CN106098561A (zh) 一种mosfet器件的制造方法及其器件
CN106409675A (zh) 耗尽型功率晶体管的制造方法
CN102214561A (zh) 超级结半导体器件及其制造方法
CN109065637A (zh) 一种沟槽肖特基势垒二极管及其制造方法
JP7107284B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181214

RJ01 Rejection of invention patent application after publication