CN104282741A - 场截止型反向导通绝缘栅双极型晶体管及其制造方法 - Google Patents

场截止型反向导通绝缘栅双极型晶体管及其制造方法 Download PDF

Info

Publication number
CN104282741A
CN104282741A CN201310283363.6A CN201310283363A CN104282741A CN 104282741 A CN104282741 A CN 104282741A CN 201310283363 A CN201310283363 A CN 201310283363A CN 104282741 A CN104282741 A CN 104282741A
Authority
CN
China
Prior art keywords
type
back side
substrate
bipolar transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310283363.6A
Other languages
English (en)
Other versions
CN104282741B (zh
Inventor
张硕
芮强
邓小社
王根毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201310283363.6A priority Critical patent/CN104282741B/zh
Publication of CN104282741A publication Critical patent/CN104282741A/zh
Application granted granted Critical
Publication of CN104282741B publication Critical patent/CN104282741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Abstract

本发明公开了一种FS型RC-IGBT，包括终端结构和有源区，场截止型反向导通绝缘栅双极型晶体管的衬底为N型衬底，衬底的背面设有N型的电场终止层，电场终止层背离衬底的一面设有背面N型结构和背面P型结构，背面N型结构被背面P型结构分隔成多个相互分离的区域，背面N型结构的掺杂浓度大于电场终止层的掺杂浓度，背面N型结构和背面P型结构的表面设有背面金属层；只有有源区内形成有背面N型结构。本发明还涉及一种FS型RC-IGBT的制造方法。本发明终端结构内无背面N型结构，二极管导通时只有少部分空穴流过终端结构内的漂移区，减小了内置二极管恢复时恢复电流的大小，改善了二极管的反向恢复能力。

Description

场截止型反向导通绝缘栅双极型晶体管及其制造方法
技术领域
本发明涉及半导体器件的制造方法，特别是涉及一种场截止型反向导通绝缘栅双极型晶体管，还涉及一种场截止型反向导通绝缘栅双极型晶体管的制造方法。
背景技术
绝缘栅双极型晶体管（IGBT）一般采用反向并联续流二极管的方式使用。但这种方式一方面浪费封装面积，另一方面由于寄生电感等寄生效应的存在，并联额外增加了功耗。因此，将IGBT与二极管集成在同一个芯片的技术日益受到重视。
传统的反向导通绝缘栅双极型晶体管（RC-IGBT）结构背面N+型和P+型遍布整个IGBT背面区域。二极管导通时由正极（IGBT发射极）注入的大量空穴，一部分通过终端部分的N-漂移区进入到阴极。当二极管反向恢复时，存储于终端下方部分的空穴无法空过迅速消失，必须通过辐照等载流子寿命控制技术来改善二极管的恢复特性。
发明内容
基于此，为了解决传统的反向导通绝缘栅双极型晶体管反向恢复特性较差的问题，有必要提供一种场截止型反向导通绝缘栅双极型晶体管。
一种场截止型反向导通绝缘栅双极型晶体管，包括外围的终端结构和被所述终端结构包围的有源区，所述场截止型反向导通绝缘栅双极型晶体管的衬底为N型衬底，所述衬底的背面设有N型的电场终止层，所述电场终止层背离所述衬底的一面设有背面N型结构和背面P型结构，所述背面N型结构被所述背面P型结构分隔成多个相互分离的区域，所述背面N型结构的掺杂浓度大于所述电场终止层的掺杂浓度，所述背面N型结构和背面P型结构背离所述衬底的表面设有背面金属层；只有所述有源区内形成有所述背面N型结构，所述终端结构内不设置所述背面N型结构。
在其中一个实施例中，所述衬底的正面、终端结构内设有场限环，所述场限环上设有氧化硅层；所述衬底的正面、有源区内设有P阱，所述P阱内设有N型的发射极，所述衬底的正表面设有栅氧化层，所述栅氧化层的表面设有多晶硅栅极，所述多晶硅栅极被所述氧化硅层覆盖，所述P阱上设有发射极金属结构，所述氧化硅层和发射极金属结构上覆盖有钝化层。
在其中一个实施例中，所述电场终止层、背面N型结构、发射极均为N+型，所述背面P型结构是P+型。
在其中一个实施例中，所述背面金属层是铝-钛-镍-银结构。
在其中一个实施例中，所述场截止型反向导通绝缘栅双极型晶体管是平面栅极绝缘栅双极型晶体管。
还有必要提供一种场截止型反向导通绝缘栅双极型晶体管的制造方法。
一种场截止型反向导通绝缘栅双极型晶体管的制造方法，包括下列步骤：步骤A，提供N型衬底，将所述衬底的一面作为背面，在所述背面形成N型的电场终止层；步骤B，进行第一阶段正面工艺；包括在所述场截止型反向导通绝缘栅双极型晶体管的衬底正面外围的终端结构区域形成耐压结构，在被所述终端结构包围的有源区区域的衬底的正表面形成栅氧化层、及形成栅氧化层表面的多晶硅栅极，在衬底的正面、所述有源区区域内形成P阱，在所述P阱内形成N型的发射极，形成覆盖所述衬底的正面和所述多晶硅栅极的氧化硅层；步骤C，在所述电场终止层背离所述衬底的一面形成背面N型结构和背面P型结构；所述背面N型结构只形成于所述有源区区域内，所述背面N型结构被所述背面P型结构分隔成多个相互分离的区域，所述背面N型结构的掺杂浓度大于所述电场终止层的掺杂浓度；步骤D，进行第二阶段正面工艺；包括光刻和刻蚀所述氧化硅层，形成使所述P阱和发射极呈部分露出的接触孔，向所述接触孔内填入发射极金属结构，形成覆盖所述氧化硅层和发射极金属结构的钝化层；步骤E，在所述背面N型结构和背面P型结构背离所述衬底的表面形成背面金属层。
在其中一个实施例中，所述步骤B包括：通过光刻在所述衬底正面注入P型杂质，热扩散后形成场限环作为所述耐压结构；在所述衬底的正面生长场氧化层，并光刻和刻蚀掉所述有源区区域上的场氧化层；在所述衬底的正面生长栅氧化层，并在所述栅氧化层表面形成多晶硅层；光刻和刻蚀去除多余的多晶硅层和栅氧化层，形成多晶硅栅极，并通过自对准注入工艺向所述衬底内离子注入P型杂质，推阱后形成所述P阱；通过光刻工艺选择性的向所述P阱内进行N型离子注入形成所述发射极；淀积氧化物介质层，所述场氧化层和淀积氧化物介质层组成所述覆盖所述衬底的正面和所述多晶硅栅极的所述氧化硅层。
在其中一个实施例中，所述步骤B中在所述衬底的正面生长栅氧化层的步骤是生长600埃～1500埃厚的栅氧化层。
在其中一个实施例中，所述步骤C包括：光刻并注入N型杂质，形成所述背面N型结构；光刻并注入P型杂质，形成所述背面P型结构；所述电场终止层、背面N型结构、发射极均为N+型，所述背面P型结构是P+型。
在其中一个实施例中，所述步骤C之前，还包括在所述氧化硅层上形成正面保护层的步骤；所述步骤C之后，所述步骤D之前，还包括去除所述正面保护层的步骤。
上述场截止型反向导通绝缘栅双极型晶体管，在终端结构内不进行背面N型结构的形成。这样当二极管导通时，只会有很少的一部分空穴流过终端结构内的漂移区，减小了内置二极管恢复时的恢复电流的大小，改善了内置二极管的反向恢复能力。
附图说明
图1是一实施例中场截止型反向导通绝缘栅双极型晶体管终端结构和有源区的俯视示意图；
图2是一实施例中场截止型反向导通绝缘栅双极型晶体管的剖面示意图；
图3是一实施例中场截止型反向导通绝缘栅双极型晶体管的制造方法的流程图；
图4A～4K是一实施例中场截止型反向导通绝缘栅双极型晶体管在制造过程中的剖面示意图；
图5是一实施例中步骤S320的具体流程图。
具体实施方式
为使本发明的目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图1是一实施例中场截止型反向导通绝缘栅双极型晶体管终端结构和有源区的俯视示意图，图2是一实施例中场截止型反向导通绝缘栅双极型晶体管的剖面示意图。场截止型反向导通绝缘栅双极型晶体管包括外围的终端结构200和被终端结构200包围的有源区100。在图2所示实施例中，场截止型反向导通绝缘栅双极型晶体管的衬底为N型衬底。衬底的背面设有N型的电场终止层1（即场截止层），电场终止层1的掺杂浓度大于衬底的掺杂浓度。电场终止层1背离衬底的一面设有背面N型结构10和背面P型结构11，且背面N型结构10仅设于有源区100内，终端结构200内不设置背面N型结构10。背面N型结构10被背面P型结构11分隔成多个相互分离的区域，背面N型结构10的掺杂浓度大于电场终止层1的掺杂浓度。背面N型结构10和背面P型结构11背离衬底的表面设有背面金属层12。在本实施例中，背面金属层12采用Al-Ti-Ni-Ag的结构。
上述场截止型反向导通绝缘栅双极型晶体管，在终端结构200内不进行背面N型结构10的形成。这样当二极管导通时，只会有很少的一部分空穴流过终端结构200内的漂移区，减小了内置二极管恢复时的恢复电流的大小，改善了内置二极管的反向恢复能力。
图2所示实施例是以平面栅极绝缘栅双极型晶体管为例对IGBT的结构进行说明，可以理解的，上述仅于有源区100内形成背面N型结构10的背面结构，同样适用于沟槽（Trench）栅极IGBT。
参照图2，衬底的正面、终端结构200内设有P型的场限环2。场限环2可以设置多个，图2中将其数量进行了省略。场限环2上设有场氧化层14和氧化物介质层7，场氧化层14和氧化物介质层7组成氧化硅层。
衬底的正面、有源区100内设有P阱5，P阱5内设有N型的发射极6。衬底的正表面设有栅氧化层3，栅氧化层3的表面设有多晶硅栅极4，多晶硅栅极4同样被氧化硅层（氧化物介质层7）覆盖。多晶硅栅极4设于相邻的两个P阱5之间，及有源区100和终端结构200交界处的一个P阱5和场限环2之间。P阱5上设有发射极金属结构8，氧化硅层7和发射极金属结构8上覆盖有钝化层9。钝化层9的作用是保护芯片表面不受外界离子污染，在本实施例中钝化层9的材质为SiN。
在图2所示实施例中，电场终止层1、背面N型结构10、发射极6均为N+型，背面P型结构11是P+型。
本发明还提供一种场截止型反向导通绝缘栅双极型晶体管的制造方法，以制造上述的场截止型反向导通绝缘栅双极型晶体管。如图3所示，包括下列步骤：
S310，提供N型衬底，在N型衬底的背面形成N型的电场终止层。
参照图4A，在本实施例中，N+电场终止层1的掺杂浓度大于衬底的掺杂浓度。
S320，进行第一阶段正面工艺。
图4F是步骤S320完成后场截止型反向导通绝缘栅双极型晶体管的剖面示意图。步骤S320具体包括在场截止型反向导通绝缘栅双极型晶体管的衬底正面外围的终端结构200区域形成耐压结构。在被终端结构200包围的有源区100区域的衬底的正表面形成栅氧化层3，及在栅氧化层3表面形成多晶硅栅极4。在衬底的正面、有源区100区域内形成P阱5。在P阱5内形成N型的发射极6。形成覆盖衬底的正面和多晶硅栅极的氧化硅层。氧化硅层由场氧化层14和氧化物介质层7组成。
在图4F所示的实施例中，为了保护圆片（wafer）在进行背面工艺时不损伤其正面结构，在形成氧化硅层后，还包括在氧化硅层上形成正面保护层13的步骤。
S330，在电场终止层背离衬底的一面形成背面N型结构和背面P型结构，背面N型结构只形成于有源区区域内。
图4H是步骤S330完成后场截止型反向导通绝缘栅双极型晶体管的剖面示意图。背面N型结构10只形成于有源区100区域内，背面N型结构10被背面P型结构11分隔成多个相互分离的区域，背面N型结构10的掺杂浓度大于电场终止层1的掺杂浓度。
参照图4I，步骤S330完成后还需要去除正面保护层13。
S340，进行第二阶段正面工艺。
图4K是步骤S340完成后场截止型反向导通绝缘栅双极型晶体管的剖面示意图。第二阶段正面工艺具体包括光刻和刻蚀氧化物介质层7，使P阱5和发射极6呈部分露出形成接触孔，向接触孔内填入发射极金属结构8，然后形成钝化层9。发射极金属结构8设于P阱5上，钝化层9覆盖于氧化硅层和发射极金属结构8上。钝化层9的作用是保护芯片表面不受外界离子污染，在本实施例中钝化层9的材质为SiN。
S350，在背面N型结构和背面P型结构背离衬底的表面形成背面金属层。
步骤S350完成后场截止型反向导通绝缘栅双极型晶体管的剖面示意图如图2所示。在本实施例中，背面金属层12采用Al-Ti-Ni-Ag的结构。
采用上述场截止型反向导通绝缘栅双极型晶体管制造方法制造的器件，在终端结构200内不进行背面N型结构10的形成。这样当二极管导通时，只会有很少的一部分空穴流过终端结构200内的漂移区，减小了内置二极管恢复时的恢复电流的大小，改善了内置二极管的反向恢复能力。
另一方面，传统技术中RC-IGBT的制造工艺，一般在正面工艺完成以后进行两次背面光刻。即先进行一次光刻、注入和扩散形成P+型区域，然后再进行一次光刻、注入和扩散形成N+型区域。由于正面工艺中已完成了金属层的形成，因此后续的退火工艺只能采用较低的温度，难以获得较好的退火效果。
而上述场截止型反向导通绝缘栅双极型晶体管制造方法，采用正面工艺分两步完成的方式，将背面结构的制作提前到正面工艺的金属层（即发射极金属结构8）之前，因此可以在形成发射极金属结构8之前，采用较高的温度进行退火，获得较高的背面注入离子的激活率。
参见图5，在其中一个实施例中，S320具体包括如下的步骤：
S321，通过光刻在衬底正面注入P型杂质，热扩散后形成场限环2作为耐压结构。
本实施例中采用场限环作为耐压结构，在其它实施例中也可以采用场板作为耐压结构，或者场限环+场板的耐压结构，又或者其它的终端耐压结构。
S322，在衬底的正面生长场氧化层14，并光刻和刻蚀掉有源区区域上的场氧化层14。
图4B是步骤S322完成后场截止型反向导通绝缘栅双极型晶体管的剖面示意图。
S323，在衬底的正面生长栅氧化层，并在栅氧化层表面形成多晶硅层。
图4C是步骤S323完成后场截止型反向导通绝缘栅双极型晶体管的剖面示意图。在本实施例中，是通过热氧化生长厚的栅氧化层3，然后在栅氧化层3表面淀积形成多晶硅层4。
S324，光刻和刻蚀去除多余的多晶硅和栅氧化层，形成多晶硅栅极，并向衬底内离子注入P型杂质，推阱后形成P阱。
图4D是步骤S324完成后场截止型反向导通绝缘栅双极型晶体管的剖面示意图。在本实施例中，是通过自对准注入工艺进行离子注入，形成P阱5。
S325，光刻并向P阱内注入N型离子形成发射极。
图4E是步骤S325完成后场截止型反向导通绝缘栅双极型晶体管的剖面示意图。通过光刻形成N+注入窗口后，通过离子注入和推阱形成N+发射极6。
S326，形成覆盖衬底的正面和多晶硅栅极的氧化物介质层。
在本实施例中，是通过淀积形成氧化物介质层7，然后通过炉管的方式形成前述的正面保护层13。因此，圆片的背面同样会形成保护层，需要在进行步骤S330之前将背面的去除掉。
步骤S326完成后执行步骤S330。参见图4G和图4H，在本实施例中，步骤S330是光刻后注入N型杂质形成N+的背面N型结构10；去除光刻胶后再进行一次注入，形成P+的背面P型结构11。可以理解的，在其它实施例中也可以先注入形成背面P型结构11，再注入形成背面N型结构10。
参见图4J，在本实施例中，发射极金属结构8是通过溅射工艺形成，并且需要通过光刻和刻蚀工艺去除部分多余的金属。
参见图4K，在本实施例中，钝化层9是通过化学气相淀积的工艺形成的，并且需要通过光刻和刻蚀出用于引出栅电极和发射极电极的焊盘（PAD）区域（图4K中未示）。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种场截止型反向导通绝缘栅双极型晶体管，包括外围的终端结构和被所述终端结构包围的有源区，所述场截止型反向导通绝缘栅双极型晶体管的衬底为N型衬底，所述衬底的背面设有N型的电场终止层，所述电场终止层背离所述衬底的一面设有背面N型结构和背面P型结构，所述背面N型结构被所述背面P型结构分隔成多个相互分离的区域，所述背面N型结构的掺杂浓度大于所述电场终止层的掺杂浓度，所述背面N型结构和背面P型结构背离所述衬底的表面设有背面金属层；
其特征在于，只有所述有源区内形成有所述背面N型结构，所述终端结构内不设置所述背面N型结构。
2.根据权利要求1所述的场截止型反向导通绝缘栅双极型晶体管，其特征在于，所述衬底的正面、终端结构内设有场限环，所述场限环上设有氧化硅层；
所述衬底的正面、有源区内设有P阱，所述P阱内设有N型的发射极，所述衬底的正表面设有栅氧化层，所述栅氧化层的表面设有多晶硅栅极，所述多晶硅栅极被所述氧化硅层覆盖，所述P阱上设有发射极金属结构，所述氧化硅层和发射极金属结构上覆盖有钝化层。
3.根据权利要求2所述的场截止型反向导通绝缘栅双极型晶体管，其特征在于，所述电场终止层、背面N型结构、发射极均为N+型，所述背面P型结构是P+型。
4.根据权利要求1所述的场截止型反向导通绝缘栅双极型晶体管，其特征在于，所述背面金属层是铝-钛-镍-银结构。
5.根据权利要求1所述的场截止型反向导通绝缘栅双极型晶体管，其特征在于，所述场截止型反向导通绝缘栅双极型晶体管是平面栅极绝缘栅双极型晶体管。
6.一种场截止型反向导通绝缘栅双极型晶体管的制造方法，包括下列步骤：
步骤A，提供N型衬底，将所述衬底的一面作为背面，在所述背面形成N型的电场终止层；
步骤B，进行第一阶段正面工艺；包括在所述场截止型反向导通绝缘栅双极型晶体管的衬底正面外围的终端结构区域形成耐压结构，在被所述终端结构包围的有源区区域的衬底的正表面形成栅氧化层、及形成栅氧化层表面的多晶硅栅极，在衬底的正面、所述有源区区域内形成P阱，在所述P阱内形成N型的发射极，形成覆盖所述衬底的正面和所述多晶硅栅极的氧化硅层；
步骤C，在所述电场终止层背离所述衬底的一面形成背面N型结构和背面P型结构；所述背面N型结构只形成于所述有源区区域内，所述背面N型结构被所述背面P型结构分隔成多个相互分离的区域，所述背面N型结构的掺杂浓度大于所述电场终止层的掺杂浓度；
步骤D，进行第二阶段正面工艺；包括光刻和刻蚀所述氧化硅层，形成使所述P阱和发射极呈部分露出的接触孔，向所述接触孔内填入发射极金属结构，形成覆盖所述氧化硅层和发射极金属结构的钝化层；
步骤E，在所述背面N型结构和背面P型结构背离所述衬底的表面形成背面金属层。
7.根据权利要求6所述的场截止型反向导通绝缘栅双极型晶体管的制造方法，其特征在于，所述步骤B包括：
通过光刻在所述衬底正面注入P型杂质，热扩散后形成场限环作为所述耐压结构；
在所述衬底的正面生长场氧化层，并光刻和刻蚀掉所述有源区区域上的场氧化层；
在所述衬底的正面生长栅氧化层，并在所述栅氧化层表面形成多晶硅层；
光刻和刻蚀去除多余的多晶硅层和栅氧化层，形成多晶硅栅极，并通过自对准注入工艺向所述衬底内离子注入P型杂质，推阱后形成所述P阱；
通过光刻工艺选择性的向所述P阱内进行N型离子注入形成所述发射极；
淀积氧化物介质层，所述场氧化层和淀积氧化物介质层组成所述覆盖所述衬底的正面和所述多晶硅栅极的所述氧化硅层。
8.根据权利要求7所述的场截止型反向导通绝缘栅双极型晶体管的制造方法，其特征在于，所述步骤B中在所述衬底的正面生长栅氧化层的步骤是生长600埃～1500埃厚的栅氧化层。
9.根据权利要求7所述的场截止型反向导通绝缘栅双极型晶体管的制造方法，其特征在于，所述步骤C包括：
光刻并注入N型杂质，形成所述背面N型结构；
光刻并注入P型杂质，形成所述背面P型结构；
所述电场终止层、背面N型结构、发射极均为N+型，所述背面P型结构是P+型。
10.根据权利要求6所述的场截止型反向导通绝缘栅双极型晶体管的制造方法，其特征在于，所述步骤C之前，还包括在所述氧化硅层上形成正面保护层的步骤；所述步骤C之后，所述步骤D之前，还包括去除所述正面保护层的步骤。
CN201310283363.6A 2013-07-05 2013-07-05 场截止型反向导通绝缘栅双极型晶体管及其制造方法 Active CN104282741B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310283363.6A CN104282741B (zh) 2013-07-05 2013-07-05 场截止型反向导通绝缘栅双极型晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310283363.6A CN104282741B (zh) 2013-07-05 2013-07-05 场截止型反向导通绝缘栅双极型晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN104282741A true CN104282741A (zh) 2015-01-14
CN104282741B CN104282741B (zh) 2017-08-11

Family

ID=52257454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310283363.6A Active CN104282741B (zh) 2013-07-05 2013-07-05 场截止型反向导通绝缘栅双极型晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN104282741B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783984A (zh) * 2016-11-22 2017-05-31 全球能源互联网研究院 一种双面终端结构、逆导型半导体器件及其制备方法
CN107910254A (zh) * 2017-09-30 2018-04-13 中国电子科技集团公司第五十五研究所 一种碳化硅场限环终端结构设计方法
CN108039366A (zh) * 2017-10-24 2018-05-15 全球能源互联网研究院 一种绝缘栅双极型晶体管反型mos过渡区结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1367649A2 (en) * 2002-05-17 2003-12-03 Ixys Corporation Power device having electrodes on a top surface thereof
CN102420133A (zh) * 2011-09-30 2012-04-18 上海华虹Nec电子有限公司 Igbt器件的制造方法
CN102479788A (zh) * 2010-11-25 2012-05-30 株式会社电装 半导体器件
CN103065962A (zh) * 2011-10-18 2013-04-24 上海华虹Nec电子有限公司 绝缘栅双极晶体管的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1367649A2 (en) * 2002-05-17 2003-12-03 Ixys Corporation Power device having electrodes on a top surface thereof
CN102479788A (zh) * 2010-11-25 2012-05-30 株式会社电装 半导体器件
CN102420133A (zh) * 2011-09-30 2012-04-18 上海华虹Nec电子有限公司 Igbt器件的制造方法
CN103065962A (zh) * 2011-10-18 2013-04-24 上海华虹Nec电子有限公司 绝缘栅双极晶体管的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783984A (zh) * 2016-11-22 2017-05-31 全球能源互联网研究院 一种双面终端结构、逆导型半导体器件及其制备方法
CN106783984B (zh) * 2016-11-22 2021-12-03 全球能源互联网研究院 一种双面终端结构、逆导型半导体器件及其制备方法
CN107910254A (zh) * 2017-09-30 2018-04-13 中国电子科技集团公司第五十五研究所 一种碳化硅场限环终端结构设计方法
CN107910254B (zh) * 2017-09-30 2020-01-24 中国电子科技集团公司第五十五研究所 一种碳化硅场限环终端结构设计方法
CN108039366A (zh) * 2017-10-24 2018-05-15 全球能源互联网研究院 一种绝缘栅双极型晶体管反型mos过渡区结构及其制作方法

Also Published As

Publication number Publication date
CN104282741B (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
CN104253153A (zh) 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN104253151A (zh) 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN103872144B (zh) 一种软快恢复二极管及其制造方法
CN111430453B (zh) 一种反向恢复特性好的rc-igbt芯片及其制造方法
CN103681318A (zh) 使用硅的选择氧化技术制造结势垒肖特基二极管的方法
CN110875309A (zh) 一种带有内置电流传感器的沟槽igbt器件结构及制作方法
CN103050523B (zh) 绝缘栅双极型晶体管及其制造方法
CN103325839A (zh) 一种mos超势垒整流器件及其制造方法
CN102694033B (zh) 肖特基二极管器件及其制造方法
CN103779415B (zh) 平面型功率mos器件及其制造方法
CN201611658U (zh) 一种深沟槽功率mos器件
CN104282741A (zh) 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN103531620B (zh) 一种基于n型注入层的igbt芯片及其制造方法
CN103337523B (zh) 一种斜沟槽超势垒整流器件及其制造方法
US11430780B2 (en) TVS device and manufacturing method therefor
CN104934470B (zh) 一种igbt芯片及其制造方法
CN201725795U (zh) 三层光罩沟槽mos器件
CN203774332U (zh) 一种igbt芯片
CN203721733U (zh) 平面型功率mos器件
CN105514040A (zh) 集成jfet的ldmos器件及工艺方法
CN101789400A (zh) 一种半导体整流器件的制造方法及所得器件
CN104425247A (zh) 一种绝缘栅双极型晶体管的制备方法
CN102931228B (zh) 逆导igbt器件及制造方法
CN103839985B (zh) 锗硅hbt工艺中的横向寄生pnp器件及制造方法
CN205984999U (zh) 带静电放电保护二极管结构的功率晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Deng Xiaoshe

Inventor after: Zhang Shuo

Inventor after: Rui Qiang

Inventor after: Wang Genyi

Inventor after: Zhang Dacheng

Inventor before: Zhang Shuo

Inventor before: Rui Qiang

Inventor before: Deng Xiaoshe

Inventor before: Wang Genyi

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171009

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.