CN203774332U - 一种igbt芯片 - Google Patents
一种igbt芯片 Download PDFInfo
- Publication number
- CN203774332U CN203774332U CN201420123728.9U CN201420123728U CN203774332U CN 203774332 U CN203774332 U CN 203774332U CN 201420123728 U CN201420123728 U CN 201420123728U CN 203774332 U CN203774332 U CN 203774332U
- Authority
- CN
- China
- Prior art keywords
- metal electrode
- region
- district
- pad area
- type substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001413 cellular effect Effects 0.000 claims abstract description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 69
- 238000002161 passivation Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 abstract description 21
- 230000008569 process Effects 0.000 abstract description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000000206 photolithography Methods 0.000 abstract description 6
- 238000012545 processing Methods 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 210000004027 cell Anatomy 0.000 abstract 1
- 210000003850 cellular structure Anatomy 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 description 21
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000001947 vapour-phase growth Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型涉及一种IGBT芯片。所述GBT芯片包括元胞区、终端区和焊盘区；焊盘区位于元胞区中心、终端区位于元胞区周围，包围元胞区；元胞区、终端区和焊盘区均包括N型衬底、设置在N型衬底表面并行排列的场氧化层和栅氧化层、在场氧化层和栅氧化层的表面覆盖有多晶硅层、在多晶硅层的表面覆盖有层间介质ILD；本实用新型在离子注入形成N+和P+区的同时对多晶硅栅进行掺杂，避免了传统工艺的繁琐工艺流程，同时可以减少一道光刻版。元胞结构中采用晶胞结构，可以避免套刻误差，同时可以再省一道光刻版。从多晶硅栅的形成到P+区形成的工艺流程中，至少减少了两次光刻，大大减少了工艺步骤，节约了器件制造的工艺成本。
Description
技术领域
本实用新型涉及微电子技术领域中的半导体器件的制造工艺技术，具体涉及一种IGBT芯片。
背景技术
绝缘栅双极晶体管(IGBT)是一种发展十分迅速的功率半导体器件。IGBT综合MOS和BJT的优点于一身，它既具有MOS输入阻抗高、控制功率小、驱动电路简单、开关速度快、开关损耗小的优点，又具有BJT电流密度大、饱和压降低、电流处理能力强的优点。
从IGBT的结构来看，IGBT内部的PNP管和NPN管组成了一个寄生的晶闸管结构，寄生晶闸管的开通将会导致IGBT的栅极失去控制能力，即IGBT发生闩锁。在进行IGBT器件设计时，应当优化设计避免IGBT发生闩锁。
完整的IGBT芯片结构由元胞区、终端区、焊盘区构成。IGBT元胞尺寸缩小和电流密度提高受到光刻次数和光刻套准的限制，所以，优化IGBT的制造工艺，减少光刻次数及光刻板的数量，对节省IGBT制造成本、提高IGBT制造成品率有很大作用。
IGBT寄生晶闸管闩锁通常发生在电流密度大、芯片温度高时。IGBT发生寄生晶闸管闩锁失效后，集电极电流会急剧增加，栅极失去控制能力，电子流不再通过沟道流通，而是通过P-阱区流入N-耐压区，从N+源区注入的载流子能够减小IGBT的输出电阻，从而可能会出现IGBT在闩锁后电流增大而电压减小的类似负阻现象产生。为了抑制闩锁效应，本申请采用深P阱注入、沟槽发射极接触、同时在背面添加N型缓冲层的方法来抑制寄生晶闸管闩锁失效。
传统的IGBT工艺流程中，从多晶硅栅的形成到P+区的形成通常需要栅氧化→LPCVD(低压化学气相淀积)→多晶硅注入→多晶硅光刻→多晶硅刻蚀→P-well光刻→P-well注入→N+光刻→N+注入→P+光刻→P+注入十一步工艺步骤。通过对多晶硅栅进行掺杂可以减小多晶硅栅的电阻，调整多晶硅的功函数，优化器件的阈值电压。传统工艺制作多晶硅栅的流程繁琐。
实用新型内容
针对现有技术的不足，本实用新型的目的是提供一种IGBT芯片，本实用新型中在离子 注入形成N+和P+区的同时对多晶硅栅进行掺杂，避免了传统工艺制作多晶硅栅的繁琐工艺流程，同时可以减少一道光刻版。元胞结构中采用晶胞结构，可以避免套刻误差，确保元胞沟道的一致性，改善器件的动态特性，同时可以再省一道光刻版。
本实用新型的目的是采用下述技术方案实现的：
本实用新型提供一种IGBT芯片，所述IGBT芯片包括元胞区、终端区和焊盘区；焊盘区位于元胞区中心、终端区位于元胞区周围，包围元胞区；所述元胞区、终端区和焊盘区均包括N型衬底10、设置在N型衬底10表面并行排列的场氧化层11和栅氧化层21、在场氧化层11和栅氧化层21的表面覆盖有多晶硅层22、在所述多晶硅层22的表面覆盖有层间介质ILD61；
其改进之处在于，在层间介质ILD61的表面覆盖有金属电极81；所述金属电极81包括沟槽形状的沟槽发射极；金属电极81上覆盖有钝化层91；
在焊盘区c上，N型衬底10上设有焊盘区P环33，在焊盘区P环33上设有与金属电极81连接的P+区52，在P+区52上设有与金属电极8连接的N+区41，所述栅氧化层21与金属电极81之间形成晶胞结构；
所述元胞区a的P-阱区31对称设置在N型衬底10上，在P-阱区31上设有与金属电极81连接的P+区52，在P+区52上设有与金属电极81连接的N+区41，所述栅氧化层21与金属电极81之间形成晶胞结构；
所述终端区的耐压环(32)对称设置在N型衬底10上，在耐压环32上设有与金属电极8连接的P+区52，在P+区52上设有与金属电极8连接的N+区41。
进一步地，所述元胞区的金属电极81连续的覆盖在层间介质ILD61上，所述终端区的金属电极81分为间隔的三段覆盖在层间介质ILD61上，所述焊盘区的金属电极81分为间隔的两段覆盖在层间介质ILD61上；
所述元胞区的钝化层91连续的覆盖在金属电极81上，与金属电极81的形状相同；所述终端区的钝化层91连续的覆盖在金属电极81上和间隔区域，与金属电极81上和间隔区域形成的形状相同；所述焊盘区的钝化层91覆盖在金属电极81的沟槽发射极与间隔处，与沟槽发射极和间隔处形成的形状相同。
进一步地，所述场氧化层11的厚度为1.2μm、栅氧化层21的厚度为120nm、多晶硅层22的厚度为700nm、层间介质ILD61的厚度为1μm、沟槽形状的金属电极81的厚度为0.35μm、P阱区31的结深为5μm、P+区52的结深为4μm和N+区41的结深为0.5μm。
进一步地，在多晶硅层22的表面引出有栅极电极；在N型衬底10的背面(N型衬底的 背面即硅片下表面)设有集电极电极。
与现有技术比，本实用新型达到的有益效果是：
1、本实用新型中在离子注入形成N+和P+区的同时对多晶硅层进行掺杂，避免了传统工艺制作多晶硅栅的繁琐工艺流程，同时可以减少一道光刻版。元胞结构中采用晶胞结构，可以避免套刻误差，确保元胞沟道的一致性，改善器件的动态特性，同时可以再省一道光刻版。
2、本实用新型的工艺流程为：栅氧化→LPCVD(低压化学气相淀积)→多晶硅注入→多晶硅光刻→多晶硅刻蚀→P-阱注入→N+注入→P+注入。从多晶硅栅的形成到P+区形成的工艺流程中，至少减少了两次光刻，大大减少了工艺步骤，节约了器件制造的工艺成本。
3、采用沟槽金属电极，可以有效缩短IGBT中载流子输运路程，减小扩展电阻Rb，降低IGBT寄生晶闸管闩锁失效的风险，同时节省一道光刻版。
4、元胞区采用晶胞结构，利用一套光刻版注入P和N型区，可以避免套刻误差，确保元胞沟道的一致性，同时节省一道光刻板。
5、本实用新型中整个IGBT工艺流程只有五次光刻，分别为有源区光刻、多晶硅栅光刻、发射极光刻、金属电极光刻、钝化层光刻，减少光刻板，节省成本。
附图说明
图1是本实用新型提供的元胞区有源区光刻结构图；
图2是本实用新型提供的终端区有源区光刻结构图；
图3是本实用新型提供的焊盘区有源区光刻结构图；
图4是本实用新型提供的元胞区多晶硅光刻结构图；
图5是本实用新型提供的终端区多晶硅光刻结构图；
图6是本实用新型提供的焊盘区多晶硅光刻结构图；
图7是本实用新型提供的元胞区的P-注入结构图；
图8是本实用新型提供的终端区的P-注入结构图；
图9是本实用新型提供的焊盘区的P-注入结构图；
图10是本实用新型提供的元胞区的N+注入结构图；
图11是本实用新型提供的终端区的N+注入结构图；
图12是本实用新型提供的焊盘区的N+注入结构图；
图13是本实用新型提供的元胞区的P+注入结构图；
图14是本实用新型提供的终端区的P+注入结构图；
图15是本实用新型提供的焊盘区的P+注入结构图；
图16是本实用新型提供的元胞区的BPSG淀积结构图；
图17是本实用新型提供的终端区的BPSG淀积结构图；
图18是本实用新型提供的焊盘区的BPSG淀积结构图；
图19是本实用新型提供的元胞区的沟槽发射极光刻结构图；
图20是本实用新型提供的终端区的沟槽发射极光刻结构图；
图21是本实用新型提供的焊盘区的沟槽发射极光刻结构图；
图22是本实用新型提供的元胞区的金属电极光刻结构图；
图23是本实用新型提供的终端区的金属电极光刻结构图；
图24是本实用新型提供的焊盘区的金属电极光刻结构图；
图25是本实用新型提供的元胞区的钝化层光刻结构图；
图26是本实用新型提供的终端区的钝化层光刻结构图；
图27是本实用新型提供的焊盘区的钝化层光刻结构图；
图28是本实用新型提供的元胞区光刻钝化层后形成最终的IGBT正面工艺器件结构图；
图29是本实用新型提供的终端区光刻钝化层后形成最终的IGBT正面工艺器件结构图；
图30是本实用新型提供的焊盘区光刻钝化层后形成最终的IGBT正面工艺器件结构图；
其中：10为N型衬底，11为场氧化层，12为第一光刻胶，21为栅氧化层，22为多晶硅层，23为第二光刻胶，31为P-阱区，32为耐压环，33为焊盘区P环，41为N+区，51为晶胞结构，52为P+区，61为ILD(材料为BPSG)，62为第三光刻胶，71为发射极窗口，81为金属电极，82为第四光刻胶，91为钝化层(Si3N4和SiO2)，92为第五光刻胶。
具体实施方式
下面结合附图对本实用新型的具体实施方式作进一步的详细说明。
本实用新型提供一种IGBT芯片，所述IGBT芯片包括元胞区、终端区和焊盘区；焊盘区位于元胞区中心、终端区位于元胞区周围，用于包围元胞区；所述元胞区、终端区和焊盘区均包括N型衬底10、设置在N型衬底10表面并行排列的场氧化层11和栅氧化层21、在场氧化层11和栅氧化层21的表面覆盖有多晶硅层22、在所述多晶硅层22的表面覆盖有层间介质ILD61；层间介质(ILD)的材料为硼磷硅玻璃(BPSG)。
在层间介质ILD61的表面覆盖有金属电极81；所述金属电极81包括沟槽形状的沟槽发 射极；金属电极81上覆盖有钝化层91；
在焊盘区c上，N型衬底10上设有焊盘区P环33，在焊盘区P环33上设有与金属电极81连接的P+区52，在P+区52上设有与金属电极81连接的N+区41，所述栅氧化层21与金属电极81之间形成晶胞结构；
所述元胞区的P-阱区31对称设置在N型衬底10上，在P-阱区31上设有与金属电极81连接的P+区52，在P+区52上设有与金属电极81连接的N+区41，所述栅氧化层21与金属电极81之间形成晶胞结构；
所述终端区的耐压环32对称设置在N型衬底10上，在耐压环32上设有与金属电极81连接的P+区52，在P+区52上设有与金属电极81连接的N+区41。
元胞区的金属电极81连续的覆盖在层间介质ILD61上，所述终端区的金属电极81分为间隔的三段覆盖在层间介质ILD61上，所述焊盘区的金属电极81分为间隔的两段覆盖在层间介质ILD61上；
所述元胞区的钝化层91连续的覆盖在金属电极81上，与金属电极81的形状相同；所述终端区的钝化层91连续的覆盖在金属电极81上和间隔区域，与金属电极81上和间隔区域形成的形状相同；所述焊盘区的钝化层91覆盖在金属电极81的沟槽发射极与间隔处，与沟槽发射极和间隔处形成的形状相同。
场氧化层11的厚度为1.2μm、栅氧化层21的厚度为120nm、多晶硅层22的厚度为700nm、层间介质ILD61的厚度为1μm、沟槽形状的金属电极81的厚度为0.35μm、P-阱区31的结深为5μm、P+区52的结深为4μm和N+区41的结深为0.5μm。
在多晶硅层22的表面引出有栅极电极；在N型衬底10的背面(各图中硅片下表面)设有集电极电极。
本实用新型还提供IGBT芯片的制造方法，包括下述步骤：
<1>选N型单晶硅作N型衬底10，生长场氧化层11，并在场氧化层11上涂上第一光刻胶，然后进行场氧光刻，去除掉多余的场氧化层11；如图1-3所示。
<2>在N型衬底10上以1050℃热氧化的方式生成栅氧化层21，以低压化学气相淀积LPCVD的方法生长一层多晶硅层22，在多晶硅层22上涂上第二光刻胶23；如图4-6所示。
<3>分别以光刻、干法刻蚀的方法去除光刻胶没有覆盖区域的栅氧化层21和多晶硅层22，形成P-阱区窗口；通过P-阱区窗口对N型衬底10注入离子硼，接着进行退火、推结处理，形成P-阱区31；如图7-8所示。
<4>对整个N型衬底10正面离子注入磷，作退火、推结处理后形成N+区41，同时多晶 硅层22中注入N型杂质磷；如图10-12所示。
<5>在N+区41的窗口处淀积二氧化硅随后进行湿法刻蚀，形成晶胞结构51；对整个N型衬底10正面离子注入硼，作退火、推结处理后形成位于中间的P+区52，同时多晶硅层22中注入P型杂质硼；如图13-15所示。
<6>淀积层间介质ILD61，在层间介质ILD61的预定位置涂上第三光刻胶62，预留出发射极窗口；如图16-18所示。
<7>光刻形成沟槽发射极窗口71；如图19-21所示。
<8>溅射金属电极，光刻掉预定位置上的金属电极81，在金属电极81上涂上第四光刻胶82；如图22-24所示。
<9>以低压化学气相淀积的方法生长钝化层91，并在钝化层91涂上第五光刻胶92，光刻压焊点；如图25-27所示。
<10>对N型衬底10进行背面减薄，根据器件耐压要求减薄到相应厚度(600V IGBT对应厚度约为70-80μm)后进行背面离子注入磷形成N+缓冲层；
<11>N型衬底10背面离子注入硼形成高掺杂浅P+集电区；
<12>N型衬底10背面金属化制作集电极，如图28-30所示。
最后应当说明的是：以上实施例仅用以说明本实用新型的技术方案而非对其限制，尽管参照上述实施例对本实用新型进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本实用新型的具体实施方式进行修改或者等同替换，而未脱离本实用新型精神和范围的任何修改或者等同替换，其均应涵盖在本实用新型的权利要求范围当中。
Claims (4)
1.一种IGBT芯片，所述IGBT芯片包括元胞区、终端区和焊盘区；焊盘区位于元胞区中心、终端区位于元胞区周围，包围元胞区；所述元胞区、终端区和焊盘区均包括N型衬底(10)、设置在N型衬底(10)表面并行排列的场氧化层(11)和栅氧化层(21)、在场氧化层(11)和栅氧化层(21)的表面覆盖有多晶硅层(22)、在所述多晶硅层(22)的表面覆盖有层间介质ILD(61)；
其特征在于，在层间介质ILD(61)的表面覆盖有金属电极(81)；所述金属电极(81)包括沟槽形状的沟槽发射极；金属电极(81)上覆盖有钝化层(91)；
在焊盘区上，N型衬底(10)上设有焊盘区P环(33)，在焊盘区P环(33)上设有与金属电极(81)连接的P+区(52)，在P+区(52)上设有与金属电极(81)连接的N+区(41)，所述栅氧化层(21)与金属电极(81)之间形成晶胞结构；
所述元胞区的P-阱区(31)对称设置在N型衬底(10)上，在P-阱区(31)上设有与金属电极(81)连接的P+区(52)，在P+区(52)上设有与金属电极(81)连接的N+区(41)，所述栅氧化层(21)与金属电极(81)之间形成晶胞结构；
所述终端区的耐压环(32)对称设置在N型衬底(10)上，在耐压环(32)上设有与金属电极(81)连接的P+区(52)，在P+区(52)上设有与金属电极(81)连接的N+区(41)。
2.如权利要求1所述的IGBT芯片，其特征在于，所述元胞区的金属电极(81)连续的覆盖在层间介质ILD(61)上，所述终端区的金属电极(81)分为间隔的三段覆盖在层间介质ILD(61)上，所述焊盘区的金属电极(81)分为间隔的两段覆盖在层间介质ILD(61)上；
所述元胞区的钝化层(91)连续的覆盖在金属电极(81)上，与金属电极(81)的形状相同；所述终端区的钝化层(91)连续的覆盖在金属电极(81)上和间隔区域，与金属电极(81)上和间隔区域形成的形状相同；所述焊盘区的钝化层(91)覆盖在金属电极(81)的沟槽发射极与间隔处，与沟槽发射极和间隔处形成的形状相同。
3.如权利要求1所述的IGBT芯片，其特征在于，所述场氧化层(11)的厚度为1.2μm、栅氧化层(21)的厚度为120nm、多晶硅层(22)的厚度为700nm、层间介质ILD(61)的厚度为1μm、沟槽形状的金属电极(81)的厚度为0.35μm、P-阱区(31)的结深为5μm、P+区(52)的结深为4μm和N+区(41)的结深为0.5μm。
4.如权利要求1所述的IGBT芯片，其特征在于，在多晶硅层(22)的表面引出有栅极电极；在N型衬底(10)的背面设有集电极电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420123728.9U CN203774332U (zh) | 2014-03-18 | 2014-03-18 | 一种igbt芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420123728.9U CN203774332U (zh) | 2014-03-18 | 2014-03-18 | 一种igbt芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203774332U true CN203774332U (zh) | 2014-08-13 |
Family
ID=51291489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420123728.9U Expired - Lifetime CN203774332U (zh) | 2014-03-18 | 2014-03-18 | 一种igbt芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203774332U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409485A (zh) * | 2014-12-05 | 2015-03-11 | 国家电网公司 | 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 |
| CN104934470A (zh) * | 2014-03-18 | 2015-09-23 | 国家电网公司 | 一种igbt芯片及其制造方法 |
| CN106783606A (zh) * | 2015-11-25 | 2017-05-31 | 比亚迪股份有限公司 | 功率半导体器件及其制备方法 |
-
2014
- 2014-03-18 CN CN201420123728.9U patent/CN203774332U/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104934470A (zh) * | 2014-03-18 | 2015-09-23 | 国家电网公司 | 一种igbt芯片及其制造方法 |
| CN104934470B (zh) * | 2014-03-18 | 2018-05-29 | 国家电网公司 | 一种igbt芯片及其制造方法 |
| CN104409485A (zh) * | 2014-12-05 | 2015-03-11 | 国家电网公司 | 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 |
| CN106783606A (zh) * | 2015-11-25 | 2017-05-31 | 比亚迪股份有限公司 | 功率半导体器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101452967B (zh) | 肖特基势垒二极管器件及其制作方法 | |
| CN103839805B (zh) | 一种功率器件的制备方法 | |
| WO2023045386A1 (zh) | Igbt器件及其制作方法 | |
| CN114975602A (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN110649094A (zh) | Gct芯片结构及其制备方法 | |
| CN103489916A (zh) | 阶梯栅氧化层有源漂移区结构的n型ldmos及其制作方法 | |
| CN203774332U (zh) | 一种igbt芯片 | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN103779415A (zh) | 平面型功率mos器件及其制造方法 | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| CN104934470A (zh) | 一种igbt芯片及其制造方法 | |
| CN113659013A (zh) | p型氧化物介质复合混合阳极的肖特基二极管及制作方法 | |
| CN102800590A (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
| CN106611797A (zh) | 一种具有局域金属寿命控制的功率器件及其制作方法 | |
| CN115083895B (zh) | 一种背面变掺杂结构的场截止igbt芯片制作方法 | |
| CN104282741A (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| CN102800589A (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
| CN114050183B (zh) | 逆导型功率芯片制造方法 | |
| CN105047706A (zh) | 一种低通态损耗igbt及其制造方法 | |
| CN115332330A (zh) | 一种具有反向导通特性的igbt器件及其制备方法 | |
| CN108010842A (zh) | 快恢复二极管的制作方法 | |
| CN207250522U (zh) | 一种逆向阻断型igbt | |
| CN110010677B (zh) | 一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法 | |
| CN113594262A (zh) | 一种快恢复二极管结构及其制造方法 | |
| CN106920846A (zh) | 功率晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140813 |
|
| CX01 | Expiry of patent term |