CN207250522U - 一种逆向阻断型igbt - Google Patents

Abstract

一种逆向阻断型IGBT，属于半导体制造技术领域。包括漂移区，在漂移区的上表面并排形成若干MOS结构，在漂移区的下方设置有半导体类型与漂移区相反的衬底，在漂移区的外端设置有预定切割线（9），其特征在于：在衬底与漂移区之间设置有半导体类型与衬底相同的外延层，在最外侧MOS结构与预定切割线（9）之间设置有若干隔离柱，隔离柱的上表面与漂移区的上表面平齐，其下表面穿过外延层后与衬底接触。在本逆向阻断型IGBT中，通过设置隔离柱，对预定切割线处的PN结进行保护，避免了外部连接反向电压时预定切割线处的PN结出现漏流。

Description

一种逆向阻断型IGBT

技术领域

一种逆向阻断型IGBT，属于半导体制造技术领域。

背景技术

现有技术中，常规的IGBT结构如图11所示，包括N型漂移层2，在N型漂移层2的抵底部设置有P+型衬底4，在P+型衬底4的下部设置底层金属层3并引出集电极，在N型漂移层2的上表面设置若干MOS结构，自MOS结构内引出栅极，在MOS结构的上部设置顶层金属层1并引出发射极。

在将IGBT正向连接时，即发射极连接外接电源负极，集电极连接外接电源正极，当栅极和发射极未施加正向电压时，由于IGBT内部N型漂移层2与MOS结构的P型基区之间形成的PN结反向截止，因此IGBT本身可承受较高的外部电压，IGBT处于正向阻断状态。当在栅极和发射极之间施加一个大于MOS结构开启电压的正向电压时，MOS结构内形成电流可流通的导电沟槽，进一步促使IGBT导通。在将IGBT反向连接时，即发射极连接外接电源正极，集电极连接外接电源负极，此时IGBT内部虽然N型漂移层2与MOS结构的P型基区之间形成的PN结处于正向导通状态，但是由于P+型衬底4与N型漂移层2之间形成的PN结反向截止，因此理论上IGBT仍然可以承受较高的外部电压。

但是由于在芯片制造时，需要按照预定切割线9对芯片进行切割，因此在IGBT反向连接时，在芯片的切口处容易出现漏流，因此IGBT在反向连接时无法承受较高的外部电压，大大降低了IGBT的性能。

发明内容

本实用新型要解决的技术问题是：克服现有技术的不足，提供一种通过设置隔离柱，对预定切割线处的PN结进行保护，避免了外部连接反向电压时预定切割线处的PN结存在漏流的逆向阻断型IGBT。

本实用新型解决其技术问题所采用的技术方案是：该逆向阻断型IGBT，包括漂移区，在漂移区的上表面并排形成若干MOS结构，在漂移区的下方设置有半导体类型与漂移区相反的衬底，在漂移区的外端设置有预定切割线，其特征在于：在衬底与漂移区之间设置有半导体类型与衬底相同的外延层，在最外侧MOS结构与预定切割线之间设置有若干隔离柱，隔离柱的上表面与漂移区的上表面平齐，其下表面穿过外延层后与衬底接触。

优选的，在所述的最外侧MOS结构与隔离柱之间还设置有若干降压环，降压环设置在漂移区的上表面。

或者最外侧MOS结构与隔离柱之间不设置降压环，而由终止区进行代替，使用这种终止区设计可以大大缩小终止区的面积，从而减小芯片的面积，提升了芯片有效面积的使用率，大大降低成本。

优选的，在漂移区的上方设置有顶层氧化硅层，顶层氧化硅层自最外侧MOS结构处向外延伸至预定切割线处。

优选的，所述的漂移区为N型漂移层，所述的衬底为P+型衬底，所述的外延层为P型外延层。

优选的，所述的隔离柱为氧化硅隔离柱或半导体类型与衬底相同的半导体隔离柱。

优选的，在所述的最外侧MOS结构与隔离柱之间还设置有终止区，终止区设置在漂移区的上表面。

优选的，在所述的漂移区与外延层之间设置有半导体类型与漂移区相同的缓冲层。

优选的，所述的MOS结构为平面式或沟槽式。

与现有技术相比，本实用新型所具有的有益效果是：

通过在芯片的实际功能区和预定切割线之间设置有多个起到绝缘作用的氧化硅隔离柱，因此在完成芯片切割之后对切割处的PN结实现了有效保护，因此本逆向阻断型IGBT在外部接入反向电源时，切割处的PN结不会出现反向漏流，实现了反向阻断的功能。

在本逆向阻断IGBT的制造方法中，由于氧化硅隔离柱是在P+型衬底上首先形成的氧化硅材料后再进行刻蚀后得到的，因此氧化硅隔离柱本身的内部结构更为紧密均匀，大大提高了隔离的可靠性。在传统制作方法的N型漂移层处开设沟槽后而进行氧化硅填充的方式也可以得到氧化硅隔离柱，但是该方法在实施时，由于氧化硅隔离柱的高度较高，因此需要形成的沟槽的深度较深，所以在进行氧化硅填充后最终形成的氧化硅隔离柱的内部容易出现空洞、缝隙等缺陷，因此隔离效果较差，会大大影响IGBT芯片反向阻断的可靠性。

附图说明

图1为逆向阻断型IGBT实施例1结构示意图。

图2~图4为逆向阻断型IGBT制造方法实施例1流程示意图。

图5为逆向阻断型IGBT实施例2结构示意图。

图6~图8为逆向阻断型IGBT制造方法实施例2流程示意图。

图9为逆向阻断型IGBT实施例3结构示意图。

图10为逆向阻断型IGBT实施例4结构示意图。

图11为现有技术IGBT结构示意图。

其中：1、顶层金属层 2、N型漂移层 3、底层金属层 4、P+型衬底 5、降压环6、顶层氧化硅层 7、P型外延层 8、氧化硅隔离柱 9、预定切割线 10、第一氧化硅层11、P+型隔离柱 12、P+型厚衬底 13、第二氧化硅层 14、N+型缓冲层 15、终止区。

具体实施方式

图1~4是本实用新型的最佳实施例，下面结合附图1~10对本实用新型做进一步说明。

实施例1：

如图1所示，一种逆向阻断型IGBT，包括N型漂移层2，在N型漂移层2的下部设置有P型外延层7，在P型外延层7的下部设置有P+型衬底4，在P+型衬底4的下部设置有底层金属层3，自底层金属层3处引出本逆向阻断型IGBT的集电极。

在N型漂移层2的上表面并排形成有若干MOS结构，自MOS结构中引出本逆向阻断型IGBT的栅极。在MOS结构的上方设置有顶层金属层1，自顶层金属层1处引出本逆向阻断型IGBT的发射极。在N型漂移层2的上表面还并排设置有若干降压环5，降压环5位于最外侧MOS结构的外侧，降压环5为P型。在降压环5的上方设置有顶层氧化硅层6，顶层氧化硅层6自最外侧的MOS结构处向外延伸至芯片最外端的预定切割线9处，顶层氧化硅层6的最内端位于顶层金属层1的下部，将顶层金属层1与N型漂移层2进行间隔。

在最外侧降压环5与预定切割线9之间并排设置有多个氧化硅隔离柱8，氧化硅隔离柱8上端与N型漂移层2上端平齐并与顶层氧化硅层6结合，下端穿过P型外延层7之后与P+型衬底4的上表面接触。通过在芯片的实际功能区和预定切割线之间设置有多个起到绝缘作用的氧化硅隔离柱8，因此在完成芯片切割之后对切割处的PN结实现了有效保护，因此本逆向阻断型IGBT在外部接入反向电源时，切割处的PN结不会出现反向漏流，实现了反向阻断的功能。

制成如图1所示的逆向阻断型IGBT，包括如下步骤：

步骤a-1，取P+型衬底4，然后在P+型衬底4的上表面进行氧化物层，形成第一氧化硅层10，如图2所示。

步骤a-2，按照氧化硅隔离柱8预设定的位置，对其他位置的第一氧化硅层10进行刻蚀，刻蚀至P+型衬底4的上表面，保留在P+型衬底4上表面的第一氧化硅层10形成氧化硅隔离柱8，如图3所示。

步骤a-3，在裸露的P+型衬底4的上表面依次形成P型外延层7和N型漂移层2，N型漂移层2的上表面与氧化硅隔离柱8的上表面平齐，如图4所示。P型外延层7的掺杂浓度低于P+型衬底4，其厚度为1~10μm。

步骤a-4，在N型漂移层2的上表面按照预定位置形成MOS结构和降压环5，然后形成顶层氧化硅层6，最后设置顶层金属层1和衬底减薄后的底层金属层3，并分别引出本逆向阻断型IGBT的发射极、集电极和栅极，然后按照预定切割线9完成芯片的切割，制成如图1所示的逆向阻断型IGBT。

在本逆向阻断IGBT的制造方法中，由于氧化硅隔离柱8是在P+型衬底4上形成并经过刻蚀后得到的，因此氧化硅隔离柱8本身的内部结构更为紧密均匀，大大提高了隔离柱的可靠性。在N型漂移层2处开设沟槽后进行氧化硅填充的方式也可以得到氧化硅隔离柱8，但是该方法在实施时，由于氧化硅隔离柱8的高度较高，因此需要形成的沟槽的深度较深，所以在进行氧化硅填充后最终形成的氧化硅隔离柱8的内部容易出现空洞、缝隙等缺陷，因此隔离效果较差，会大大影响IGBT芯片反向阻断的可靠性。

实施例2：

如图5所示，本实施例与实施例1的区别在于，取消氧化硅隔离柱8，而由P+型隔离柱11对外侧的PN结进行保护，P+型隔离柱的上表面与顶层氧化硅层6接触，其下端与P+型衬底4接触并结合。

制成如图5所示的逆向阻断型IGBT，包括如下步骤：

步骤b-1，取厚度较厚的P+型厚衬底12，然后在P+型厚衬底12的上表面进行氧化物层，形成第二氧化硅层13，如图6所示。

步骤b-2，按照P+型隔离柱11的设定位置，对其他部位的第二氧化硅层13和P+型厚衬底12进行刻蚀，刻蚀完成之后，残留在底部的P+型厚衬底12形成图5中所示的P+型衬底4，突出于P+型衬底4表面的P+型厚衬底12为P+型隔离柱11，如图7所示。

步骤b-3，在P+型衬底4的上表面依次形成P型外延层7和N型漂移层2，N型漂移层2的上表面与残留在P+型隔离柱11上表面的第二氧化硅层13的上表面平齐，如图8所示。P型外延层7的掺杂浓度低于P+型衬底4，其厚度为1~10μm。

步骤b-4，进行表面刻蚀，将残留的第二氧化硅层13刻蚀掉，露出P+型隔离柱11，并使N型漂移层2的上表面与P+型隔离柱11上表面平齐。

步骤b-5，在N型漂移层2的上表面按照预定位置形成MOS结构和降压环5，然后形成顶层氧化硅层6，最后设置顶层金属层1和底层金属层3，并分别引出本逆向阻断型IGBT的发射极、集电极和栅极，然后按照预定切割线9完成芯片的切割，制成如图5所示的逆向阻断型IGBT。

实施例3：

本实施例与实施例1的区别在于：如图9所示，在本实施例中，在P型外延层7与N型漂移层2之间还设置有N+型缓冲层14，在制造工艺中，在进行步骤a-3时，在裸露的P+型衬底4的上表面形成P型外延层7之后首先完成N+型缓冲层14，然后再形成N型漂移层2。通过设置此N+型缓冲层14可以形成场截止功效，降低饱和压降，提高效率。

实施例4：

本实施例与实施例1的区别在于：如图10所示，在本实施例中，取消降压环并由终止区15代替，位于最外侧MOS结构内的基区向外侧延伸至最内侧的氧化硅隔离柱8处形成终止区15。终止区15位于N型漂移层2的顶部并位于顶层氧化硅层6的下方。通过设置终止区15，在取到了与降压环5相同效果的前提下大幅降低了所需要的面积，降低了芯片成本。在制造工艺中，在进行步骤a-4时，在形成MOS管结构中的P型基区的同时在芯片的外侧形成终止区15即可。

以上所述，仅是本实用新型的较佳实施例而已，并非是对本实用新型作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本实用新型技术方案的保护范围。

Claims (8)

1.一种逆向阻断型IGBT，包括漂移区，在漂移区的上表面并排形成若干MOS结构，在漂移区的下方设置有半导体类型与漂移区相反的衬底，在漂移区的外端设置有预定切割线（9），其特征在于：在衬底与漂移区之间设置有半导体类型与衬底相同的外延层，在最外侧MOS结构与预定切割线（9）之间设置有若干隔离柱，隔离柱的上表面与漂移区的上表面平齐，其下表面穿过外延层后与衬底接触。

2.根据权利要求1所述的逆向阻断型IGBT，其特征在于：在所述的最外侧MOS结构与隔离柱之间还设置有若干降压环（5），降压环（5）设置在漂移区的上表面。

3.根据权利要求2所述的逆向阻断型IGBT，其特征在于：在漂移区的上方设置有顶层氧化硅层（6），顶层氧化硅层（6）自最外侧MOS结构处向外延伸至预定切割线（9）处。

4.根据权利要求1所述的逆向阻断型IGBT，其特征在于：所述的漂移区为N型漂移层（2），所述的衬底为P+型衬底（4），所述的外延层为P型外延层（7）。

5.根据权利要求1所述的逆向阻断型IGBT，其特征在于：所述的隔离柱为氧化硅隔离柱（8）或半导体类型与衬底相同的半导体隔离柱。

6.根据权利要求1所述的逆向阻断型IGBT，其特征在于：在所述的最外侧MOS结构与隔离柱之间还设置有终止区（15），终止区（15）设置在漂移区的上表面。

7.根据权利要求1所述的逆向阻断型IGBT，其特征在于：在所述的漂移区与外延层之间设置有半导体类型与漂移区相同的缓冲层。

8.根据权利要求1所述的逆向阻断型IGBT，其特征在于：所述的MOS结构为平面式或沟槽式。