CN107910254A - 一种碳化硅场限环终端结构设计方法 - Google Patents
一种碳化硅场限环终端结构设计方法 Download PDFInfo
- Publication number
- CN107910254A CN107910254A CN201710914577.7A CN201710914577A CN107910254A CN 107910254 A CN107910254 A CN 107910254A CN 201710914577 A CN201710914577 A CN 201710914577A CN 107910254 A CN107910254 A CN 107910254A
- Authority
- CN
- China
- Prior art keywords
- field limiting
- limiting ring
- width
- field
- main knot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims abstract description 19
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 12
- 230000005684 electric field Effects 0.000 claims abstract description 24
- 230000011218 segmentation Effects 0.000 claims abstract description 18
- 230000015556 catabolic process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 101100446829 Candida glabrata (strain ATCC 2001 / CBS 138 / JCM 3761 / NBRC 0622 / NRRL Y-65) FLR2 gene Proteins 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 102100037338 F-box/LRR-repeat protein 5 Human genes 0.000 description 1
- 101001026853 Homo sapiens F-box/LRR-repeat protein 5 Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thyristors (AREA)
- Emergency Protection Circuit Devices (AREA)
- Fuses (AREA)
Abstract
本发明公开了一种碳化硅场限环终端结构设计方法，包括如下步骤：1初始化主结与单场限环之间的间距、环宽度；查看主结与单场限环之间的电场强度是否满足要求，如满足，流程结束；2将单场限环二等分为两个场限环；3查看主结与分割后的各场限环之间的电场强度是否满足要求，如满足，流程结束；4查看主结与分割后的各场限环之间的电场强度是否相等，如相等，增大分割后场限环间的间距，减小场限环宽度；如不相等，将每个场限环二等分为两个子场限环；5分割后各场限环宽度是否符合工艺要求，如符合，转步骤3；如不符合，维持主结与单场限环之间的间距、增大环宽度，转步骤1。该方法可以获取到最短的场限环总长度，减小终端占用面积。
Description
技术领域
本发明属于半导体和功率半导体领域，具体涉及一种功率半导体终端结构的设计方法。
背景技术
碳化硅材料相比于硅等其他半导体材料，具有极高的临界击穿电场强度和极大的禁带宽度，因此在高压、高温等环境领域具有极大的发展前景。但是由于在主结处存在电场集中效应，导致器件过早击穿。为了解决上述难题，引入了包括场板、场限环和结终端扩展在内的终端结构。其中场限环终端由于其设计的灵活性和工艺步骤的简化，所以国内外许多研究机构针对场限环进行了优化设计。
但是对于碳化硅高压功率器件的场限环终端结构，随着击穿电压的升高，所需要的环的个数会急剧增加。因此高压场限环终端结构的设计优化，包括场限环的宽度和场限环的间距等，将会极其复杂且规律极其难寻。
发明内容
发明目的：针对现有技术中的问题，本发明公开了一种碳化硅场限环终端结构的设计方法，该方法可以获取到最短的场限环总长度，减小终端占用面积，增加有源区面积，从而提升芯片的电流密度。
技术方案：本发明采用如下技术方案：
一种碳化硅场限环终端结构设计方法，包括如下步骤：
(1)初始化主结与单场限环之间的间距d、场限环的宽度W；查看主结与单场限环之间的电场强度是否小于所期望的电场强度，如小于，流程结束，得到场限环终端设计结构；
(2)将单场限环二等分为两个场限环，主结与内侧场限环之间的距离保持为d，分割后的两个场限环宽度与间距之和等于单场限环宽度；
(3)查看主结与分割后的各场限环之间的电场强度是否均小于所期望的电场强度，如小于，流程结束，得到场限环终端设计结构；
(4)查看主结与分割后的各场限环之间的电场强度是否相等，如相等，增大分割后场限环间的间距，减小场限环的宽度；如不相等，将每个场限环二等分为两个子场限环，主结与内侧场限环之间的距离为d；
(5)分割后各场限环宽度是否符合工艺要求，如符合，转步骤(3)；如不符合，维持主结与单场限环之间的间距d、增大单场限环的宽度W，转步骤(1)重新设计。
步骤(1)中场限环宽度W的初始值设定为大于零的较小值，可以设定为光刻精度的2倍。
对场限环进行二等分后，分割后的两个子场限环的宽度与间距之和等于父场限环的宽度。
所述工艺要求为：场限环宽度大于等于光刻精度。
有益效果：与现有技术相比，本发明公开的碳化硅场限环终端结构设计方法具有以下优点：1、可以获取到最短的场限环总长度，减小终端占用面积，增加有源区面积，从而提升芯片的电流密度；2、设计过程中考虑工艺要求，可以得到实际工艺能力可实现的终端结构；3、针对超高压器件，环的数量超过一定的数值，调整环间距使电场分布符合要求将极其困难，通过二分法对场限环终端进行设计，可以使设计具备一定的规律性。
附图说明
图1为本发明公开的场限环终端结构设计方法的流程图；
图2为实施例设计过程中场限环终端结构的变化示意图；
图3为实施例中最终器件的电场强度分布示意图。
具体实施方式
下面结合附图和具体实施方式，进一步阐明本发明。
本实施例以3.3kV的击穿电压要求，所期望的最大电场强度小于2.1MV/cm，运用本发明公开的方法对对场限环终端进行设计，流程如图1所示，包括如下步骤：
(1)初始化主结与单场限环FLR1之间的间距d＝1μm、场限环的宽度W；W可以根据经验取一个较小的值，本实施例中取2μm，如图2-(1)所示，其中1为主结；查看主结与单场限环之间的电场强度是否小于所期望的电场强度2.1MV/cm，如小于，流程结束，得到场限环终端设计结构；本实施例中提取的主结与单场限环之间的电场强度不满足上述电气要求，故执行步骤(2)；
(2)将单场限环二等分为两个场限环FLR2和FLR3，主结与内侧场限环FLR2之间的距离保持为d，分割后的两个场限环宽度与间距之和等于单场限环宽度，即W2＝W3且W2+W3+d2＝W，如图2-(2)所示；
(3)查看主结与分割后的各场限环之间的电场强度是否均小于所期望的电场强度2.1MV/cm，如小于，流程结束，得到场限环终端设计结构；本实施例中不满足上述电气要求，继续执行；
(4)查看主结与分割后的各场限环之间的电场强度是否相等，如相等，增大分割后场限环间的间距d2，减小场限环的宽度W2和W3，在此过程中仍要满足条件：W2＝W3且W2+W3+d2＝W。
如不相等，将每个场限环二等分为两个子场限环，主结与内侧场限环之间的距离为d，分割后的两个子场限环的宽度与间距之和等于父场限环的宽度；
(5)分割后各场限环宽度是否符合工艺要求，如符合，转步骤(3)；如不符合，维持主结与单场限环之间的间距d、增大单场限环的宽度W，转步骤(1)重新设计；
本实施例中，光刻工艺的精度为0.5μm，即分割后各场限环宽度需要大于等于0.5μm，通过上述迭代过程，最终所设计得到的场限环终端为120μm，整个器件的电场强度分布如图3所示。
Claims (5)
1.一种碳化硅场限环终端结构设计方法，其特征在于，包括如下步骤：
(1)初始化主结与单场限环之间的间距d、场限环的宽度W；查看主结与单场限环之间的电场强度是否小于所期望的电场强度，如小于，流程结束，得到场限环终端设计结构；
(2)将单场限环二等分为两个场限环，主结与内侧场限环之间的距离保持为d，分割后的两个场限环宽度与间距之和等于单场限环宽度；
(3)查看主结与分割后的各场限环之间的电场强度是否均小于所期望的电场强度，如小于，流程结束，得到场限环终端设计结构；
(4)查看主结与分割后的各场限环之间的电场强度是否相等，如相等，增大分割后场限环间的间距，减小场限环的宽度；如不相等，将每个场限环二等分为两个子场限环，主结与内侧场限环之间的距离为d；
(5)分割后各场限环宽度是否符合工艺要求，如符合，转步骤(3)；如不符合，维持主结与单场限环之间的间距d、增大单场限环的宽度W，转步骤(1)重新设计。
2.根据权利要求1所述的碳化硅场限环终端结构设计方法，其特征在于，步骤(1)中单场限环宽度W的初始值设定为大于零的较小值。
3.根据权利要求1所述的碳化硅场限环终端结构设计方法，其特征在于，对场限环进行二等分后，分割后的两个子场限环的宽度与间距之和等于父场限环的宽度。
4.根据权利要求1所述的碳化硅场限环终端结构设计方法，其特征在于，所述工艺要求为：场限环宽度大于等于光刻精度。
5.根据权利要求1所述的碳化硅场限环终端结构设计方法，其特征在于，步骤(1)中单场限环宽度W的初始值设定为光刻精度的2倍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710914577.7A CN107910254B (zh) | 2017-09-30 | 2017-09-30 | 一种碳化硅场限环终端结构设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710914577.7A CN107910254B (zh) | 2017-09-30 | 2017-09-30 | 一种碳化硅场限环终端结构设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107910254A true CN107910254A (zh) | 2018-04-13 |
| CN107910254B CN107910254B (zh) | 2020-01-24 |
Family
ID=61841181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710914577.7A Active CN107910254B (zh) | 2017-09-30 | 2017-09-30 | 一种碳化硅场限环终端结构设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107910254B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113903667A (zh) * | 2021-09-08 | 2022-01-07 | 上海先进半导体制造有限公司 | 场限环结构的制备方法及系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130299849A1 (en) * | 2012-05-11 | 2013-11-14 | Hitachi, Ltd. | Silicon carbide semiconductor device and method for producing the same |
| CN104282741A (zh) * | 2013-07-05 | 2015-01-14 | 无锡华润上华半导体有限公司 | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 |
| CN104393028A (zh) * | 2014-11-05 | 2015-03-04 | 中国东方电气集团有限公司 | 采用多晶截止场板的半导体器件终端单元结构及制造方法 |
-
2017
- 2017-09-30 CN CN201710914577.7A patent/CN107910254B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130299849A1 (en) * | 2012-05-11 | 2013-11-14 | Hitachi, Ltd. | Silicon carbide semiconductor device and method for producing the same |
| CN104282741A (zh) * | 2013-07-05 | 2015-01-14 | 无锡华润上华半导体有限公司 | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 |
| CN104393028A (zh) * | 2014-11-05 | 2015-03-04 | 中国东方电气集团有限公司 | 采用多晶截止场板的半导体器件终端单元结构及制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113903667A (zh) * | 2021-09-08 | 2022-01-07 | 上海先进半导体制造有限公司 | 场限环结构的制备方法及系统 |
| CN113903667B (zh) * | 2021-09-08 | 2024-05-24 | 上海先进半导体制造有限公司 | 场限环结构的制备方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107910254B (zh) | 2020-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101709565B1 (ko) | 초접합 ｍｏｓｆｅｔ 디바이스를 위한 에지 종단 | |
| CN105304696B (zh) | 半导体器件的横向变掺杂结终端结构及其制造方法 | |
| US10002920B1 (en) | System and method for edge termination of super-junction (SJ) devices | |
| US10541338B2 (en) | Edge termination designs for silicon carbide super-junction power devices | |
| DE112013007163T5 (de) | Halbleitervorrichtung | |
| CN104704635A (zh) | 半导体装置及其制造方法 | |
| CN205828393U (zh) | 一种用于静电放电保护的高密度栅极二极管 | |
| CN107910254A (zh) | 一种碳化硅场限环终端结构设计方法 | |
| TWI641053B (zh) | 碳化矽渠溝電晶體及其製造方法 | |
| CN105870078A (zh) | 一种有效增加pn结结面积的芯片结构及其制造方法 | |
| CN103178087A (zh) | 超高压ldmos器件结构及制备方法 | |
| CN106575666A (zh) | 超结金属氧化物半导体场效应晶体管 | |
| CN104134687A (zh) | 一种半导体器件终端环的拐角结构、制造工艺及光掩膜板 | |
| CN104505401B (zh) | 一种功率器件结终端结构 | |
| CN103531620B (zh) | 一种基于n型注入层的igbt芯片及其制造方法 | |
| CN202948932U (zh) | 一种沟槽型igbt版图结构 | |
| CN103489927A (zh) | 一种快速软恢复功率开关二极管及其制备方法 | |
| CN107546114A (zh) | 一种SiC高压功率器件结终端的制备方法 | |
| CN105140269B (zh) | 一种横向高压功率器件的结终端结构 | |
| CN101179097A (zh) | Soi高压器件 | |
| CN110246837A (zh) | 一种双二极管esd保护电路 | |
| CN107403727A (zh) | 一种快恢复二极管的制造方法及快恢复二极管 | |
| CN107845581A (zh) | 一种低漏源通态电阻的umos器件结构及制备方法 | |
| CN208753330U (zh) | 一种改进了分压环顶角的vdmos | |
| CN104167435B (zh) | 一种带分压环结构的片上高压电阻 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |