CN113903667A - 场限环结构的制备方法及系统 - Google Patents

场限环结构的制备方法及系统 Download PDF

Info

Publication number
CN113903667A
CN113903667A CN202111050598.1A CN202111050598A CN113903667A CN 113903667 A CN113903667 A CN 113903667A CN 202111050598 A CN202111050598 A CN 202111050598A CN 113903667 A CN113903667 A CN 113903667A
Authority
CN
China
Prior art keywords
propulsion
field limiting
ring structure
limiting ring
breakdown voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111050598.1A
Other languages
English (en)
Other versions
CN113903667B (zh
Inventor
车鑫川
张洁
刘东栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI ADVANCED SEMICONDUCTO
Original Assignee
SHANGHAI ADVANCED SEMICONDUCTO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI ADVANCED SEMICONDUCTO filed Critical SHANGHAI ADVANCED SEMICONDUCTO
Priority to CN202111050598.1A priority Critical patent/CN113903667B/zh
Publication of CN113903667A publication Critical patent/CN113903667A/zh
Application granted granted Critical
Publication of CN113903667B publication Critical patent/CN113903667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种场限环结构的制备方法及系统，所述制备方法包括：预设环推进信息表，环推进信息表存储有制备场限环结构的高温炉管的环推进信息与应用场景的映射表，环推进信息包括环推进温度和环推进时长，应用场景包括应用设备和应用环境；获取当前场限环结构的当前应用场景；根据环推进信息表获取与当前应用场景对应的当前环推进信息；在当前场限环结构的环推进阶段基于当前环推进信息进行制备。本发明通过改变场限环结构的炉管推进的时间及温度，进一步实现有效增加终端柱状结的曲率半径，减少电场集中，使得原本器件击穿电压降低的问题得到解决，最终达到在不增加器件功耗的基础上提高了器件的击穿电压性能。

Description

场限环结构的制备方法及系统
技术领域
本发明属于半导体制造领域，特别涉及一种场限环结构的制备方法及系统。
背景技术
在VDMOS(垂直双扩散金属氧化物场效应晶体管)终端设计中，场限环结构被广泛应用，现有一般是通过高温炉管来改变场限环结的电场的分布，以达到提高及稳定击穿电压的目的，但是，随器件耐压的增加，常规的炉管处理方法对场限环终端在效率、电场分布方面的不足也越发明显，尤其是在高温环境下器件出现了明显的击穿电压下降问题，使得器件的可靠性受到了严重影响。
发明内容
本发明要解决的技术问题是为了克服现有技术中的上述缺陷，提供一种场限环结构的制备方法及系统。
本发明是通过下述技术方案来解决上述技术问题：
一种场限环结构的制备方法，所述制备方法包括：
预设环推进信息表，所述环推进信息表存储有制备场限环结构的高温炉管的环推进信息与应用场景的映射表，所述环推进信息包括环推进温度和环推进时长，所述应用场景包括应用设备和应用环境；
获取当前场限环结构的当前应用场景；
根据所述环推进信息表获取与所述当前应用场景对应的当前环推进信息；
在所述当前场限环结构的环推进阶段基于所述当前环推进信息进行制备。
较佳地，所述预设环推进信息表的步骤具体包括：
选取任意目标应用场景，所述目标应用场景包括目标应用设备和目标应用环境；
获取在所述目标应用环境下所述目标应用设备的期望击穿电压限值；
设定多个目标推进温度和多个目标推进时长；
仿真得到不同目标推进温度和不同目标推进时长的条件下，所述目标应用设备的场限环结构的实际击穿电压限值；
选取满足预设条件的实际击穿电压限值对应的推进温度和推进时长；
根据所述对应的推进温度和推进时长构建所述环推进信息表。
较佳地，所述预设条件包括：
不小于所述期望击穿电压限值且与所述期望击穿电压限值的差值最小。
较佳地，所述预设条件包括：
不小于所述期望击穿电压限值且所述对应的推进温度与所述场限环结构的耐压温度的差值在预设温度范围内。
较佳地，所述预设条件包括：
不小于所述期望击穿电压限值且所述实际击穿电压限值的衰减值在预设电压范围内。
一种场限环结构的制备系统，所述制备系统包括：
预设模块，用于预设环推进信息表，所述环推进信息表存储有制备场限环结构的高温炉管的环推进信息与应用场景的映射表，所述环推进信息包括环推进温度和环推进时长，所述应用场景包括应用设备和应用环境；
当前应用场景获取模块，用于获取当前场限环结构的当前应用场景；
当前环推进信息获取模块，用于根据所述环推进信息表获取与所述当前应用场景对应的当前环推进信息；
制备模块，用于在所述当前场限环结构的环推进阶段基于所述当前环推进信息进行制备。
较佳地，所述预设模块包括：
应用场景选取单元，用于选取任意目标应用场景，所述目标应用场景包括目标应用设备和目标应用环境；
期望击穿电压限值获取单元，用于获取在所述目标应用环境下所述目标应用设备的期望击穿电压限值；
设定单元，用于设定多个目标推进温度和多个目标推进时长；
仿真单元，用于仿真得到不同目标推进温度和不同目标推进时长的条件下，所述目标应用设备的场限环结构的实际击穿电压限值；
推进信息选取单元，用于选取满足预设条件的实际击穿电压限值对应的推进温度和推进时长；
构建单元，用于根据所述对应的推进温度和推进时长构建所述环推进信息表。
较佳地，所述预设条件包括：
不小于所述期望击穿电压限值且与所述期望击穿电压限值的差值最小。
较佳地，所述预设条件包括：
不小于所述期望击穿电压限值且所述对应的推进温度与所述场限环结构的耐压温度的差值在预设温度范围内。
较佳地，所述预设条件包括：
不小于所述期望击穿电压限值且所述实际击穿电压限值的衰减值在预设电压范围内。
本发明的积极进步效果在于：本发明通过改变场限环结构的炉管推进的时间及温度，进一步实现有效增加终端柱状结的曲率半径，减少电场集中，使得原本器件击穿电压降低的问题得到解决，最终达到在不增加器件功耗的基础上提高了器件的击穿电压性能。
附图说明
图1为本发明实施例1的场限环结构的制备方法的流程图。
图2为本发明实施例1的场限环结构的制备方法中步骤10的流程图。
图3为本发明实施例1的场限环结构的制备方法中的示例中工艺优化前的电场分布示意图。
图4为本发明实施例1的场限环结构的制备方法中的示例中工艺优化后的电场分布示意图。
图5为本发明实施例2的场限环结构的制备系统的模块示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
一种场限环结构的制备方法，如图1所示，所述制备方法包括：
步骤10、预设环推进信息表；环推进信息表存储有制备场限环结构的高温炉管的环推进信息与应用场景的映射表，环推进信息包括环推进温度和环推进时长，应用场景包括应用设备和应用环境；
需要说明的是，此处的应用设备为具体的半导体器件(比如下文所列举的1500V、VDMOS产品)，应用环境为应用设备当前所属的环境信息，包括温度、湿度等条件，应用环境的设定是为了区分不同温度、不同湿度等条件下，不同的设备的环推进信息也是有所差异的。
步骤20、获取当前场限环结构的当前应用场景；
步骤30、根据环推进信息表获取与当前应用场景对应的当前环推进信息；
需要说明的是，在实际使用中，需要先获取待制备设备的实际应用场景，包括设备具体型号、温度、湿度等信息，进而基于上述信息匹配环推进信息表，以获得制备当前设备所需要的环推进信息。
步骤40、在当前场限环结构的环推进阶段基于当前环推进信息进行制备。
本实施例中，如图2所示，步骤10具体包括：
步骤101、选取任意目标应用场景；目标应用场景包括目标应用设备和目标应用环境；
步骤102、获取在目标应用环境下目标应用设备的期望击穿电压限值；
步骤103、设定多个目标推进温度和多个目标推进时长；
步骤104、仿真得到不同目标推进温度和不同目标推进时长的条件下，目标应用设备的场限环结构的实际击穿电压限值；
步骤105、选取满足预设条件的实际击穿电压限值对应的推进温度和推进时长；
步骤106、根据对应的推进温度和推进时长构建环推进信息表。
本实施例中，所述预设条件包括：
不小于所述期望击穿电压限值且与所述期望击穿电压限值的差值最小。
或，不小于所述期望击穿电压限值且所述对应的推进温度与所述场限环结构的耐压温度的差值在预设温度范围内。其中，考虑设备极限，所以不宜将温度持续升高，高温下硅片本征激发严重，器件的击穿电压下降是不可避免的。
或，不小于所述期望击穿电压限值且所述实际击穿电压限值的衰减值在预设电压范围内。其中，衰减值设定了预期目标，在此基础上若进一步加长工艺时间，会增加工艺成本及时间，不利于工厂的批量生产。
举个具体示例进一步说明：
选取1500V、VDMOS产品，对其环推进的菜单安排了不同温度/时间的分组仿真，分组条件及环推进所用的菜单如下表1所示：
表1分组仿真信息表
Figure BDA0003252801660000051
Figure BDA0003252801660000061
不同分组之间的差异仅为炉管温度的高低及时间的长短，其他均保持一致，经仿真验证后得出结论，温度增长及时间加长对击穿电压的下降问题都有改善作用，其中最佳条件为1250℃/1100min。
由于电场集中分布(集中分布代表此处电场数值更大，由于电场增大，离子移动过程中速度更快，这也使得离子间的碰撞概率增高愈发容易发生雪崩击穿，也就是所说的击穿)更容易造成击穿，因此减少结的曲率可以减少电场集中。在热扩散过程中离子在横向扩散的同时会发生纵向扩散，离子刚注入器件中未经过热扩散，结的形状主要为柱状，拐角处的电场集中很严重，而经过热处理后此拐角由于横纵向的扩散而逐渐减小，进一步增加时间及温度可使结的曲率下降，以此达到减少电场集中场强的目的。
进一步基于实验的结果，将高压MOS环推进的菜单调整至1250℃/1100min，参见图3和图4，示出了工艺优化前后的电场分布示意图，工艺优化前后，产品终端的电场分布，使用新条件的热处理方法，电场集中点消失。据此我们得出结论：在高压MOS产品中，原本的场限环推进条件已经不能满足器件的需求，在原本推进菜单的基础上增加时间和温度至一定条件，可改善高压MOS产品终端处电场分布，减少电场集中点，使得产品电压更为稳定，在高温环境下，经长时间测试仍基本能保持原本产品性能，提高了产品的可靠性。
本实施例中，通过改变场限环结构的炉管推进的时间及温度，进一步实现有效增加终端柱状结的曲率半径，减少电场集中，使得原本器件击穿电压降低的问题得到解决，最终达到在不增加器件功耗的基础上提高了器件的击穿电压性能。
实施例2
一种场限环结构的制备系统，如图5所示，所述制备系统包括：
预设模块1，用于预设环推进信息表，所述环推进信息表存储有制备场限环结构的高温炉管的环推进信息与应用场景的映射表，所述环推进信息包括环推进温度和环推进时长，所述应用场景包括应用设备和应用环境；
需要说明的是，此处的应用设备为具体的半导体器件(比如上文所列举的1500V、VDMOS产品)，应用环境为应用设备当前所属的环境信息，包括温度、湿度等条件，应用环境的设定是为了区分不同温度、不同湿度等条件下，不同的设备的环推进信息也是有所差异的。
当前应用场景获取模块2，用于获取当前场限环结构的当前应用场景；
当前环推进信息获取模块3，用于根据所述环推进信息表获取与所述当前应用场景对应的当前环推进信息；
需要说明的是，在实际使用中，需要先获取待制备设备的实际应用场景，包括设备具体型号、温度、湿度等信息，进而基于上述信息匹配环推进信息表，以获得制备当前设备所需要的环推进信息。
制备模块4，用于在所述当前场限环结构的环推进阶段基于所述当前环推进信息进行制备。
其中，所述预设模块1包括：
应用场景选取单元11，用于选取任意目标应用场景，所述目标应用场景包括目标应用设备和目标应用环境；
期望击穿电压限值获取单元12，用于获取在所述目标应用环境下所述目标应用设备的期望击穿电压限值；
设定单元13，用于设定多个目标推进温度和多个目标推进时长；
仿真单元14，用于仿真得到不同目标推进温度和不同目标推进时长的条件下，所述目标应用设备的场限环结构的实际击穿电压限值；
推进信息选取单元15，用于选取满足预设条件的实际击穿电压限值对应的推进温度和推进时长；
构建单元16，用于根据所述对应的推进温度和推进时长构建所述环推进信息表。
本实施例中，所述预设条件包括：
不小于所述期望击穿电压限值且与所述期望击穿电压限值的差值最小。
或，
不小于所述期望击穿电压限值且所述对应的推进温度与所述场限环结构的耐压温度的差值在预设温度范围内。其中，考虑设备极限，所以不宜将温度持续升高，高温下硅片本征激发严重，器件的击穿电压下降是不可避免的。
或，
不小于所述期望击穿电压限值且所述实际击穿电压限值的衰减值在预设电压范围内。其中，衰减值设定了预期目标，在此基础上若进一步加长工艺时间，会增加工艺成本及时间，不利于工厂的批量生产。
本实施例中，通过改变场限环结构的炉管推进的时间及温度，进一步实现有效增加终端柱状结的曲率半径，减少电场集中，使得原本器件击穿电压降低的问题得到解决，最终达到在不增加器件功耗的基础上提高了器件的击穿电压性能。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种场限环结构的制备方法，其特征在于，所述制备方法包括：
预设环推进信息表，所述环推进信息表存储有制备场限环结构的高温炉管的环推进信息与应用场景的映射表，所述环推进信息包括环推进温度和环推进时长，所述应用场景包括应用设备和应用环境；
获取当前场限环结构的当前应用场景；
根据所述环推进信息表获取与所述当前应用场景对应的当前环推进信息；
在所述当前场限环结构的环推进阶段基于所述当前环推进信息进行制备。
2.如权利要求1所述的场限环结构的制备方法，其特征在于，所述预设环推进信息表的步骤具体包括：
选取任意目标应用场景，所述目标应用场景包括目标应用设备和目标应用环境；
获取在所述目标应用环境下所述目标应用设备的期望击穿电压限值；
设定多个目标推进温度和多个目标推进时长；
仿真得到不同目标推进温度和不同目标推进时长的条件下，所述目标应用设备的场限环结构的实际击穿电压限值；
选取满足预设条件的实际击穿电压限值对应的推进温度和推进时长；
根据所述对应的推进温度和推进时长构建所述环推进信息表。
3.如权利要求2所述的场限环结构的制备方法，其特征在于，所述预设条件包括：
不小于所述期望击穿电压限值且与所述期望击穿电压限值的差值最小。
4.如权利要求2所述的场限环结构的制备方法，其特征在于，所述预设条件包括：
不小于所述期望击穿电压限值且所述对应的推进温度与所述场限环结构的耐压温度的差值在预设温度范围内。
5.如权利要求2所述的场限环结构的制备方法，其特征在于，所述预设条件包括：
不小于所述期望击穿电压限值且所述实际击穿电压限值的衰减值在预设电压范围内。
6.一种场限环结构的制备系统，其特征在于，所述制备系统包括：
预设模块，用于预设环推进信息表，所述环推进信息表存储有制备场限环结构的高温炉管的环推进信息与应用场景的映射表，所述环推进信息包括环推进温度和环推进时长，所述应用场景包括应用设备和应用环境；
当前应用场景获取模块，用于获取当前场限环结构的当前应用场景；
当前环推进信息获取模块，用于根据所述环推进信息表获取与所述当前应用场景对应的当前环推进信息；
制备模块，用于在所述当前场限环结构的环推进阶段基于所述当前环推进信息进行制备。
7.如权利要求6所述的场限环结构的制备系统，其特征在于，所述预设模块包括：
应用场景选取单元，用于选取任意目标应用场景，所述目标应用场景包括目标应用设备和目标应用环境；
期望击穿电压限值获取单元，用于获取在所述目标应用环境下所述目标应用设备的期望击穿电压限值；
设定单元，用于设定多个目标推进温度和多个目标推进时长；
仿真单元，用于仿真得到不同目标推进温度和不同目标推进时长的条件下，所述目标应用设备的场限环结构的实际击穿电压限值；
推进信息选取单元，用于选取满足预设条件的实际击穿电压限值对应的推进温度和推进时长；
构建单元，用于根据所述对应的推进温度和推进时长构建所述环推进信息表。
8.如权利要求7所述的场限环结构的制备系统，其特征在于，所述预设条件包括：
不小于所述期望击穿电压限值且与所述期望击穿电压限值的差值最小。
9.如权利要求7所述的场限环结构的制备系统，其特征在于，所述预设条件包括：
不小于所述期望击穿电压限值且所述对应的推进温度与所述场限环结构的耐压温度的差值在预设温度范围内。
10.如权利要求7所述的场限环结构的制备系统，其特征在于，所述预设条件包括：
不小于所述期望击穿电压限值且所述实际击穿电压限值的衰减值在预设电压范围内。
CN202111050598.1A 2021-09-08 2021-09-08 场限环结构的制备方法及系统 Active CN113903667B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111050598.1A CN113903667B (zh) 2021-09-08 2021-09-08 场限环结构的制备方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111050598.1A CN113903667B (zh) 2021-09-08 2021-09-08 场限环结构的制备方法及系统

Publications (2)

Publication Number Publication Date
CN113903667A true CN113903667A (zh) 2022-01-07
CN113903667B CN113903667B (zh) 2024-05-24

Family

ID=79188844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111050598.1A Active CN113903667B (zh) 2021-09-08 2021-09-08 场限环结构的制备方法及系统

Country Status (1)

Country Link
CN (1) CN113903667B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543694A (zh) * 2012-01-06 2012-07-04 上海先进半导体制造股份有限公司 Bcd器件的高温推阱工艺
CN104167364A (zh) * 2014-08-27 2014-11-26 天津中环半导体股份有限公司 一种缩小版场效应管的制造方法
CN104409477A (zh) * 2014-11-21 2015-03-11 中国科学院微电子研究所 一种场限环结终端结构的优化设计方法
CN107742642A (zh) * 2017-09-22 2018-02-27 广东美的制冷设备有限公司 绝缘栅双极晶体管及其终端结构的制作方法、ipm模块以及空调器
CN107910254A (zh) * 2017-09-30 2018-04-13 中国电子科技集团公司第五十五研究所 一种碳化硅场限环终端结构设计方法
CN109962104A (zh) * 2017-12-26 2019-07-02 株洲中车时代电气股份有限公司 一种功率半导体器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543694A (zh) * 2012-01-06 2012-07-04 上海先进半导体制造股份有限公司 Bcd器件的高温推阱工艺
CN104167364A (zh) * 2014-08-27 2014-11-26 天津中环半导体股份有限公司 一种缩小版场效应管的制造方法
CN104409477A (zh) * 2014-11-21 2015-03-11 中国科学院微电子研究所 一种场限环结终端结构的优化设计方法
CN107742642A (zh) * 2017-09-22 2018-02-27 广东美的制冷设备有限公司 绝缘栅双极晶体管及其终端结构的制作方法、ipm模块以及空调器
CN107910254A (zh) * 2017-09-30 2018-04-13 中国电子科技集团公司第五十五研究所 一种碳化硅场限环终端结构设计方法
CN109962104A (zh) * 2017-12-26 2019-07-02 株洲中车时代电气股份有限公司 一种功率半导体器件

Also Published As

Publication number Publication date
CN113903667B (zh) 2024-05-24

Similar Documents

Publication Publication Date Title
CN102693912B (zh) 制作igbt器件的方法及其装置
CN1421726A (zh) 有源矩阵型显示设备
CN102486999A (zh) 栅极氧化层的形成方法
CN103618023A (zh) 一种高方阻扩散工艺
CN102054695B (zh) 提高半导体元器件的性能的方法
CN113903667A (zh) 场限环结构的制备方法及系统
CN107845580A (zh) 一种vdmos器件及其制作方法
CN1929098A (zh) 一种改善器件阈值电压分布的方法
CN101930995A (zh) 使用锗/铝形成的绝缘栅双极晶体管的集电极及其制造方法
CN102779739A (zh) 功率半导体器件背面制造工艺
CN103515224B (zh) 多晶硅在离子注入后的快速退火方法
CN105097543A (zh) 一种沟槽型vdmos器件及其制造方法
CN101350300A (zh) 轻掺杂源漏极离子注入方法
CN204332965U (zh) 一种平面栅igbt
CN102290436A (zh) 新型绝缘栅双极晶体管背面结构及其制备方法
CN103489776A (zh) 一种实现场截止型绝缘栅双极型晶体管的工艺方法
CN110880451A (zh) 一种用于SiC功率器件芯片的栅氧化层制造方法
CN101350305A (zh) 一种可改善负温度不稳定性的pmos管制作方法
CN106783561A (zh) 一种降低硅片体内复合的新型扩散工艺
CN104392911A (zh) 一种高压晶闸管芯片的硼扩散方法
CN103094119B (zh) 一种半导体器件的制造方法
CN109065451A (zh) 一种穿通型igbt的制造方法
CN103500704A (zh) 一种晶圆背面的离子注入方法
CN113327845B (zh) 晶体管及其制作方法
CN108155239B (zh) 垂直双扩散金属氧化物晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant