CN1929098A - 一种改善器件阈值电压分布的方法 - Google Patents

一种改善器件阈值电压分布的方法 Download PDF

Info

Publication number
CN1929098A
CN1929098A CN 200510029475 CN200510029475A CN1929098A CN 1929098 A CN1929098 A CN 1929098A CN 200510029475 CN200510029475 CN 200510029475 CN 200510029475 A CN200510029475 A CN 200510029475A CN 1929098 A CN1929098 A CN 1929098A
Authority
CN
China
Prior art keywords
ldd
threshold voltage
nmos
lightly
voltage distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510029475
Other languages
English (en)
Other versions
CN100442463C (zh
Inventor
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNB2005100294754A priority Critical patent/CN100442463C/zh
Publication of CN1929098A publication Critical patent/CN1929098A/zh
Application granted granted Critical
Publication of CN100442463C publication Critical patent/CN100442463C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种改善器件阈值电压分布的方法，包括如下步骤：第一步，核心NMOS晕环离子注入和LDD离子注入；第二步，I/O NMOSLDD离子注入；第三步，LDD低温快速热退火；第四步，核心PMOS晕环离子注入和LDD离子注入；第五步，I/O PMOS LDD离子注入。本发明方法可以使NMOS阈值电压随沟道长度的起伏大大减小，从而增大工艺窗口，改善器件特性。本发明适用于半导体制造工艺中NMOS器件制造工艺。

Description

一种改善器件阈值电压分布的方法
技术领域
本发明涉及半导体器件以及半导体制造工艺，尤其涉及NMOS器件制造中的改善器件阈值电压分布的方法。
背景技术
短沟道效应(Short Channel Effect，以下简称SCE)和反短沟道效应(Reverse Short Channel Effect，以下简称RSCE)是同时存在于NMOS器件中的两个重要效应，它们会造成NMOS器件的阈值电压随沟道长度的变化有较大起伏。RSCE造成了在一定的沟道长度范围内NMOS器件的阈值电压随沟道长度的减少而增加，SCE则使短沟阈值电压下降。阈值电压分布的不均匀会很容易导致由工艺起伏引起的器件特性漂移，器件的稳定性较差。特别是输入/输出(input/output，以下简称I/O)NMOS器件，由于没有晕环离子注入，阈值电压随沟道长度的分布很难通过离子注入进行调整和优化，通常阈值电压在中长沟道时随沟道长度的减小而升高，在短沟道时又快速下降。对器件制造工艺中热处理的优化是改善器件特性，特别是I/O NMOS器件的重要手段。
如图1所示，已有技术中改善器件阈值电压分布的方法包括如下步骤：第一步，核心NMOS晕环离子注入和轻掺杂源漏(Lightly Doped Drain，以下简称LDD)离子注入；第二步，核心PMOS晕环离子注入和LDD离子注入；第三步，I/O NMOS LDD离子注入；第四步，I/O PMOS LDD离子注入。
在已有技术中，在NMOS LDD离子注入后，会形成很多的间隙原子和空位，间隙原子在以后的长时间热过程中，会增强硼原子的扩散，在沟道的两端形成高于中间的硼原子分布，沟道内硼原子横向分布的不均匀性形成了RSCE。间隙原子在热过程中还会增强LDD中磷原子的扩散，减小有效沟道长度，增强了SCE。
发明内容
本发明所要解决的技术问题是提供一种改善器件阈值电压分布的方法，可以使NMOS阈值电压随沟道长度的起伏大大减小，从而增大工艺窗口，改善器件特性。
为解决上述技术问题，本发明一种改善器件阈值电压分布的方法包括如下步骤：第一步，核心NMOS晕环离子注入和LDD离子注入；第二步，I/O NMOS LDD离子注入；第三步，LDD低温快速热退火；第四步，核心PMOS晕环离子注入和LDD离子注入；第五步，I/O PMOS LDD离子注入。
与已有技术相比，本发明一种改善器件阈值电压分布的方法，在器件LDD模块中，调整四个器件的LDD制作顺序。在I/O NMOS LDD离子注入后加入低温快速热退火步骤来消除晶格缺陷，消除间隙原子和空位，减少晶格缺陷带来的硼和磷原子的增强扩散，从而有效减小SCE和RSCE，获得相对均匀的阈值电压分布。LDD低温快速热退火较小的热处理过程不会增加LDD原子扩散，反而通过修补晶格而减少LDD原子扩散。LDD低温快速热退火改善了I/O NMOS阈值电压分布，减少了器件的漏电流，提高了器件特性。
附图说明
下面结合附图和实施例对本发明作进一步描述：
图1为已有技术的改善器件阈值电压分布的方法示意图；
图2为本发明一种改善器件阈值电压分布的方法示意图；
图3为利用本发明和已有技术制作的I/O NMOS器件阈值电压分布对比示意图；
图4为利用本发明和已有技术制作的I/O NMOS器件截止电流分布对比示意图。
具体实施方式
如图2所示，本发明一种改善器件阈值电压分布的方法步骤为：首先，进行核心NMOS晕环离子注入和LDD离子注入；第二步，I/O NMOS LDD离子注入；第三步，LDD低温快速热退火；第四步，核心PMOS晕环离子注入和LDD离子注入；第五步，I/O PMOS LDD离子注入。其中第三步中的LDD低温快速热退火的条件可以为温度为950℃，低温快速热退火的时间为10秒。
本发明一种改善器件阈值电压分布的方法，采用了I/O NMOS LDD离子注入后的低温快速热退火来消除晶格缺陷，消除间隙原子和空位，减少晶格缺陷带来的硼和磷原子的增强扩散，从而有效减小SCE和RSCE，获得相对均匀的阈值电压分布。采用本发明一种改善器件阈值电压分布的方法和已有技术中改善器件阈值电压分布状态的I/O NMOS阈值电压分布图如图3所示，其中实线所表示为利用本发明方法制作的NMOS器件阈值电压分布图，虚线所表示为利用已有技术工艺方法制作的NMOS器件阈值电压分布图。采用本发明一种改善器件阈值电压分布的方法和已有技术中改善NMOS阈值电压分布状态的I/O NMOS截止电流分布图如图4所示。实线所表示为利用本发明方法制作的NMOS器件截止电流分布图，虚线所表示为利用已有技术中工艺方法制作的NMOS器件截止电流分布图。
由于LDD低温快速热退火较小的热处理过程不会增加LDD原子扩散，反而通过修补晶格而减少LDD原子扩散。LDD低温快速热退火改善了I/O NMOS阈值电压分布，减少了器件的漏电流，提高了I/O NMOS器件特性。

Claims (3)

1.一种改善器件阈值电压分布的方法，其特征在于，包括如下步骤：第一步，核心NMOS晕环离子注入和轻掺杂源漏离子注入；第二步，I/ONMOS轻掺杂源漏离子注入；第三步，轻掺杂源漏的低温快速热退火；第四步，核心PMOS晕环离子注入和轻掺杂源漏离子注入；第五步，I/O PMOS轻掺杂源漏离子注入。
2.如权利要求1所述的一种改善器件阈值电压分布的方法，其特征在于，其中第三步中的轻掺杂源漏的低温快速热退火的温度为950℃。
3.如权利要求1或2所述的一种改善器件阈值电压分布的方法，其特征在于，其中第三步中的轻掺杂源漏的低温快速热退火的时间为10秒。
CNB2005100294754A 2005-09-07 2005-09-07 一种改善器件阈值电压分布的方法 Active CN100442463C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100294754A CN100442463C (zh) 2005-09-07 2005-09-07 一种改善器件阈值电压分布的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100294754A CN100442463C (zh) 2005-09-07 2005-09-07 一种改善器件阈值电压分布的方法

Publications (2)

Publication Number Publication Date
CN1929098A true CN1929098A (zh) 2007-03-14
CN100442463C CN100442463C (zh) 2008-12-10

Family

ID=37858993

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100294754A Active CN100442463C (zh) 2005-09-07 2005-09-07 一种改善器件阈值电压分布的方法

Country Status (1)

Country Link
CN (1) CN100442463C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442463C (zh) * 2005-09-07 2008-12-10 上海华虹Nec电子有限公司 一种改善器件阈值电压分布的方法
CN101290807B (zh) * 2007-04-17 2010-08-11 中芯国际集成电路制造(上海)有限公司 静态随机存取存储器电路稳定性的仿真方法
CN101620994B (zh) * 2008-06-30 2011-01-12 中芯国际集成电路制造(北京)有限公司 掺杂栅介质层、多晶硅层及叠层顶层的最小厚度确定方法
CN102054699B (zh) * 2009-11-05 2012-07-25 中芯国际集成电路制造(上海)有限公司 改善半导体器件结深特性的方法
CN103390587A (zh) * 2013-07-26 2013-11-13 上海宏力半导体制造有限公司 Cmos器件的制造方法
CN107706097A (zh) * 2017-09-14 2018-02-16 睿力集成电路有限公司 半导体器件结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630385B1 (en) * 2001-04-27 2003-10-07 Advanced Micro Devices, Inc. MOSFET with differential halo implant and annealing strategy
CN1203541C (zh) * 2002-06-20 2005-05-25 上海华虹（集团）有限公司 深亚微米cmos沟道及源漏制造技术中的工艺集成方法
CN100490094C (zh) * 2003-12-10 2009-05-20 上海华虹Nec电子有限公司 用于减小i/o nmos反短沟道效应的离子注入
CN100442463C (zh) * 2005-09-07 2008-12-10 上海华虹Nec电子有限公司 一种改善器件阈值电压分布的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442463C (zh) * 2005-09-07 2008-12-10 上海华虹Nec电子有限公司 一种改善器件阈值电压分布的方法
CN101290807B (zh) * 2007-04-17 2010-08-11 中芯国际集成电路制造(上海)有限公司 静态随机存取存储器电路稳定性的仿真方法
CN101620994B (zh) * 2008-06-30 2011-01-12 中芯国际集成电路制造(北京)有限公司 掺杂栅介质层、多晶硅层及叠层顶层的最小厚度确定方法
CN102054699B (zh) * 2009-11-05 2012-07-25 中芯国际集成电路制造(上海)有限公司 改善半导体器件结深特性的方法
CN103390587A (zh) * 2013-07-26 2013-11-13 上海宏力半导体制造有限公司 Cmos器件的制造方法
CN103390587B (zh) * 2013-07-26 2017-02-22 上海华虹宏力半导体制造有限公司 Cmos器件的制造方法
CN107706097A (zh) * 2017-09-14 2018-02-16 睿力集成电路有限公司 半导体器件结构及其制备方法

Also Published As

Publication number Publication date
CN100442463C (zh) 2008-12-10

Similar Documents

Publication Publication Date Title
CN100442463C (zh) 一种改善器件阈值电压分布的方法
WO2007002130A3 (en) Replacement gate field effect transistor with germanium or sige channel and manufacturing method for same using gas-cluster ion irradiation
CN104078360A (zh) Mos晶体管的形成方法
CN102938375B (zh) 一种场效应晶体管及形成方法
CN102184961A (zh) 一种非对称栅mos器件及其制备方法
CN101621071B (zh) 金属氧化物半导体器件及其制造方法
CN101930922B (zh) Mos晶体管的制作方法
CN103943470A (zh) 半导体器件的制作方法
CN100342506C (zh) 采用两次离子注入的高操作电压双扩散漏极mos器件
CN100388444C (zh) 减小i/o nmos器件热载流子注入的方法
CN101651121B (zh) 静态随机存储器上拉晶体管阈值电压调整方法
CN101261958B (zh) 互补性金属氧化物半导体场效应晶体管的制造方法
US7157357B2 (en) Methods of forming halo regions in NMOS transistors
CN1527380A (zh) 制造合并逻辑器件的方法
CN102194868A (zh) 一种抗辐照的Halo结构MOS器件及其制备方法
CN101930923B (zh) Mos晶体管的制作方法
CN101452956B (zh) 高压pmos器件及制造方法
CN103681278A (zh) 一种pmos源漏的形成方法
CN102867755A (zh) 一种形成具有低gidl电流的nmos器件的方法
CN100590798C (zh) 高压nmos晶体管制造方法及高压pmos晶体管制造方法
KR100746622B1 (ko) 모스 트랜지스터 제조방법
CN111092120A (zh) 场效应管器件及其制造方法
Li et al. Enabling solutions for 28 nm CMOS advanced junction formation
CN101136369A (zh) 改进器件反转短沟道效应的方法
Li et al. Integration benefits of carborane molecular implant for state-of-the-art 28-nm logic pFET device manufacturing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171214

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206 Shanghai Road, Bridge No. 1188, 718

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.

TR01 Transfer of patent right