CN100388444C - 减小i/o nmos器件热载流子注入的方法 - Google Patents

减小i/o nmos器件热载流子注入的方法 Download PDF

Info

Publication number
CN100388444C
CN100388444C CNB2004100892221A CN200410089222A CN100388444C CN 100388444 C CN100388444 C CN 100388444C CN B2004100892221 A CNB2004100892221 A CN B2004100892221A CN 200410089222 A CN200410089222 A CN 200410089222A CN 100388444 C CN100388444 C CN 100388444C
Authority
CN
China
Prior art keywords
ldd
injection
hot carrier
nmos
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100892221A
Other languages
English (en)
Other versions
CN1787192A (zh
Inventor
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNB2004100892221A priority Critical patent/CN100388444C/zh
Publication of CN1787192A publication Critical patent/CN1787192A/zh
Application granted granted Critical
Publication of CN100388444C publication Critical patent/CN100388444C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种减小I/O NMOS器件热载流子注入的方法，在LDD中采用低剂量的砷注入加磷注入代替常规的单一磷注入，并在LDD中采用磷离子注入后，取消常规的LDD快速热退火工艺，使得LDD中的磷原子在点缺陷的帮助下增强扩散，增大结的浓度梯度，从而改善HCI。本发明可以克服常规工艺中单纯依靠增加LDD注入能量所引起的短沟道效应和晶体管特性的偏移。适用于I/O NMOS器件制造工艺。

Description

减小I/O NMOS器件热载流子注入的方法
技术领域
本发明涉及一种半导体器件的制造工艺方法，特别是涉及一种采用双轻掺杂漏极(LDD)离子注入以及改变其退火减小I/O(输入/输出)NMOS器件热载流子注入(HCI)的方法。
背景技术
半导体器件的可靠性是半导体工艺可靠性的重要组成部分，而热载流子注入又是I/O NMOS器件可靠性的主要测试项目。在半导体工艺开发过程中，为了通过HCI测试，I/O NMOS通常需要特殊设计。
HCI是由于在器件沟道内存在较强的横向电场，使得载流子在输运的过程中发生碰撞电离，产生额外的电子空穴对，部分热载流子注入栅氧化层，从而影响器件特性。表现在阈值电压的上升，饱和电流的下降以及载流子迁移率的下降等。LDD离子注入的优化是减小HCI的最常见的手段，利用减小LDD离子注入的剂量和增大LDD注入能量，获得较深的LDD结，减小横向电场强度，从而改善HCI。但增大LDD离子注入能量，随着结深的加大，器件的有效沟道长度也将减小，这样就会增加短沟道效应(ShortChannel Effect，简称SCE)，引起器件直流特性的衰退。因此，单纯通过改变LDD离子注入的剂量和能量来改善HCI是不够的。
发明内容
本发明要解决的技术问题是提供一种减小I/O NMOS器件热载流子注入的方法，克服常规工艺中单纯依靠增加LDD注入能量所引起的短沟道效应和晶体管特性的偏移。
为解决上述技术问题，本发明的减小I/O NMOS器件热载流子注入的方法是，首先，进行多晶硅栅刻蚀，再进行多晶硅栅再氧化，然后，进行LDD快速热退火，退火后，先在LDD中采用砷离子注入，接着在LDD中采用磷离子注入，最后进行多晶硅侧墙淀积与刻蚀，所述砷离子注入的剂量，在1013cm-2以下。
由于本发明采用双LDD离子注入(小剂量砷加常规剂量磷)方法，并把常规的快速热退火放在LDD离子注入的前面，保留离子注入所形成的点缺陷，所以增强了LDD磷杂质扩散，有效地改善了HCI。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是常规的I/O NMOS LDD工艺流程图；
图2是本发明的I/O NMOS LDD工艺流程图；
图3是I/O NMOS在有无LDD快速退火(RTA)时阈值电压的分布图；
图4是I/O NMOS在有无LDD RTA时衬底电流与饱和电流比值的分布图。
具体实施方式
改善I/O NMOS HCI的基本思路是在保证晶体管正常特性不变的情况下，把LDD结做得更缓变，减小沟道的横向电场，并把电场的最大值远离沟道表面。
常规的方法(其工艺流程图如图1所示)是增大LDD离子注入的能量并减小剂量，但可能会带来严重的短沟道效应。
如图2所示，本发明的减小I/O NMOS器件热载流子注入的方法是，在LDD中采用低剂量的砷离子注入加磷离子注入代替常规的单一磷离子注入的方法，并在LDD中采用磷离子注入后，取消常规的LDD快速热退火工艺，使得LDD中的磷原子在点缺陷的帮助下增强扩散，增大结的浓度梯度，从而改善HCI。在LDD离子注入中，砷的剂量比磷小得多，但由于其原子量较大，可以产生大量的点缺陷包括间隙原子和空位。采用双LDD离子注入后，取消常规的LDD快速热退火，则可以在多晶硅侧墙淀积之前保留住这些点缺陷，并在侧墙形成的热过程中增强硼和磷原子的扩散，这样一方面有更多的反短沟道效应(Reverse Short Channel Effect)，补偿由于短沟道效应所引起的阈值电压下降和漏电的增加，更重要的是增强的磷扩散增加了磷的分布梯度，加大LDD结深，对HCI大有益处。
在半导体工艺流程中，将I/O NMOS LDD离子注入放在逻辑NMOS、逻辑PMOS和I/O PMOS LDD离子注入之后进行，LDD快速热退火放在I/O NMOSLDD离子注入之前，并将单一的磷注入换成砷注入加上磷注入。砷注入的剂量控制在1013cm-2以下，适当降低磷注入剂量，保持I/O NMOS的阈值电压和饱和电流不变。该发明不需要增加额外光刻板，只需增加一次离子注入，基本不增加工艺成本，是解决HCI问题的经济、有效的方法。
图3是I/O NMOS在有无LDD RTA时阈值电压的分布图，图中横坐标是器件栅长，纵坐标是器件的阈值电压。由图中可以看出，取消LDD RTA后，增加了反短沟道效应的同时也增加了LDD中磷原子的扩散，使得阈值电压随栅长的减小先有较大的上升，而后又有较大的下降，从而保持了O.35微米器件的阈值电压不变，但有效地改善了HCI。
图4是I/O NMOS在有无LDD RTA时衬底电流与饱和电流比值的分布图，图中横坐标是器件栅长，纵坐标是器件衬底电流与饱和电流之比。衬底电流与饱和电流之比的高低反应出热载流子效应的程度，图中可以看出，当退火在LDD之前，热载流子效应明显降低。
实验验证，如采用本发明的方法，即把常规的快速退火放到I/O NMOS LDD离子注入之前，并采用小剂量砷加上常规剂量磷的双LDD离子注入，获得了是常规工艺两倍以上的器件寿命。

Claims (1)

1.一种减小I/O NMOS器件热载流子注入的方法，首先，进行多晶硅栅刻蚀，再进行多晶硅栅再氧化，其特征在于：然后，进行LDD快速热退火，退火后，先在LDD中采用砷离子注入，接着在LDD中采用磷离子注入，最后进行多晶硅侧墙淀积与刻蚀，所述砷离子注入的剂量，在1013cm-2以下。
CNB2004100892221A 2004-12-08 2004-12-08 减小i/o nmos器件热载流子注入的方法 Active CN100388444C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100892221A CN100388444C (zh) 2004-12-08 2004-12-08 减小i/o nmos器件热载流子注入的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100892221A CN100388444C (zh) 2004-12-08 2004-12-08 减小i/o nmos器件热载流子注入的方法

Publications (2)

Publication Number Publication Date
CN1787192A CN1787192A (zh) 2006-06-14
CN100388444C true CN100388444C (zh) 2008-05-14

Family

ID=36784582

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100892221A Active CN100388444C (zh) 2004-12-08 2004-12-08 减小i/o nmos器件热载流子注入的方法

Country Status (1)

Country Link
CN (1) CN100388444C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431024B (zh) * 2007-11-08 2010-04-07 中芯国际集成电路制造(上海)有限公司 一种分开优化源/漏极的方法
CN101593681B (zh) * 2008-05-26 2011-07-06 中芯国际集成电路制造(北京)有限公司 减小nmos器件栅极诱导漏极漏电流的方法
CN101930923B (zh) * 2009-06-26 2012-12-05 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN102446762B (zh) * 2010-10-13 2014-02-05 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
CN102693904B (zh) * 2011-03-22 2015-01-07 中芯国际集成电路制造(上海)有限公司 一种减小i/o mos器件hci效应的方法
CN103177941B (zh) * 2011-12-20 2015-09-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN111128700A (zh) * 2019-12-18 2020-05-08 华虹半导体(无锡)有限公司 半导体器件的制备方法及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022503A (ja) * 1996-07-08 1998-01-23 Matsushita Electric Ind Co Ltd Ｍｉｓ半導体装置及びその製造方法
US5920783A (en) * 1998-02-07 1999-07-06 United Microelectronics Corp. Method of fabricating a self-aligned silicide MOSFET
US6245623B1 (en) * 1998-11-06 2001-06-12 Advanced Micro Devices, Inc. CMOS semiconductor device containing N-channel transistor having shallow LDD junctions
US20020155686A1 (en) * 2001-04-24 2002-10-24 Hung-Sui Lin Fabrication method for suppressing a hot carrier effect and leakage currents of I/O devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022503A (ja) * 1996-07-08 1998-01-23 Matsushita Electric Ind Co Ltd Ｍｉｓ半導体装置及びその製造方法
US5920783A (en) * 1998-02-07 1999-07-06 United Microelectronics Corp. Method of fabricating a self-aligned silicide MOSFET
US6245623B1 (en) * 1998-11-06 2001-06-12 Advanced Micro Devices, Inc. CMOS semiconductor device containing N-channel transistor having shallow LDD junctions
US20020155686A1 (en) * 2001-04-24 2002-10-24 Hung-Sui Lin Fabrication method for suppressing a hot carrier effect and leakage currents of I/O devices

Also Published As

Publication number Publication date
CN1787192A (zh) 2006-06-14

Similar Documents

Publication Publication Date Title
CN103426769A (zh) 半导体器件制造方法
CN100388444C (zh) 减小i/o nmos器件热载流子注入的方法
CN101740513B (zh) Mos晶体管及其制作方法
CN100552901C (zh) 高压pmos晶体管及其制造方法
CN100442463C (zh) 一种改善器件阈值电压分布的方法
CN101609841A (zh) 一种金属氧化物半导体(mos)晶体管结构及其制造方法
CN101740514B (zh) Mos晶体管及其制作方法
CN101621071B (zh) 金属氧化物半导体器件及其制造方法
CN103000501B (zh) Nmos晶体管形成方法
US9673278B2 (en) Method of preventing drain and read disturbances in non-volatile memory device
CN101651121B (zh) 静态随机存储器上拉晶体管阈值电压调整方法
CN102194868B (zh) 一种抗辐照的Halo结构MOS器件
CN101452853B (zh) Mos晶体管的形成方法
CN102130163B (zh) Esd高压dmos器件及其制造方法
CN103000523B (zh) Pmos晶体管结构及其制造方法
CN101150068A (zh) 减小gidl效应的方法
CN102867755A (zh) 一种形成具有低gidl电流的nmos器件的方法
CN102446769B (zh) 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法
CN101567317A (zh) 具有轻掺杂漏极的晶体管的制造方法
CN100590798C (zh) 高压nmos晶体管制造方法及高压pmos晶体管制造方法
KR100746622B1 (ko) 모스 트랜지스터 제조방법
CN103000525A (zh) Pmos晶体管结构及其制造方法
CN105575810A (zh) 晶体管的形成方法
CN102683185B (zh) 降低碳辅助注入工艺流程中多晶硅栅耗尽的方法
CN111092120A (zh) 场效应管器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171225

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang hi tech park Zuchongzhi road 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: No. 1188, Chuan Qiao Road, Pudong, Shanghai

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.