CN103177941B - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN103177941B CN103177941B CN201110428894.0A CN201110428894A CN103177941B CN 103177941 B CN103177941 B CN 103177941B CN 201110428894 A CN201110428894 A CN 201110428894A CN 103177941 B CN103177941 B CN 103177941B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- ldd
- nmos area
- oxidant layer
- photoresist oxidant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件的制造方法,包括:步骤a),提供半导体衬底,所述半导体衬底具有NMOS区和PMOS区,且在所述半导体衬底上形成有栅极结构;步骤b),在所述半导体衬底上形成一光致抗蚀剂层,图形化所述光致抗蚀剂层以露出所述NMOS区;对所述NMOS区的源区和漏区实施第一LDD注入;步骤c),在所述半导体衬底上再次形成一光致抗蚀剂层,图形化所述光致抗蚀剂层以仅露出所述NMOS区的源区;对所述NMOS区的源区实施第二LDD注入,其中,步骤b)和步骤c)的顺序可以互换。根据本发明,可以大幅降低外加源/漏电压时NMOS漏区所产生的最大电场强度,抑制热载流子注入效应的发生,从而使半导体器件保持良好的性能。
Description
技术领域
本发明涉及半导体制造工艺,具体而言涉及一种对NMOS实施LDD注入的方法。
背景技术
随着半导体制造技术的不断发展,超大规模集成电路的尺寸不断减小,同时,其操作速度越来越快,由此引发的问题就是驱动电流变得越来越大。较大的驱动电流将会更容易引发热载流子注入效应(HotCarrier Injection Effect),进而降低半导体器件的性能。
造成所述热载流子注入效应的原因是:当外加较高的源/漏电压时,MOS管在饱和状态下产生热载流子,NMOS产生热电子,PMOS产生热空穴;由于电子和空穴特性上的差异,产生热电子的电压要远远低于产生空穴的电压。在NMOS漏区产生的热电子与晶格原子发生碰撞,一些会激发到上面的栅氧化物中,大部分热电子穿过栅氧化物然后回到硅衬底中,但是有一些热电子被栅氧化物中的晶格缺陷所捕获;被捕获的热电子停留在栅氧化物的晶格中,使之电势升高,这种电荷转换引起了MOS管阈值电压(threshold voltage)的变化,而且会影响到整个电路。同时,由于栅氧化物的厚度很薄,因而MOS管阈值电压(threshold voltage)的变化极易造成栅氧化物的介电击穿。
因此,需要提出一种方法,在改进半导体制造工艺的同时,避免上述问题的发生,从而提高半导体器件的可靠性。
发明内容
针对现有技术的不足,本发明提供一种半导体器件的制造方法,包括:步骤a),提供半导体衬底,所述半导体衬底具有NMOS区和PMOS区,且在所述半导体衬底上形成有栅极结构;步骤b),在所述半导体衬底上形成一光致抗蚀剂层,图形化所述光致抗蚀剂层以露出所述NMOS区;对所述NMOS区的源区和漏区实施第一LDD注入;步骤c),在所述半导体衬底上再次形成一光致抗蚀剂层,图形化所述光致抗蚀剂层以仅露出所述NMOS区的源区;对所述NMOS区的源区实施第二LDD注入,其中,步骤b)和步骤c)的顺序可以互换。
进一步,在所述第二LDD注入之后,还包括:去除所述光致抗蚀剂层,并实施一退火工艺。
进一步,所述第一LDD注入的注入元素为磷。
进一步,所述第一LDD注入的注入剂量为1.0×e13-1.0×e15cm-3。
进一步,所述第一LDD注入的注入能量为10-30KeV。
进一步,所述第二LDD注入的注入元素为砷。
进一步,所述第二LDD注入的注入剂量为1.0×e14-1.0×e16cm-3。
进一步,所述第二LDD注入的注入能量为1-10KeV。
本发明还提供一种CMOS器件,所述CMOS器件的NMOS区中的LDD注入区采用上述方法形成。
根据本发明,可以大幅降低外加源/漏电压时NMOS漏区所产生的最大电场强度,抑制热载流子注入效应的发生,从而使半导体器件保持良好的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A-图1C为本发明提出的对NMOS实施LDD注入的方法的各步骤的示意性剖面图;
图2为本发明提出的对NMOS实施LDD注入的方法的流程图;
图3为外加源/漏电压时半导体硅衬底中NMOS区的漏区饱和电流Idsat的比较曲线。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的对NMOS实施LDD注入的方法。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面,参照图1A-图1C和图2来描述本发明提出的对NMOS实施LDD注入的方法的详细步骤。
参照图1A-图1C,其中示出了本发明提出的对NMOS实施LDD注入的方法的各步骤的示意性剖面图。
首先,如图1A所示,提供半导体衬底100,所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例,在本实施例中,所述半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中形成有隔离结构101,所述隔离结构101为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例,在本实施例中,所述隔离结构101为浅沟槽隔离(STI)结构,其将所述半导体衬底100分为PMOS区和NMOS区。所述半导体衬底100中还形成有各种阱(well)结构,为了简化,图示中予以省略。
在所述半导体衬底100上形成有栅极结构102,作为一个示例,所述栅极结构102可包括自下而上依次层叠的栅极介电层和栅极材料层。栅极介电层可包括氧化物,如二氧化硅(SiO2)层。栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种,其中,金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti);导电性金属氮化物层可包括氮化钛(TiN)层;导电性金属氧化物层可包括氧化铱(IrO2)层;金属硅化物层可包括硅化钛(TiSi)层。
此外,作为示例,在所述栅极结构102的两侧形成有紧靠栅极结构的侧壁体。其中,所述侧壁体的材料为氧化物,如二氧化硅(SiO2)。上述形成阱(well)结构、隔离结构、栅极结构以及侧壁体的工艺步骤已经为本领域技术人员所熟习,在此不再详细加以描述。
接着,如图1B所示,在所述半导体衬底100上形成一光致抗蚀剂层103,图形化所述光致抗蚀剂层103以露出所述半导体衬底100的NMOS区。然后,对所述NMOS区的源区和漏区实施第一LDD注入104,其中,所述第一LDD注入104的注入元素为磷(P),注入剂量为1.0×e13-1.0×e15cm-3,注入能量为10-30KeV。
接着,如图1C所示,在所述半导体衬底100上再次形成一光致抗蚀剂层103,图形化所述光致抗蚀剂层103以仅露出所述NMOS区的源区。然后,对所述NMOS区的源区实施第二LDD注入105,其中,所述第二LDD注入105的注入元素为砷(As),注入剂量为1.0×e14-1.0×e16cm-3,注入能量为1-10KeV。
至此,完成了根据本发明示例性实施例的方法实施的全部工艺步骤,需要说明的是,可以根据实际工艺操作的需要,将所述第一LDD注入和所述第二LDD注入的顺序互换。接下来,去除所述光致抗蚀剂层,并实施一退火工艺以使上述LDD注入的元素扩散并修复所述半导体衬底受到的损伤;然后,在所述栅极结构的两侧形成间隙壁结构,并对所述NMOS区实施源/漏注入。
接下来,可以通过后续工艺完成整个半导体器件的制作,所述后续工艺与传统的半导体器件加工工艺完全相同。根据本发明,可以大幅降低外加源/漏电压时NMOS漏区所产生的最大电场强度,抑制热载流子注入效应的发生,从而使半导体器件保持良好的性能。
参照图2,其中示出了本发明提出的对NMOS实施LDD注入的方法的流程图,用于简要示出整个制造工艺的流程。
在步骤201中,提供半导体衬底,所述半导体衬底具有NMOS区和PMOS区,且在所述半导体衬底上形成有栅极结构;
在步骤202中,在所述半导体衬底上形成一光致抗蚀剂层,图形化所述光致抗蚀剂层以露出所述NMOS区;
在步骤203中,对所述NMOS区的源区和漏区实施第一LDD注入;
在步骤204中,在所述半导体衬底上再次形成一光致抗蚀剂层,图形化所述光致抗蚀剂层以仅露出所述NMOS区的源区;
在步骤205中,对所述NMOS区的源区实施第二LDD注入。
下面,将结合图3说明本发明的示例性实施例所获得的有益效果。其中,选用单晶硅材料构成半导体衬底。作为本发明的示例,在LDD注入过程中,所述NMOS区的漏区未注入砷;而对于现有技术来说,所述NMOS区的漏区注入有砷,因为所述砷的注入可以削弱短沟道效应。
参照图3,其中示出了外加源/漏电压时半导体硅衬底中NMOS区的漏区饱和电流Idsat的比较曲线。其中,横坐标为时间,纵坐标为漏区饱和电流Idsat的退化率,外加的漏区电压Vd为4.7V。
由图3可以清楚看出,在LDD注入时,由于本发明未对NMOS区的漏区实施砷(As)注入,因而可以大幅降低热载流子注入效应所诱导产生的NMOS区的漏区饱和电流Idsat的退化率,保持器件良好的性能。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (8)
1.一种半导体器件的制造方法,包括:
步骤a),提供半导体衬底,所述半导体衬底具有NMOS区和PMOS区,且在所述半导体衬底上形成有栅极结构;
步骤b),在所述半导体衬底上形成一光致抗蚀剂层,图形化所述光致抗蚀剂层以露出所述NMOS区;
对所述NMOS区的源区和漏区实施第一LDD注入;
步骤c),在所述半导体衬底上再次形成一光致抗蚀剂层,图形化所述光致抗蚀剂层以仅露出所述NMOS区的源区;
对所述NMOS区的源区实施第二LDD注入,所述第二LDD注入的注入元素为砷,
其中,步骤b)和步骤c)的顺序可以互换。
2.根据权利要求1所述的方法,其特征在于,在所述第二LDD注入之后,还包括:去除所述光致抗蚀剂层,并实施一退火工艺。
3.根据权利要求1所述的方法,其特征在于,所述第一LDD注入的注入元素为磷。
4.根据权利要求1所述的方法,其特征在于,所述第一LDD注入的注入剂量为1.0×e13-1.0×e15cm-3。
5.根据权利要求1所述的方法,其特征在于,所述第一LDD注入的注入能量为10-30KeV。
6.根据权利要求1所述的方法,其特征在于,所述第二LDD注入的注入剂量为1.0×e14-1.0×e16cm-3。
7.根据权利要求1所述的方法,其特征在于,所述第二LDD注入的注入能量为1-10KeV。
8.一种CMOS器件,其特征在于,所述CMOS器件的NMOS区中的LDD注入区采用权利要求1-7中任一项所述的方法形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110428894.0A CN103177941B (zh) | 2011-12-20 | 2011-12-20 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110428894.0A CN103177941B (zh) | 2011-12-20 | 2011-12-20 | 一种半导体器件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103177941A CN103177941A (zh) | 2013-06-26 |
CN103177941B true CN103177941B (zh) | 2015-09-09 |
Family
ID=48637719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110428894.0A Active CN103177941B (zh) | 2011-12-20 | 2011-12-20 | 一种半导体器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103177941B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102097305A (zh) * | 2009-11-30 | 2011-06-15 | 索尼公司 | 半导体器件及其制造方法、固体摄像器件和固体摄像装置 |
CN103367163A (zh) * | 2012-03-29 | 2013-10-23 | 台湾积体电路制造股份有限公司 | 栅极下方具有选择性掺杂剂去活化的mosfet |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645349A (ja) * | 1992-07-23 | 1994-02-18 | Nec Corp | 半導体装置の製造方法 |
CN1056471C (zh) * | 1996-02-15 | 2000-09-13 | 台湾茂矽电子股份有限公司 | 互补型金属氧化物半导体场效应晶体管的制造方法 |
JP3871376B2 (ja) * | 1996-07-08 | 2007-01-24 | 松下電器産業株式会社 | Mis半導体装置の製造方法 |
US6291325B1 (en) * | 1998-11-18 | 2001-09-18 | Sharp Laboratories Of America, Inc. | Asymmetric MOS channel structure with drain extension and method for same |
US6548842B1 (en) * | 2000-03-31 | 2003-04-15 | National Semiconductor Corporation | Field-effect transistor for alleviating short-channel effects |
US20020177264A1 (en) * | 2001-05-25 | 2002-11-28 | International Business Machines Corporation | Reducing threshold voltage roll-up/roll-off effect for MOSFETS |
CN100388444C (zh) * | 2004-12-08 | 2008-05-14 | 上海华虹Nec电子有限公司 | 减小i/o nmos器件热载流子注入的方法 |
US7393752B2 (en) * | 2005-07-25 | 2008-07-01 | Freescale Semiconductor, Inc. | Semiconductor devices and method of fabrication |
CN101281870A (zh) * | 2007-04-03 | 2008-10-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
CN101593681B (zh) * | 2008-05-26 | 2011-07-06 | 中芯国际集成电路制造(北京)有限公司 | 减小nmos器件栅极诱导漏极漏电流的方法 |
-
2011
- 2011-12-20 CN CN201110428894.0A patent/CN103177941B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102097305A (zh) * | 2009-11-30 | 2011-06-15 | 索尼公司 | 半导体器件及其制造方法、固体摄像器件和固体摄像装置 |
CN103367163A (zh) * | 2012-03-29 | 2013-10-23 | 台湾积体电路制造股份有限公司 | 栅极下方具有选择性掺杂剂去活化的mosfet |
Also Published As
Publication number | Publication date |
---|---|
CN103177941A (zh) | 2013-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102664165B (zh) | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 | |
US8294210B2 (en) | High voltage channel diode | |
US8502326B2 (en) | Gate dielectric formation for high-voltage MOS devices | |
US8981421B2 (en) | Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof | |
CN105374686A (zh) | 一种ldmos器件的制作方法 | |
KR20160012459A (ko) | 반도체 소자 및 그 제조 방법 | |
CN111092112A (zh) | Mos场效应晶体管及其制造方法 | |
CN104241390B (zh) | 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 | |
CN106206579A (zh) | 一种半导体器件及其制造方法 | |
KR101873600B1 (ko) | 반도체 장치의 제조 방법 | |
KR101598074B1 (ko) | 반도체 소자 및 그의 제조방법 | |
US20070170500A1 (en) | Semiconductor structure and method for forming thereof | |
JP2000232167A (ja) | より少ないマスク・ステップによる高信頼性高性能のコア・トランジスタおよびi/oトランジスタのための新規な混合電圧cmos処理 | |
CN100517620C (zh) | Pmos器件及其压缩沟道层的形成方法 | |
CN101740517A (zh) | 轻掺杂漏极的形成方法和半导体器件 | |
CN106504989B (zh) | 隧穿场效应晶体管及其制造方法 | |
WO2011091656A1 (zh) | 一种抑制soi浮体效应的mos结构 | |
CN103065965B (zh) | 一种半导体器件的制造方法 | |
CN108695158A (zh) | 一种半导体器件及其制造方法 | |
CN101393893B (zh) | 具有不同侧壁层宽度的cmos器件及其制造方法 | |
US20130134562A1 (en) | Semiconductor device and method for fabricating semiconductor buried layer | |
CN103177941B (zh) | 一种半导体器件的制造方法 | |
CN103985635B (zh) | 一种mos晶体管的制备方法 | |
TW200935522A (en) | Transistor and fabricating method thereof | |
CN101393931A (zh) | 半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |